Книга
← К списку книгЗагрузка разделов…
активнаАктивные записи участвуют в каталоге и синках. Неактивная книга скрыта, но не удалена из базы.
Книга
Курс цифровой электроники
Handboek digitale elektronica deel 2
Toepassing van digitale bouwstenen
J. H. Jansen
Kluwer Technische Boehen 1982
И. Янсен
Курс цифровой электроники
В 4-х томах
Том 2
Проектирование устройств на цифровых ИС
Перевод с голландского
И. Д. ГУРВИЦА
под редакцией канд. физ.-мат. наук
П. П. ОЛЕФИРЕНКО
Москва «Мир» 1987
ББК 32.85 Я 65
УДК 621.38
Янсен Й.
Я65 Курс цифровой электроники: В 4-х т. Т. 2. Проектирование устройств на цифровых ИС: Пер. с голланд. — М.: Мир, 1987. — 368 с., ил.
Курс создан крупным голландским специалистом в области микросхемотех- инки.
В томе 2 рассматриваются методы проектирования типовых узлов на базе ИС и приводятся многочисленные схемы различных цифровых устройств. Подробно излагается одна из важнейших тем — функция памяти, реализуемая с помощью триггеров. Затронуты вопросы передачи информации по волоконно-оптическим кабелям.
Для инженеров и студентов электронных специальностей, а также разработчиков ЭВМ.
ББК 32.85ББК 32.852401000000—359
ББК 32.85
ББК 32.85
Я041(01)—87П0ДП‘ изд’
Редакция литературы по информатике и робототехнике
© 1982 Kluwer Technische Boeken В. V. — Deventer © перевод на русский язык, «Мир», 1987
ПРЕДИСЛОВИЕ РЕДАКТОРА ПЕРЕВОДА
Цифровая электроника все шире используется во многих областях техники, которые традиционно считаются аналоговыми. В связи с этим в отечественной и зарубежной литературе появилось много различных руководств, монографий и справочников по разработке и применению цифровых микросхем [1— 9]. Среди книг по этой тематике данная книга выгодно отли чается как по структуре, так и по содержанию. К особенностям структуры прежде всего нужно отнести параллельное освещение элементарных и сложных вопросов. Наряду с изложением основ цифровых схем даются разнообразные примеры реализации преимуществ цифровой электроники на основе самой современной элементной базы. Автор рассматривает вполне реальные случаи, когда в распоряжении разработчика нет нужных элементов, и дает способы выхода из этого положения. Такой педагогический прием позволяет читателю одновременно проверить свои знания и набраться некоторого опыта по конструированию. В данном курсе автор очень часто возвращается к обсуждению одних и тех же примеров, но каждый раз с других позиций. Это также помогает читателю вспомнить ранее изложенный материал и увереннее приступить к более сложным задачам. Таким образом, данная книга позволяет не только изучить основы цифровой электроники, но и получить представление о том, как практически использовать свои знания.
В настоящее время цифровая электроника бурно развивается и поэтому еще не имеет узаконенной терминологии. Переводчик и редактор старались придерживаться прежде всего стандартизованных терминов, но это не всегда удавалось сделать. Так как в данном томе не приводится список литературы, было решено дать здесь краткий список ее, что позволит читателю получить дополнительную информацию по рассматриваемым в книге вопросам.
Данный курс цифровой электроники окажет большую помощь инженерам и студентам электронных специальностей, а также разработчикам ЭВМ.
П. Олефиренко
66Предисловие редактора перевода
6
6
ЛИТЕРАТУРА
Голдсуорд Б. Проектирование цифровых логических устройств. Пер. с англ. — М.: Машиностроение, 1985.
Алексеенко А. Г. Основы микросхемотехники. — М.: Сов. радио, 1977.
ГОСТ 20406-75. Платы печатные. Термины и определения.
ГОСТ 2.759-82. (Стандарт СЭВ 3336-8В). Обозначения условные, графические в схемах. Элементы аналоговой техники.
Ъ. ГОСТ 2.743-82. Обозначения условные, графические в схемах. Элементы цифровой техники.
'6. ГОСТ 19480-74. Микросхемы интегральные. Электрические параметры.
Проектирование радиоэлектронных устройств на интегральных микросхе- мах.[Под ред. С. Я. Шаца.—М.: Сов. радио, 1976.
Казане А., Флере Ж. Оптика и связь. Пер. с франц. — М.: Мир, 1984.
Билибин К. И., Левитов С. Л., Чуркин Н. П. Ленточные провода и кабели в радиоэлектронной аппаратуре. — М.: Радио и связь, 1984.
ПРЕДИСЛОВИЕ АВТОРА
В томе 1 настоящего курса цифровой электроники рассмотрены основные базовые схемы ТТЛ и КМОП-логики. Там же даны рекомендации по проектированию и монтажу цифровых модулей и блоков. После описания базовых схем представляется целесообразным в т. 2 рассмотреть ряд примеров более сложных схем и собираемых из них устройств, а также применения последних.
Мы увидим, что функции простых схем определяются, в частности, и способом соединения элементов между собой. В цифровой электронике схемы могут надстраиваться, т. е. образовывать более сложные устройства с новыми самостоятельными функциями. Такие устройства называются системами.
Может оказаться, что такая самостоятельная система сама становится частью еще более сложной системы и ей подчиняется. Некоторые элементарные схемы выполняют функции исполнителей и управляются устройствами, осуществляющими функции более высокого порядка. К последним относятся «руководство» и «арбитраж», что говорит само за себя.
Другая важная тема, нашедшая отражение в данном томе,— это функция памяти, реализуемая с помощью триггеров. В сложных схемах, например таких, как цифровые электронные счетчики, делители и регистры, триггеры служат ячейками памяти больших запоминающих устройств. В данном томе подробно рассмотрены различные триггеры и составляемые из них счетчики, делители, регистры. Рассмотрены также реальные схемы, собранные из модулей, которые легко поддаются изготовлению. К таковым относятся цифровые часы, генератор стандартных сигналов, частотомер и генератор кода — устройство, которое автоматически вырабатывает последовательность сигналов с определеным кодом, например Морзе. Рассмотрены также синтезаторы сигналов.
В томе 1 речь шла о новой системе условных обозначений цифровых электронных устройств, рекомендованной МЭК. Здесь, в томе 2, мы продолжим знакомство с этой системой, но с упором на практическое применение в первую очередь к рассматриваемым цифровым схемам. Важнейшее значение
при проектировании систем имеют вопросы соединения элементов схемы между собой. В особенности важно знать, какие в данном конкретном случае применять кабели и соединительные устройства и какие из них целесообразны с экономической точки зрения. Наиболее целесообразными в настоящее время признаны ленточные провода (раньше их называли плоскими кабелями), в которых жилы располагаются на ленте на расстоянии 1,27 мм друг от друга. Такие провода уже стандартизованы и выпускаются многими фирмами. В продаже имеются ленточные провода с 64 параллельными жилами. Соединительный элемент (контактная вилка) к такому проводу присоединяется способом прессования, причем делается это за одну технологическую операцию. Такие соединительные элементы известны под названием IDC (Insulation Displacement Connection). Существуют ленточные провода не только с параллельными одиночными жилами, но и со скрученными попарно, а также провода с параллельными экранированными жилами и тонкими кабелями. Ленточные провода со скрученными жилами имеют разнесенные с определенным интервалом плоские участки длиной примерно по 2,5 см, на которых жилы расположены параллельно (плоско). Это сделано для того, чтобы и к ним можно было методом прессования присоединять стандартизованные соединительные элементы.
В главе о соединении систем затронуты вопросы передачи информации по волоконно-оптическим кабелям. Такой способ передачи информации инфракрасными лучами открывает весьма заманчивые перспективы в отношении увеличения скорости потока информации (измеряемой в битах в секунду), которая в волоконно-оптическом кабеле может быть намного больше, чем в обычных коаксиальных кабелях. Волоконно-оптические кабели не подвержены влиянию электромагнитных помех, поэтому они приобретают еще большее значение, в особенности для использования в качестве линий передачи информации в индустриальных районах со множеством источников помех.
Й. Янсен
Хазерсвуд, 1982 г.
Глава 1
ТЕХНИКА МОНТАЖА
Введение
В последние десятилетия разработаны методы монтажа, позволившие коренным образом усовершенствовать технологию изготовления электронных устройств и сделать ее экономичной. Наиболее важной при этом оказалась разработка печатных плат. Даже на примере бытовой электронной аппаратуры, которую представляют радиоприемники и телевизоры, можно видеть, что без интегральных схем и технологии печатного монтажа массовый выпуск относительно дешевой аппаратуры был бы вообще немыслим.
Если обратиться к истории развития электроники, то можно видеть, что на первых ее этапах технология монтажа электронных схем была такой же, как в сильноточной технике. Провода относительно большого диаметра соединялись между собой винтами с гайками. Еще и сейчас в очень старых радиоприемниках выпуска середины 20-х годов можно увидеть такие соединения. По сравнению с современной технологией монтажа электронных схем старая технология была очень дорогой. Даже к цоколям тогдашних радиоламп провода крепились таким же способом (на винтах).
Позднее провода начали припаивать, и этот метод сохранился до наших дней с тем лишь отличием, что вместо паяльника в массовом производстве используется паяльная машина, которая позволяет пропаять множество контактных точек на печатной плате в течение одной технологической операции. Паяльник сохранился только в лабораториях, где проводится макетирование разработок на первых этапах проектирования, а также в мастерских по ремонту радиоаппаратуры. Паяльниками или паяльными пистолетами пользуются еще радиолюбители.
После второй мировой войны в радиопромышленности в основном использовался метод монтажа путем прокладки проводников и их пайки. В начале 50-х годов началась разработка печатных схем, весь электрический монтаж которых проводился с помощью проводников, полученных способом травления по фотошаблонам. Печатная схема при этом располагается на плате из изоляционного материала. В первое время ис-
пользовалась только одна сторона плат, позднее печатные схемы стали располагать на обеих сторонах плат. В местах на плате, где должны находиться дискретные радиодетали, высверливаются отверстия, через которые пропускаются выводы. После того как все без исключения радиодетали размещены на плате, ее погружают в паяльную ванну, где все контактные точки пропаиваются за одну операцию. В середине 60-х годов
Рис. 1.1. Соединение методом Рис. 1.2. Соединение методом термокомп- накрутки.рессии.Рис. 1.1. Соединение методом Рис. 1.2. Соединение методом термокомп- накрутки.рессии.
Рис. 1.1. Соединение методом Рис. 1.2. Соединение методом термокомп- накрутки.рессии.
Рис. 1.1. Соединение методом Рис. 1.2. Соединение методом термокомп- накрутки.рессии.
появились два других метода монтажа электронных схем с использованием проводников: это так называемые метод накрутки и метод термокомпрессии. В первом случае проводник с помощью специального пистолета туго накручивается на четырехугольный золоченый штырь, на углах которого создаются плотные газонепроницаемые области контакта штыря с медным проводом.
В методе термокомпрессии провод также накручивается на прямоугольный штифт, но крепится на нем с помощью зажимной скобы. Усилие прижима и в этом случае достаточно для обеспечения газонепроницаемых областей контакта провода со штырем. На рис. 1.1 и 1.2 показаны контакты, полученные упомянутыми двумя методами. Для их осуществления разработаны управляемые от ЭВМ станки-автоматы. С помощью
координатного манипулятора плата с набитыми радиодеталями располагается на станке в строго определенном положении, после чего производится монтаж одним или другим способом. Необходимые для монтажа материалы подаются на рабочие места автоматически. Наибольший вклад в разработку метода накрутки внесла фирма Gardner Denver, а в разработку метода термокомпрессии — фирма АМР.
Очень долго радиоэлектронная промышленность использовала два метода монтажа печатных плат. Пайка применялась для соединения выводов радиодеталей с контактными штырями, а накрутка и термокомпрессия — для соединения плат между собой.
С течением времени были разработаны разные технологические методы производства довольно сложных и больших электронных устройств, предназначенных для систем автоматизации и обработки информации. Из всего многообразия один метод выделился как наиболее целесообразный для практического применения. В этом методе элементарные функции данной логической системы реализуются на одной плате. Так, например, на одной плате можно смонтировать микропроцессор с приданными ему вспомогательными устройствами, или запоминающее устройство с определенной емкостью памяти, или, наконец, многофункциональное устройство для сбора данных и управления внешними устройствами. Смонтированные по этому принципу платы помещаются в корпус (крейт) стандартных размеров (например, 19-дюймовый по стандарту Rack International), а затем соединяются между собой соединителями, располагаемыми на задней панели. При необходимости для размещения смонтированных печатных плат можно использовать несколько крейтов. В этом случае крейты соединяются между собой также с помощью соединителей. Разумеется, размеры устройства или системы определяются его сложностью и количеством необходимых крейтов.
Достоинство такого принципа построения электронной системы состоит в том, что неисправности в отдельных платах можно быстро локализовать и устранить; при этом для диагностики неисправностей не нужно привлекать работников высокой квалификации. Работник должен в общих чертах знать только функции плат и определять, какую из них следует заменить в данном конкретном случае. Детально знать работу плат ему не требуется.
Этот метод построения электронных устройств привел в Европе к стандартизации конструктивных элементов: крейтов, печатных плат и соединительных устройств, получивших к своему обычному названию приставку «Евро» — «Еврокрейт», «Европлата», «Евроразъем».
Соединители для экспериментальных целей
Некоторые фирмы выпускают соединители, специально предназначенные для экспериментов с интегральными схемами (ИС). Эти соединители позволяют удобно и быстро собирать из ИС макеты электронных устройств. Так, например, фирма Robinson Nugent выпускает цоколи-переходники с двухрядно расположенными планарными выводами, к которым проводники ИС можно присоединять методом термокомпрессии. Цоколи можно располагать на монтажной плате рядами и проводить монтаж электронной схемы методом термокомпрессии. На рис. 1.3 показаны такой цоколь и смонтированная экспериментальная плата. Цоколь допускает также простую пайку контактных точек. Это удобно прежде всего для радиолюбителей, так как не каждый из них имеет в своем распоряжении инструменты и провода для монтажа методом термокомпрессии.
Рис. 1.3. Соединители с двухрядным расположением выводов для макетирования (фирма Robinson Nugent).
Как показано на рисунке, соедине-ния можно выполнить методом на-крутки и пайки.
Выпускаются также цоколи-переходники со штыревыми выводами, которые можно вставлять в отверстия платы. В этом случае монтаж делается с обратной стороны платы. Платы с отверстиями диаметром 0,9 мм, располагаемыми с интервалом 2,54 мм, выпускаются фирмами VEROBOARD и Sambion (рис. 1.4). При экспериментировании с электронными схемами можно пользоваться и другими соединительными устройства-
Рис. 1.4. Печатная плата с соединителями с двухрядным расположением гнезд.
ми. Так, например, на плате в местах, предназначенных для корпусов, можно крепить контактные штыри. Пример монтажа этим способом показан на рис. 1.5. Видно, что цоколи смонтированы с обратной стороны платы, и к выступающим штыревым выводам можно присоединять провода методом накрутки. Среди специалистов этот способ монтажа известен под названием «флип-дип».
Рис. 1.5. Плата для монтажа ИС (фирма Bergpost).
Некоторые фирмы, главным образом фирмы, выпускающие небольшие серии печатных плат для монтажа, производят также для экспериментальных целей универсальные платы. В качестве примера можно привести платы фирмы VERO- BOARD и Gully. Платы выпускаются с проложенными шинами для питания элементов схемы и заземления. Проводники
Рис. 1.6. Универсальная макетная плата для монтажа элементов с двухрядным расположением выводов.
Выходящие из отверстий выводы припаиваются к ближним шинам. В верхней и ннжней частях платы предусмотрены площадки для монтажа элементов с двухрядным расположением выводов, в средней части имеются отверстия для монтажа дискретных элементов,
припаиваются к выступающим коротким штырям. Такая плата показана на рис. 1.6. С обеих сторон платы имеются контактные штыри для монтажа ИС; в центральной зоне платы сделаны отверстия для набивки дискретных деталей: диодов, транзисторов, резисторов, конденсаторов. На одном краю плата имеет разъем с планарными золочеными выводами, с помощью которых она соединяется с другими платами в данном крейте.
Такие платы очень удобны в работе, так как контактные точки имеют отверстия, через которые для папки можно про-
пускать один или несколько проводов. Во время пайки провода занимают фиксированные положения, благодаря чему сводится к минимуму опасность нежелательных контактов паек между собой.
Известен еще один способ монтажа, аналогичный описанному выше. Он состоит в том, что в отверстия для монтажа ИС впрессовываются контактные гребенки, показанные на рис. 1.7. К ним провода присоединяются методом накрутки. На гребенках имеются шины для подводки питания к ИС и заземления. Поскольку у большинства ИС семейства ТТЛ выв »- ды для питания и заземления расположены по диагонали, то по широким шинам можно подводить питание и заземление ко всем ИС. Выводы питания и заземления (они же и внешние выводы) выполнены в виде штырей. В 14-контактном двухрядном корпусе 7-й вывод связан с землей, а 14-й служит для подводки питания (+5 В). В 16-контактном корпусе это соответственно 8-й и 16-й штыри. Точки подключения элементов развязки цепей питания по ВЧ также фиксированы; их можно пропаять до начала монтажа печатной платы. Плата, показанная на рис. 1.7, подключается к другим платам с помощью соединителя F054 фирмы Philips.
При экспериментировании с электронными схемами один двухрядный цоколь-переходник часто монтируется на плате так, что позволяет быстро менять ИС, вышедшую из строя. Такие специальные цоколи-переходники выпускаются несколькими фирмами, например AMP, Gambion, Burndy и Garry. Цоколь-переходник фирмы Burndy показан на рис. 1.8. Естественно, очень важно иметь возможность быстро изготовить печатную плату или заказать ее. Разметка делается быстро, наклеивание проводящих шин, проводников, островков также не требует много времени. Позитивное травление позволяет получить печатную плату в масштабе 1 : 1. Для этой цели в продаже имеются аэрозоли для покрытия омедненной стороны печатных плат. После сушки в течение 10 мин печатный шаблон под действием ультрафиолетовых лучей переводится контактным способом на печатную плату. Затем плата проявляется специальным проявителем, промывается, сушится и, наконец, подвергается травлению хлорным железом. Само собой разумеется, что перед тем, как начать монтаж, плата должна быть тщательно промыта и высушена. На рис. 1.9 показана обратная сторона печатной платы; хорошо видны проводящие шины. Чтобы обеспечить хорошую проводимость, в том числе и при слабых токах, на шины наносится слой никеля толщиной 1,25 мкм, а на него — слой золота толщиной 0,8 мкм. Поскольку важно, чтобы печатные платы изготавливались быстро, способ нанесения контактных шин нецелесообразен, так
Рис. 1.7. Макетная плата с монтажом элементов методом накрутки
Рис. 1.8. Цоколи для макетного монтажа элементов с двухрядным расположением выводов.
Рис. 1.9. Двусторонняя печатная плата.
Рис. 1.10. Печатная плата с краевой контактной рамкой.
как для него требуется значительное время. Для печатных плат лучше использовать контактные рейки. Для их крепления, правда, необходимо просверлить в плате пару отверстий.
На рис. 1.10 показана печатная плата с краевыми шинами, вдвигаемыми в контактную рамку. Контактная рамка имеет отверстия для крепления на шасси модуля.
Разводка напряжения питания и цепей заземления на плате с помощью собирательных шин
Для упрощения разметки при проектировании печатных плат используются собирательные шины, с помощью которых напряжения питания и цепь заземления разводятся на плате. Собирательная шина состоит из двух широких медных пластин, между которыми проложена изолирующая прокладка. На рис. 1.11 показана собирательная шина на плате со смонтированными корпусами ИС. Медные пластины имеют штыри
Рис. 1.11. Расположение шин питания и заземления на печатной плате.
для контакта с шинами платы. На платах имеются контактные островки, в которые вставляются штыри собирательных шин. Собирательная шина устанавливается перпендикулярно печатной плате, так чтобы ее край был не выше корпусов ИС.
Достоинство собирательных шин состоит в том, что они практически не вызывают падения напряжения, что очень важно для схем, и прежде всего для цепей заземления. Самоиндукция и активное сопротивление шин настолько малы, что ни в токоведущих цепях, ни в цепях заземления наводки не возникают. То обстоятельство, что разработчик печатных плат
не должен заботиться о разводке цепей питания на плате, значительно упрощает проектирование. Штыри собирательных шин распределены с такими же промежутками, как между выводами ИС.
На рис. 1.12 показан способ размещения собирательных шин на плате цифрового устройства. Корпуса ИС сгруппиро-
Рис. 1.12. Расположение шин питания на печатной плате.
ваны в четыре ряда по четыре корпуса в каждом ряду. Каждому ряду выделена одна собирательная шина с пластинами питания и заземления. Между собой четыре собирательные шины соединены поперечной шиной такой же конструкции. В свою очередь поперечная шина проводами соединена с соответствующими контактами соединителей. Такие собирательные шины выпускаются фирмой Mektron под товарной маркой «Minibussystem». Собирательные шины выпускаются в различных модификациях для самых разных целей применения: для подключения непосредственно корпусов ИС и для подачи питания к центральной шине целой стойки (рис. 1.13).
Известен и другой способ низкоомной и малоиндуктивной разводки цепей питания и заземления по корпусам ИС. Он состоит в использовании системы собирательных шин над печатной платой, как показано на рис. 1.14. Собирательные шины образуют здесь как бы второй и третий этажи над платой. Недостаток такого способа состоит в том, что он связан с потерей части площади, на которой можно было бы разместить
Рис. 1.13. Электронный блок в стойке с общей шиной питания справа (фирма Mektron).
несколько корпусов ИС. С этой точки зрения вертикальные собирательные шины намного целесообразнее.
Впрочем, следует отдавать себе отчет в том, что плотность размещения ИС на печатной плате не может быть стопроцентной, так как определенная часть площади должна быть отведена соединительным линиям. Плотность размещения корпусов ИС на платах с односторонним монтажом не превышав' 40%, на платах с двусторонним монтажом она может достич! 60%.
Многослойные печатные платы
В цифровой электронной технике применяются также мно гослойные печатные платы. В них внутренний слой служи для заземления, а для подачи напряжения питания исполь зуются остальные слои. Такие платы поставляются различ
Рис. 1.14. Печатная плата с системой наложенных собирательных шин
ными фирмами в виде полуфабрикатов, т. е. без печатных проводников на внешних плоскостях. Изготовить печатную плату по заданной разметке для конкретного устройства можно самостоятельно. Для контакта выводов ИС с внутренними слоями печатной платы островки внешних плоскостей соединяются с внутренними слоями металлическими перемычками, прокладываемыми в отверстиях платы.
Какому из способов построения цепей отдать предпочтение— использующему собирательные шины на платах или многослойные платы, — зависит от количества выпускаемых изделий. При мелкосерийном производстве способ собирательных шин намного экономичнее. На рис. 1.14 показана описанная выше печатная плата с двусторонним монтажом. Такие платы имеют более широкие возможности для разметки. Она обеспечивается прокладкой металлических перемычек в отверстиях плат. Контактные штыри корпусов ИС разнесены друг от друга на расстояние 2,54 мм. Обычная технология печатного монтажа и пайки позволяет в таком промежутке проложить один сигнальный провод. До недавнего времени проложить больше проводов в таком промежутке между выводами ИС было невозможно из-за паек. Дело в том, что пайка в ваннах (набитая плата погружается в ванну с расплавленным припоем) приводит к расширению печатных проводников и утолщению выводов, вследствие чего промежутки между ними сокращаются, а это может привести к короткому замыканию. Усовершенствованная в последнее время технология пайки и нанесения покрытий позволяет проложить между выводами корпусов ИС несколько проводников. При этом производительность технологических процессов сохраняется такой же, как и прежде. Естественно, что новая технология пайки позволяет увеличить плотность набивки плат, существенно упростить разметку и ускорить весь монтаж плат.
Система конструирования элементов «Европак»
В 1969 г. в ФРГ в рамках Комитета стандартизации электроники (Комитет 344) для стандартизации корпусов, плат, стоек и соединителей для профессионального и военного электронного оборудования была создана специальная комиссия, в состав которой вошли представители вооруженных сил и ведущих фирм, выпускающих электронную аппаратуру. Деятельность комиссии завершилась разработкой системы универсально применимых конструкций со стандартизованными крейтами, печатными платами и соединительными устройствами. На базе этой системы разработаны и выпускаются в продажу различные аналоговые и цифровые устройства по так называемому
Рис. 1.15 Блоки (а—в) разъемной конструкции системы «Европак» с ячейками (стандарт 19 дюймов) для монтажных плат (фирма Schroff).
«Евроформату». В систему входят стандартизованные блоки питания на печатных платах, платы ЗУ, микропроцессоры и периферийные устройства.
На рис. 1.15 показаны универсальные крейты Евроформата, рассчитанные на применение стандартизованных плат и соединителей. Что касается плат, то стандартизовано несколько их вариантов; в табл, на рис. 1.16 приведены конструктивные размеры этих плат. Соединительные устройства по числу кон-
ЮубияаЗ.нм (-0,3мм)ВысошаЬ,мп (-0,3 мм)то100144,5188,9233,4160100 №4,5 186,9 233,4220100144,5188,9233,4ЮубияаЗ.нм (-0,3мм)ВысошаЬ,мп (-0,3 мм)то100144,5188,9233,4160100 №4,5 186,9 233,4220100144,5188,9233,4
ЮубияаЗ.нм (-0,3мм)
ВысошаЬ,мп (-0,3 мм)
то
100
144,5
188,9
233,4
160
100 №4,5 186,9 233,4
220
100
144,5
188,9
233,4
ЮубияаЗ.нм (-0,3мм)
ВысошаЬ,мп (-0,3 мм)
то
100
144,5
188,9
233,4
160
100 №4,5 186,9 233,4
220
100
144,5
188,9
233,4
Рис, 1.16. Стандартные форматы печатных плат (стандарт DIN 41494,лист 2).
тактов стандартизованы в трех вариантах: 2X16, 2X32 и 3X32. Соединители каждого варианта конструкции могут иметь контакты для пайки в ванне, накрутки и простой напайки проводов (рис. 1.17). Соединитель на обратной стороне печатной платы можно выполнить, применив новую технологию в виде печатной структуры. Соответственно выполняются соединители на задней панели крейта. Все проводящие шины расположены в них параллельно, поэтому прокладка проводов должна быть перекрестной. Реализовать перекрестный монтаж облегчают металлизированные отверстия.
Крейты могут соединяться между собой ленточными проводами с параллельными или скрученными жилами. Ленточные провода с попарно скрученными жилами применяются в тех случаях, когда требуется обеспечить минимальное проникание между сигнальными цепями. С разработкой способа соединения ленточных проводов (до 64 жил) с соединителями путем прессования с прорезанием изоляции стало возможным
заменять соединительные устройства кабелем. При мелкосерийном производстве однотипных устройств это может дать значительную экономию. Изготовителями соединителей по европейскому стандарту являются фирмы Ansley, Scotchflex (ЗМ), АМР и Berg.
Для монтажа печатных плат используются самые различные комплектующие детали: ИС, транзисторы, диоды, резисто-
Гнезда розеток при повреждениях можно заменить.
ры, конденсаторы, потенциометры, резисторные модули и соединительные устройства с промежутком между выводами, равным 2,54 мм или кратным этому значению, что позволяет монтировать их на платах со стандартизованным промежутком между шинами. Часто комплектующие детали имеют специальные выводы для их монтажа на определенной высоте (1—2 мм) от поверхности платы. Это позволяет исключить возможность замыкания между деталью и проводниками на плате.
Так, например, проволочные выводы некоторых конденсаторов и резисторов имеют изгиб, не допускающий их монтажа глубже, чем предусмотрено. Некоторые керамические конденсаторы в нижней части имеют седло-опору, фиксирующее конденсатор на определенном расстоянии от платы. Некоторые транзисторы имеют планарные выводы с утолщениями, запре-
Рис. 1.18. Соединители F095 для кабелей и ленточных проводов и их детали.
Провода соединяются со штампованными контактами на стенке способом прорезанияизоляции.
Рис. 1.19. Соединители F095 (фирма Philips).
К этому типу относятся прямые (вертикальные) и угловые соединители с выводнымиштырями разной длины. Угловую конструкцию могут иметь и розетки, что удобно длямонтажа печатных плат.
щающими монтировать их очень близко к поверхности печатной платы. Такой монтаж транзисторов целесообразен также для лучшего теплообмена при пайке путем погружения.
Внешние соединители модулей и стоек
Для соединения модулей в стойках, а также стоек с внешними периферийными устройствами системы обработки информации или управления можно применять соединители многих типов. Они настолько разнообразны, что описать их здесь просто невозможно.
Существуют станки, которые после нанесения изоляции на плоские или круглые кабели автоматически впрессовывают провода в клеммы или штыри соединительных элементов. Затем клеммы или штыри вводятся в корпус соединителя и фиксируются в строго определенном положении. На рис. 1.18 показаны некоторые соединительные элементы серии F095 и их детали, выпускаемые фирмой Philips. Видны провода с напрессованными контактами и пучки кабелей, вмонтированные в соединительные элементы. На пресс-автомат контактные клеммы подаются в виде ленты-заготовки. Отрезок такой ленты показан на рис. 1.18. На рис. 1.19 показано, как пучки кабелей с соединителями подключаются к печатной плате, или блоку.
В эту серию входят прямые и угловые соединители с длинными и укороченными штырями, а также соединители с направляющими, которые позволяют соединять элементы между собой при единственно правильном взаимном расположении. Из рисунка видно, что соединительные элементы (вилки и розетки), укрепленные на подставках, позволяют монтировать на платах сменные модули с различными функциями. Часто этот метод, правда применительно к соединителям более низкого качества, используется для подключения модулей к блокам в бытовых радиоприемниках и телевизорах. В этом случае модули помещаются в пластмассовый или алюминиевый кожух. Система соединителей облегчает и ускоряет замену неисправных модулей при ремонте аппаратуры.
В профессиональной аппаратуре обычно используются золоченые контакты как в вилках, так и в розетках соединительных устройств. В электронных устройствах, рассчитанных на токи, меньшие 0,1 мА, применение золоченых контактов в соединителях обязательно. Минимальная толщина слоя золота на контактах 0,8 мкм; подслой никеля должен иметь толщину не менее 1,25 мкм. Подслой предотвращает диффузию атомов меди в слой золота, т. е. предотвращает загрязнение. Другими словами, слой никеля образует некий барьер для атомов меди.
Золоченый слой толщиной 0,8 мкм гарантирует хороший контакт соединителей в течение долгого времени. При расчетах надежности исходят из того, что во время всего срока службы электронного устройства контакт должен срабатывать не более 300 раз. В результате трения контактирующих поверхностей слой золота истирается и контакт постепенно пропадает.
Пружинящая пластина из бериллиевой бронзыПружинящая пластина из бериллиевой бронзыСоединитель типа „максиСоединитель типа „максиШтампованная заеотобка контактаШтампованная заеотобка контактаРис. 1.20. Контакты соединителей типов «мини» и «макси» (фирма Berg)Рис. 1.20. Контакты соединителей типов «мини» и «макси» (фирма Berg)
Пружинящая пластина из бериллиевой бронзы
Пружинящая пластина из бериллиевой бронзы
Соединитель типа „макси
Соединитель типа „макси
Штампованная заеотобка контакта
Штампованная заеотобка контакта
Рис. 1.20. Контакты соединителей типов «мини» и «макси» (фирма Berg)
Рис. 1.20. Контакты соединителей типов «мини» и «макси» (фирма Berg)
Почти такие же соединители, какие выпускает фирма Philips, изготавливаются и другими фирмами, например Berg АМР и др. Они в основном предназначены для соединения между собой блоков в стойки. На рис. 1.20 показаны детали контактов соединителей разных размеров (нормальных и миниатюрных) фирмы Berg. Усилие прижима для надежного контакта создается в соединителях этой конструкции плоской пружинящей пластинкой из бериллиевой бронзы. На одном и том же станке можно напрессовывать соединители и на рамки блоков, и на печатные платы. И в том и другом случае детали контактов в виде ленточных заготовок подаются на станок. Другой тип соединителей, часто используемых для соединения стоек и блоков, показан на рис. 1.21. Это соединители так называемого типа D. Благодаря своей форме части соединителя состыковываются между собой при единственном взаимном
Рис. 1.21. Соединители F161 типа D (фирма Philips).
расположении. Эти соединители отличаются от соединителей типа F095, у которых стыковка при правильном взаимном расположении вилок и розеток обеспечивается с помощью специального ключа. Ключ представляет собой пластмассовый клин, который заходит в паз ответной части, или в гнездо в том месте, где срезан штырь. Такой ключ не позволяет осуществить стыковку частей соединителя, если только они взаимно перевернуты, но обеспечивает ее при взаимном смещении частей в плоскости расположения контактов. Соединители типа D выпускаются в металлических и пластмассовых корпусах и поставляются различными фирмами. Фирма Ansley выпускает соединители типа D с контактами «перчинг» в вилках и розетках.
Соединители типа IDC с прорезанием изоляции
Соединители типа IDC отличаются тем, что насаживаются на ленточный провод за одну операцию напрессовывания с прорезанием изоляции. При этом ленточный провод может быть практически любой ширины (содержать до 64 жил). Эти соединители уже упоминались выше, когда речь шла о рационализации производства ленточных проводов с соединителями. Технология изготовления ленточного провода с соединителем состоит в следующем. Ленточный провод в строго определен-
ОснасткаОснасткаЛенточный провод U- ойразнб/й контактЛенточный провод U- ойразнб/й контактРис. 1.22. Способ соединения ленточных проводов типа Scotchflex (фирма ЗМ).Ножевой контакт вдавливается в ленточный провод и прорезает его, проводник заклинивается в прорези контакта. Этот способ позволяет за одну технологическую операцию монтировать соединители на лентах с 64 проводами, что дает большую производительность труда.Рис. 1.22. Способ соединения ленточных проводов типа Scotchflex (фирма ЗМ).Ножевой контакт вдавливается в ленточный провод и прорезает его, проводник заклинивается в прорези контакта. Этот способ позволяет за одну технологическую операцию монтировать соединители на лентах с 64 проводами, что дает большую производительность труда.Прорезка изоляцииПрорезка изоляцииГЬ/77Овб/Ц контактГЬ/77Овб/Ц контакт
Оснастка
Оснастка
Ленточный провод U- ойразнб/й контакт
Ленточный провод U- ойразнб/й контакт
Рис. 1.22. Способ соединения ленточных проводов типа Scotchflex (фирма ЗМ).
Ножевой контакт вдавливается в ленточный провод и прорезает его, проводник заклинивается в прорези контакта. Этот способ позволяет за одну технологическую операцию монтировать соединители на лентах с 64 проводами, что дает большую производительность труда.
Рис. 1.22. Способ соединения ленточных проводов типа Scotchflex (фирма ЗМ).
Ножевой контакт вдавливается в ленточный провод и прорезает его, проводник заклинивается в прорези контакта. Этот способ позволяет за одну технологическую операцию монтировать соединители на лентах с 64 проводами, что дает большую производительность труда.
Прорезка изоляции
Прорезка изоляции
ГЬ/77Овб/Ц контакт
ГЬ/77Овб/Ц контакт
ном положении укладывается на ряд U-образных контактов (рис. 1.22). Затем контакты под действием пресса вдавливаются в провод и прорезают его, в результате чего жила провода вдавливается в прорезь контакта, имеющую U-образную форму. В точках прижима лепестков к жиле создаются газонепроницаемые участки надежного контакта. Переходное сопротивление в местах контакта не более 0,01 Ом. Испытания в соленом тумане показали, что надежность контакта такого соединителя сохраняется достаточно долго. Некоторые фирмы выпускают соединители с напрессованным таким способом проводом в измененной форме. Так, например, фирма Ansley выпускает соединители, контакты которых имеют форму цветка тюльпана. Вдавленная в такой лепесток жила контактирует с ним в 4 точках.
Крепить соединители на ленточных проводах можно и в домашних условиях, для чего необходимы лишь ручной
Рис. 1.23. Монтаж соединителя на ленточном проводе типа Scotchflex (фирма ЗМ).
Операции: 7 —удаление клейкой полоски; 2 — укладка ленточного провода; 3 —заправ- ка ленточного провода с соединителем в оснастку пресса; 4— ленточный провод вдавливается в соединитель с U-образными контактами.
пресс и несложная оснастка, главным образом для точной укладки ленточного провода и контактной группы под прессом.
Последовательность операций изготовления ленточного провода с соединителем способом прорезания показана на рис. 1.23. Эта технология, кстати, используется фирмой Scotchflex (ЗМ). Сначала с контактной группы соединителя удаляется клейкая защитная полоска. Часть клейкого вещества остается на корпусе соединителя. Она используется для временного приклеивания ленточного провода перед следующей операцией. Затем провод с соединителем укладывается на направляющую рамку, и пресс вдавливает ленту в контактную группу. Практика показала, что для этой операции можно использовать обычный червячный пресс без каких-либо специальных приспособлений. Здесь, очевидно, будет уместным дать небольшой совет радиолюбителям-конструкторам. Дело в том,
Рис. 1.24. Соединитель ленточного провода, монтируемый способом прорезания изоляции за одну технологическую операцию.
Соединители типа Scotchflex выпускаются прямые (и) и угловые (б). Разработка фирмы ЗМ.
что расстояние между жилами ленточного провода равно 1,27 мм, а расстояние между штырями соединителя — 2,54 мм, поэтому на один ленточный провод можно насадить способом прорезания два соединителя. Имеется широкий выбор таких соединителей, отличающихся конструктивным решением; они выпускаются разными фирмами. Сюда относятся, например, упомянутые выше соединители с двухрядным расположением контактов и устройства для неразъемного соединения ленточных проводов с контактными группами на печатных платах и на рамках модулей. Имеются соединители с контактными штырями и гнездами вдоль провода, а также соединители угловые (контакты под прямым углом к проводу), соединители с фиксаторами и т. д. (рис. 1.24).
Разумеется, для крепления соединителей на ленточных проводах описанным способом прорезания последние должны
Рис. 1.25. Соединители, монтируемые способом прорезания изоляции ленточного провода (фирма АМР).
На печатной плате смонтированы три вида соединителей: прямой (вверху), угловой (справа) и с двухрядным расположением выводов (в середине).
удовлетворять весьма жестким требованиям в отношении расстояний между жилами и общей ширины. Допуск на ширину ленточного провода с 64 жилами может быть не более 0,5 мм.
Некоторые фирмы выпускают специальные типы ленточных проводов, предназначенных для использования с соединителями, напрессовываемыми способом прорезания. Такие ленточные провода с меньшими допусками на ширину выпускаются, например, фирмами Ansley и Spectrastrip. Площадь сечения жил ленточных проводов AWG-28 и AWG-30 составляет соответственно 0,09 и 0,05 мм2. Жилы медные одиночные или скрученные рассчитаны на максимальный ток 0,8 А. Сопротивление в контакте соединителя составляет не более 0,015 Ом.
ЧROR
Рис. 1.26. Высокочастотные (с круглыми однопроводными медными жилами) ленточные провода с соединителями для печатных плат (фирма АМР,.
Волновое сопротивление ZA жил 50, 75 и 93 Ом.
Групповое время запаздывания ленточных проводов равно 4,6 нс/м, а характеристическое сопротивление «НО Ом. Фирма Ansley выпускает одноцветный (серый) ленточный провод с изоляцией из поливинилхлорида; маркировка с поперечным интервалом в 10 жил. Фирма Spectrastrip выпускает ленточные провода и одноцветные (тоже серые), и многоцветные, причем цвета определяют код маркировки. Ленточные провода этих фирм имеют от 10 до 64 жил; ширина лент самая различная. Как уже говорилось, ленточные провода выпускаются со скрученными жилами. У них равномерно по длине имеются плоские участки, которые описанным выше способом прорезания можно крепить с соединителями. Для уменьшения переходного проникания жилы проводов экранируются медной фольгой
или оплеткой. Внешняя оплетка может быть утолщенной, что придает проводу большую механическую прочность.
На рис. 1.25 показан весь ассортимент соединителей и составных деталей, выпускаемых фирмой АМР. Справа вверху на фотографии видна вилка соединителя с кожухом и насадкой для уменьшения механической нагрузки при натяжении. Ниже показан соединитель с контактами, расположенными под прямым углом к поверхности ленты (угловой соединитель). В центральной части фотографии видны соединители с двухрядным расположением штырей или гнезд. Рядом показан соединитель, напрессованный на ленточный провод. Возможность крепления соединителя практически в любом месте ленточного провода создает большие удобства при конструировании радиоэлектронной аппаратуры (РЭА), особенно в тех случаях, когда необходимо соединять между собой несколько печатных плат, используя для этого единственный провод. На переднем плане видны краевые соединители с прорезающими провод контактами. Справа внизу показан неразъемный соединитель ленточного провода с печатной платой. На обратной стороне этого соединителя (на фотографии не видно) находятся штыри, заходящие в отверстия платы; к ним припаиваются проводники. Собранный модуль, содержащий такую плату и другие детали, можно припаять к другой плате в паяльной ванне, после чего можно крепить ленточный провод. Для специальных целей, в частности для высокочастотных систем, фирма АМР выпускает ленточный провод, состоящий из тонких параллельно уложенных коаксиальных кабелей. Такой провод показан на рис. 1.26. Волновое сопротивление каждого кабеля 50, 75 или 93 Ом в зависимости от назначения. Разумеется, этот ленточный провод с соединительными устройствами значительно дороже простого с напрессованными соединителями.
Мощные соединительные устройства
Многие фирмы выпускают мощные соединительные устройства разных типов. Тем не менее при проектировании РЭА мы все же рекомендуем выбирать какой-нибудь один тип соединителей, пусть даже выпускаемых разными фирмами, но, естественно, взаимозаменяемых. Удовлетворяющие этому требованию мощные соединительные устройства так называемого типа Mate-N-Lok выпускаются фирмой АМР (рис. 1.27). Другие фирмы, например Burndy и Berg, выпускают эти же соединители под маркой Hylok или Power mate. Соединители фирмы АМР удовлетворяют требованиям стандарта Общества немецких электриков (VDE) и других европейских организаций.
Рис. 1.27. Мощные соединители с защелками (фирма АМР).
Контакты в этих соединителях прижимаются к проводам вручную (плоскогубцами), а при серийном выпуске РЭА — на специальном станке. Вилки и розетки поставляемых в торговлю соединителей имеют самую разнообразную конструкцию, что позволяет использовать их для соединения проводников разных диаметров. Соединители типа Mate-N-Lok рассчитаны на максимальный ток 25 А. Как известно, любой контакт обладает определенным активным сопротивлением, которое при прохождении тока приводит к выделению тепла. Это тепло даже при длительной непрерывной работе РЭА ни в коем случае не должно вызывать локальный нагрев соединителя до температуры, которая может вызвать его деформацию или, что еще хуже, его плавление. Мощные соединители приведен-
ных типов рассчитаны на работу в висячем положении, поэтому специальные меры защиты от растяжений для них не обязательны.
Среди соединителей Mate-N-Lok имеются и такие, которые можно использовать при монтаже на печатных платах в мощных электронных устройствах. Корпуса соединителей имеют фиксаторы (замки), благодаря которым электрический контакт создается сразу после стыковки элементов. В отношении допустимых диаметров жил важными являются такие факторы, как падение напряжения на соединителе и рассеяние тепла. Что касается рассеяния тепла, то можно сказать, что если ток в жиле не превышает значений, указанных в таблицах для медных проводов, то можно не опасаться и нагрева, потому что он не превзойдет допустимого предела. При этом условии температура нагрева не превысит допустимой величины для изоляции из поливинилхлорида (85°C).
В отношении падения напряжения может оказаться целесообразным применять проводники диаметром больше допускаемого упомянутой таблицей. Это может иметь место, например, когда на логические элементы ТТЛ подается напряжение +5 В от централизованного источника, расположенного достаточно далеко. Если монтаж выполнен по предельно допустимому нагреву, то при значительных токах падение напряжения может иметь недопустимые колебания. Для схем на элементах ТТЛ колебание напряжения питания должно быть в пределах ±5%.
Волоконно-оптические линии связи
Принцип передачи информации с помощью света был известен еще в древности. Об этом можно найти упоминания в литературных источниках, дошедших до наших времен с начала летосчисления. Применять же оптическое волокно для передачи световых сигналов начали сравнительно недавно. Сама техника стекловолоконной оптики очень молода; первые сообщения о ней появились в начале 30-х годов.
В системах передачи информации стекловолоконная оптика стала применяться с 70-х годов, после того как были получены стекло нужного качества и оптические пластмассы и были разработаны передатчики и приемники оптических сигналов. Передача информации по оптическому световоду имеет целый ряд существенных преимуществ перед линиями связи, использующими провода. Прежде всего оптические линии связи абсолютно не подвержены влиянию электромагнитных полей. Даже удар молнии в световод не нарушает работу линии оптической связи, не достигает подключенных к линии связи
приемников и вспышка света от молнии. Кроме того, само оптическое волокно не излучает электромагнитные волны, а значит, не создает никаких помех находящейся вблизи электро- и радиоаппаратуре. Другое весьма существенное преимущество волоконно-оптических линий связи состоит в том, что передатчик на одном конце линии и приемник на другом совершенно не связаны между собой электрически, т. е. исключена возможность образования паразитных контуров, которые могли бы принимать помехи извне. Как известно, такие паразитные контуры создают значительные проблемы в обычных кабельных линиях связи и существенно влияют на качество получаемой по ним информации. Наконец, немаловажны и такие преимущества волоконно-оптических линий связи, как малая масса аппаратуры, возможность передачи сигналов очень широкой полосы частот, незначительные затухания сигнала на линиях связи и, что не менее важно, низкая стоимость оборудования, поскольку стекло и пластмасса значительно дешевле меди.
К недостаткам волоконно-оптических линий связи следует отнести пока еще имеющую место относительную сложность передающей и приемной аппаратуры, более строгие, чем в электрических линиях связи, условия присоединения световода к конечным устройствам.
Светопроводящие свойства оптического волокна основаны на эффекте полного внутреннего отражения света от внутренней поверхности волокна. Свет, поступивший в оптическое волокно извне, распространяется в нем по зигзагообразной траектории и выходит из противоположного конца. Если луч света модулировать, то можно передавать информацию. Модулировать световой поток можно и аналоговыми (например, телевизионными), и цифровыми (импульсными) сигналами, которыми могут быть последовательности данных от ЭВМ. Источником света может служить светодиод или лазер, приемником— светочувствительный полевой транзистор или другой светоприемник.
Преломление лучей света
Из оптики известно, что свет распространяется в вакууме со скоростью с=2,998-108 м/с. На границе раздела сред скорость света изменяется согласно формуле
где п— коэффициент пропорциональности. Свет, поступающий из вакуума в другую среду под некоторым углом (рис. 1.28),
Перпендикуляр к поверхности раздела средПерпендикуляр к поверхности раздела средотклоняется в сторону нормали к границе раздела сред. Оптическая плотность среды за границей раздела больше, чем вакуума, вследствие этого скорость света в ней уменьшается Если для вакуума принять п=1, то для среды с большей оптической плотностью коэффициент п будет больше 1.
Перпендикуляр к поверхности раздела сред
Перпендикуляр к поверхности раздела сред
Рис. 1.28. Преломление луча света, па-дающего под углом на границу разделасред с разной оптической плотностью(показателями преломления).
Для преломленного луча справедливо (рис. 1.28) выражение
sin фоп = . —.
Sin ф!
Коэффициент п в оптике называется показателем преломления. Выше мы исходили из того, что свет из вакуума (п=1) переходит в среду с другой оптической плотностью. В более общем случае, когда свет переходит из одной среды в другую и показатели преломления этих сред не равны 1, выполняется соотношение
з1пф2 пх sin ф1 п2 '
Графически этот случай проиллюстрирован на рис. 1.29. Часть падающего света отражается от поверхности раздела сред под углом фь Если увеличивается угол падения луча <pi, то соответственно будет увеличиваться и угол преломления фг, пока не достигнет 90° (рис. 1,29,6), когда луч света полностью отразится. Такое явление называется полным внутренним отражением света. Оно и используется в волоконной оптике для осевого распространения света по волокну (рис. 1.29, в).
Поверхностьразвеласред
Падающий пучок света
Перпендикуляр к поверхности ^раздела сред
П2
^х
\
вг
Преломленная часть пучка света
\ Отратсенная \ часть пучка \ света
Падающий.
б
Перпендикуляр
'к поверхности раздела сред
Пасть пучка света, преломленная параллельно поверхности ' раздела сред
Отрахсенная часть пучка света
г
Падающий пучок света
Перпендикуляр к поверхности раздела сред
Полностью v отраоюеннь ш - пучок света
Рис. 1.29. Преломление и отражение (п—в) пучка света на границе раздела сред с разной оптической плотностью (показателями преломления nt и пг).
В случае «в» пучок света полностью отражается. ф16 — уголпадения луча.
Структура световода
На рис. 1.30 показаны продольное и поперечное сечения световода. Видно, что он состоит из сердцевины и оболочки. Сердцевина и оболочка делаются из стекла или пластмассы, но показатели преломления сердцевины и оболочки должны быть разными. Рассматривая внимательно рисунок, можно видеть, что когда свет падает слева направо, он преломляется три раза. Обозначим соответственно показатели преломления внешней среды п№ сердцевины Пк и оболочки пт. Пусть показатель преломления оболочки меньше, чем сердцевины, т. е.
^т <С ^V
Выше было показано, что когда угол преломления ф2 достигает 90°, наступает полное внутреннее отражение. То же самое происходит в случаях, когда угол преломления становится больше 90°. Угол падения, при котором это явление наступает, называется предельным, или критическим. На рис. 1.29,6 он обозначен ф1е. Подставляя значение угла ф2=90° в выражение sin фг/sin ф1 = п\1п2, получаем
sin 90°1 п,. п.
sin q?is sin <plg n2 ’пг •
отсюда
ф1й = агс51п
Таким образом, полное внутреннее отражение наступает только при одновременном удовлетворении двух условий:
Луч света должен проходить из среды с большей оптической плотностью в среду с меньшей плотностью.
Угол падения луча на входе должен быть больше критического. В оптическом волокне на рис. 1.30 весь свет, падающий на оболочку под углом, равным или большим критического, полностью отражается, вследствие чего траектория луча внутри световода становится зигзагообразной. Полное внутреннее отражение происходит в каждой точке на внутренней поверхности оболочки до выхода луча с торца световода. Свет, падающий на оболочку внутри световода под углом, меньшим критического, затухает. Из сказанного можно сделать вывод, что не весь свет, поступающий от источника на световод, полностью отражается. Часть света, которая падает под углами, большими фд, пропадает. Наряду с критическим углом часто пользуются понятием числовой апертуры, которая выражается формулой
WA = nex sin фА = VnJ—ri,?.
В действительности свет падает на вход световода под некоторым телесным углом. Как показано на рис. 1.31, свет, проходящий вне конуса, соответствующего этому углу, отражается не полностью. Лучи, прошедшие от источника в световод, падают на внутреннюю поверхность оболочки под разными угла-
Рис. 1.30. Продольный разрез световода, состоящего из сердцевины и оболочки.
Показатель преломления сердцевины больше, чем оболочки (лл>лт). Луч, падающий под углом, большим ф^, отражается полностью, не проникая в оболочку.
ми. Световоды называют одпомодовыми и многомодовыми в зависимости от числа распространяющихся в них волн. Соответственно и моды разделяют на моды высшего и низшего порядков (рис. 1.32). Моды высшего порядка падают на оболочку под большими углами и проходят внутри световода более длинный путь, чем моды низшего порядка, падающие под меньшими углами. Это различие оптических длин в свою оче-
У?учи светаУ?учи светаОболочкаОболочкаМаксимальный угол приема! лучаМаксимальный угол приема! лучаОбет, поступающий под углом ^УД, теряетсяОбет, поступающий под углом ^УД, теряетсяРис. 1.31. Полное отражение лучей света, падающих под углом фл.Рис. 1.31. Полное отражение лучей света, падающих под углом фл.
У?учи света
У?учи света
Оболочка
Оболочка
Максимальный угол приема
! луча
Максимальный угол приема
! луча
Обет, поступающий под углом ^УД, теряется
Обет, поступающий под углом ^УД, теряется
Рис. 1.31. Полное отражение лучей света, падающих под углом фл.
Рис. 1.31. Полное отражение лучей света, падающих под углом фл.
В действительности лучи света, претерпевающие полное внутреннее отражение, поступа-ют в световод под определенным телесным углом. Лучи, приходящие в световод подбольшими углами, быстро затухают, так как для них условие полного внутреннего отра-жения не удовлетворяется.
редь приводит к фазовым сдвигам лучей на выходе световода. Если на световод падает импульс света с крутым фронтом, то вследствие фазовых сдвигов импульс света (световое пятно) на выходе окажется размытым и более широким, чем на входе. Фазовые сдвиги составляющих света на выходе световода при-
водят к так называемой модовой дисперсии. Такой же эффект наступает в случае, когда источник света на передающей стороне волоконно-оптической линии связи излучает не монохроматический свет. (Монохроматическим называется свет, спектр которого состоит из одной частотной составляющей.) Угол преломления света сильно зависит от частот его составляющих. Поэтому если свет, падающий на световод, состоит из состав-
6(о)^:^ ^
СигналСигнал
на бжсЭена выходе
Рис. 1.32. а — моды высшего и низшего порядков, распространяющиеся всветоводе.
Моды более высокого порядка падают на оболочку под большими углами, поэтомуих путь больше, чем мод низшего порядка.
б — дисперсия света, связанная с различными проходящими путями и, следо-вательно, с разной групповой скоростью лучей.
ляющих с разными частотами (свет солнца, электроламп), то на выходе световода каждая составляющая будет иметь свой фазовый сдвиг и импульс света станет более широким. Расширение импульса в свою очередь сказывается на допустимой для данной оптической линии связи скорости потока информации. Поэтому, чтобы удовлетворить требованиям относительно амплитудно-частотной характеристики (пропускной способности канала), дисперсия света должна быть как можно меньшей.
Типы световодов
В последнее время разработаны оптические волокна с самыми различными свойствами. При этом учитывались и дисперсия света и другие нежелательные эффекты. Материалом для сердцевины и оболочки служат стекло, пластмасса и их смеси. В соответствии с конструктивным решением световоды бывают одномодовые, многомодовые и градиентные. Схематически они показаны на рис. 1.33. ■
Одномодовый световод состоит из тонкой нитевидной сердцевины и более толстой оболочки. Благодаря тонкой сердце- вине (ее диаметр около 50 мкм) и почти одинаковым показателям преломления сердцевины и оболочки свет по световоду распространяется практически вдоль оптической оси. Такой
режим распространения света устанавливается только при больших углах падения лучей на вход световода (мода низшего порядка). Отсюда и название световода — одномодовый. У одномодовых световодов, на вход которых поступает монохроматический свет, на выходе практически не возникает дисперсии и, следовательно, расширения импульса. Поэтому они допускают модуляцию света с частотами выше 50 ГГц.
Оптическая осьОптическая осьРис. 1.34. Луч света, обвивающий оптическую ось градиентного световода.Рис. 1.34. Луч света, обвивающий оптическую ось градиентного световода.
Оптическая ось
Оптическая ось
Рис. 1.34. Луч света, обвивающий оптическую ось градиентного световода.
Рис. 1.34. Луч света, обвивающий оптическую ось градиентного световода.
У градиентных световодов четкой границы между сердцевиной и оболочкой не существует — один элемент конструкции плавно переходит в другой. Показатель преломления в них плавно уменьшается от центра сечения световода к периферии, вследствие чего свет не преломляется, а плавно изгибается, как бы обвивая оптическую ось (рис. 1.34). Так удается
скомпенсировать фазовые сдвиги составляющих и свести к минимуму дисперсию (1—5 нс/км).
Многомодовые световоды, передающие и монохроматический (мода низшего порядка), и полихроматический свет (мода высшего порядка), по дисперсии (10—100 нс/км) и полосе рабочих частот (3,5—35 МГц) самые неблагоприятные.
Многомодовые и градиентные световоды, у которых сердцевина имеет относительно большой диаметр, возбуждаются проще. Хуже в этом смысле обстоит дело с одномодовыми световодами с очень тонкой сердцевиной. Поэтому для облегчения эксплуатации одномодовые световоды часто выпускаются в виде жгутов. Эта же мера позволяет увеличить и светопередачу. Световоды в виде жгутов обладают еще одним достоинством: обрыв (поломка) одного волокна не нарушает передачу информации. Жгут обычно состоит из 500, 2000, 4500 и 8000 тонких волокон.
Рассеяние и поглощение света
В наших рассуждениях выше мы молчаливо предполагали, что волоконно-оптические линии связи (световоды) состоят из нитеобразных волокон оптически чистого стекла или оптически чистой пластмассы. В действительности, однако, стекло всегда в той или иной степени оказывается загрязненным, что вызывает рассеяние и поглощение света. Эти же нежелательные эффекты могут возникнуть в результате разброса значений показателя преломления. Все это в конце концов приводит к потере информации на волоконно-оптических линиях связи. От причин, вызывающих такие явления, по возможности следует избавляться. С этой целью постоянно ведется работа по улучшению оптических волокон, в частности совершенствуется технология их изготовления. В соответствии со значением отношения диаметра светорассеивающей частицы к длине волны света различают три вида рассеяния: рефлексное (когда диаметр частицы значительно больше длины волны света), рассеяние по Ми (когда эти величины равны) и рэлеевское (когда диаметр частицы значительно меньше длины волны света). Во всех трех случаях лучи света либо отражаются, либо отклоняются от своей траектории, а это всегда приводит к потерям информации. Чем чище оптическое волокно, тем меньше света отражается и рассеивается.
Еще одно явление, которое может возникнуть при распространении света в волокне, — это возбуждение молекул среды за счет поглощения части энергии луча. Такие потери возникают на частотах спектра, близких к резонансным частотам молекул среды. В этой связи говорят о линиях поглощения в
спектре оптических частот. Кривая зависимости затухания света в световоде от длины волны показана на рис. 1.35. Это связано с рэлеевским рассеянием; оно характеризуется появлением в спектре поглощения линий ионов воды (ионы ОН). Само собой понятно, что при выборе источников света для волоконно-оптической линии связи явление затухания всегда
Рис. 1.35. Зависимости затухания в световоде (кривая 1), эмиссии светодиода (кривая 2) и чувствительности фотодиода (кривая 3) от длины волны света.
должно приниматься в расчет. По возможности следует применять такие источники, свет от которых будет претерпевать минимальное затухание. Из приведенной кривой видно, что наименьшее затухание приходится на область длин волн от 850 до 900 нм. Это как раз и есть диапазон излучения инфракрасных светодиодов (длина волны инфракрасного света £75 нм).
Качество световодов
Качество световода характеризуется выраженным в децибелах значением затухания в световоде длиной 1 км:
Затухание (дБ/км) = 10
" вых
Таблица 1.1. Параметры некоторых стеклянных и пластмассовых световодов производства США
Тип волокна
Внешний диаметр, мкм
NA
Затухание, дБ/км
Рабочая полоса частот (-3 дБ), МГц/км
Фирма-изготовитель
Цена 1 м при условии покупки 1000 м, фунт
Примечания
сердцевины
оболоч-
волокна
Кварцевое стекло с пластмассовым покрытием
200
125
600
300
500
0,4
0,3
40
50
35 ]
20 1
10 )
при 775 нм
при 820 нм
при 790 нм
Du Pont
ITT
3,90
1,00
1,10
Pifax S120
Т301
Т302
ТЗОЗ
Стекло, легированное алюминием (многомодовое)
55
100
125
150
500
0,25
0,3
12 при 850 нм
8 при 1060 нм 8 при 830 нм
15 при 830 нм
10
ITT
NEC
1,30
1 ,90
Т101
TJ02
Стекло, легированное алюминием (одномодовое)
4,5
80
500
0,1
4—20 при — 630 и 850 нм
500
ITT
—
Т110
Стекло, легированное алюминием (градиентно-модовое)
Многоком понент- ная пластмасса
55
60
50
368
400
125
150
125
400
435
500
0,25
0,2
0,2
0,53
0,53
12 при 850 нм
8 при 1060 нм
8 при 850 нм
8
10 > при 830 нм
15 /
6 при 1060 нм
3201
> при 690 нм 385 J
400
300
200
300
ITT
NEC
Tomas and Betts
Du Pont
Du Pont
1,20
1,40
2,30
3,90
2,90
Т201
Т202
Т203
SF—G1—60—PR
SF-^G1—60—А
SF—G1—60—В
Для оптического волокна Pifax P1R (только кабель)
Pifax Р140 (только кабель)
где WBX и ^вых соответственно мощность светового излучения на входе и выходе световода.
Разумеется, для линий связи большой протяженности предпочтение должно отдаваться световодам с минимальным затуханием. По величине затухания легко сравнить волноводы, выпускаемые в продажу разными фирмами. При выборе световода не следует упускать из виду зависимость частот передаваемых световых сигналов от свойств источника света (светодиода). В табл. 1.1 приведены технические данные световодов нескольких типов, в частности указаны значения затухания и длин волн света, на которых эти затухания возникают, полосы рабочих частот и значения числовой апертуры. Изгибы свето-
Рис. 1.36. Изгибы световодов, вызывающие дополнительные потери.
вода значительно увеличивают затухание. Это понятно, так как на изгибах изменяются углы падения лучей света, что отрицательно влияет на режим светопередачи и приводит к изменению предельных углов преломления лучей в световоде. Появляется дополнительное рассеяние света, вследствие чего увеличивается затухание. Поэтому и при хранении, и при прокладке световодов на линиях связи их следует слегка натягивать (рис. 1.36). Укладка должна быть по возможности свободной и без принудительных изгибов. Многожильные световоды для механической прочности усиливаются стальным (армирующим) элементом. Некоторые многожильные световоды имеют медные провода, по которым на длинных линиях связи передается напряжение питания на промежуточные усилители. Во избежание взаимных помех каждое оптическое волокно в световоде экранируется. Если же какой-то участок волокна остается неэкранированным, то необходимо принять дополнительные меры, чтобы свет от него не проник в соседнее волокно. Для этого на волокна наносятся светопоглощающие покрытия.
Стекло или пластмасса?
Как упоминалось выше, оптическое волокно можно делать из стекла, пластмассы или даже из смеси этих двух веществ. В технической литературе на английском языке стеклянные волокна имеют общее название «силика». Это волокна из окиси кремния с большим или меньшим содержанием примесей.
Разумеется, и стекло, и пластмасса имеют специфические достоинства и недостатки. При современном уровне технологии; волокна из пластмассы легче поддаются обработке, поэтому их производство дешевле. Однако продолжающееся совершенствование технологии производства стекла в будущем ликвидирует или сгладит это различие, и волокна из стекла станут дешевле пластмассовых.
Пластмассовые волокна изготавливаются методом экструзии, широко распространенным в технологии производства медных изолированных проводов. Стеклянные волокна можно» также получать этим методом, но для стекла требуется значительно более высокая температура плавления. Исходным сырьем для изготовления волокон служит оптически чистое стекло со строго нормированными примесями. Технология получения оптически чистого стекла до сих пор остается очень сложной, а сырье — очень дорогим. Однако в будущем ситуация должна измениться. Стекло получают из двуокиси кремния, запасы которой практически неисчерпаемы. Как уже упоминалось, недостатком стекла как материала для оптических волокон является сложная технология его обработки, в частности точная обработка торцов нити, к которым должны присоединяться другие электронно-оптические устройства. Торцы должны быть срезаны строго перпендикулярно оси световода и их поверхность должна быть отполирована до зеркальности. Только эти меры позволяют избежать дополнительных затуханий на стыках волокон и в местах соединения с входными и> выходными устройствами линии связи. Обработка пластмасс- значительно проще. Торцы пластмассовых волокон получаются; чистыми и гладкими сразу после операции среза, поэтому дополнительные потери на стыках меньше, чем у стеклянных волокон. Однако пластмасса размягчается уже при температуре 85—100 °C, тогда как стекло допускает температуры до- 540 °C. Пластмассовые волокна в виде многожильного жгута часто используются для передачи изображения, например bi медицине при анатомических исследованиях внутренних органов человека (эндоскопия) и в системах промышленного телевидения, где они позволяют следить за технологическими процессами на расстоянии. В таких системах каждое волокномногожильного жгута передает фрагмент изображения. Изображение на выходе световода имеет практически такую же- четкость, как на входе. Для использования волоконной оптики в этой области требуются гибкие волокна, поэтому пластмасса здесь предпочтительнее.
В отличие от стекла пластмассы слабоустойчивы к агрессивным воздействиям органических растворителей, они быстрее- стареют под действием облучения и приобретают пористость,.
Рис. 1.37. Зависимость потерь от отношения диаметров сердцевин йг!й\ (или от NA2jNAi— различия апертур на стыках световодов).
20 40 60 80 100 120
Зазор между светободами мкм
Рис. 1.38. Зависимость потерь от величины зазора между волокнами.
Различие в показателях преломления материала сердечника и примыкающей среды(чаще всего воздуха) также приводит к потерям. Их можно уменьшить, если на стыкахсветоводов сделать прокладки из жидкости, сглаживающей разницу показателей пре-ломления.
в результате чего легче ломаются. Пористость увеличивает и затухание света. Следует учитывать, что срок службы стеклянных волокон значительно больше пластмассовых.
Устройства для соединения световодов
Проблемы соединения оптических волокон световодов могут стать содержанием отдельной главы. Дело в том, что при соединении оптических волокон требуется не только обеспечить
Рис. 1.39. Зависимость потерь от боковыхсмещений осей однородных световодов (а),от угла между осями (б) и от паразит-ных зазоров на стыках (в).
Параметр NA — ч^с^овая апертура,
хороший контакт, как в электрических системах, но и строгую ориентацию сочленяемых стыков волокон относительно их оси. О зеркальности поверхности торцов сочленяемых элементов мы уже говорили. Лишь при этих условиях можно обеспечить оптимальную светопередачу по световоду. Проблемы со-единения еще больше усложняются, если сочленяемые волокна имеют разную апертуру и разные показатели преломления, что почти всегда имеет место на практике. Так же сложны проблемы присоединения к волокнам источников и приемников света. На рис. 1.37 приведена кривая зависимости потерь от отношения диаметров сочленяемых волокон и числовых апертур, Несмотря на то что механический контакт между торцами волокон (как в электрических цепях) не обязателен, его все- таки стараются обеспечить, чтобы избежать дополнительных потерь из-за различия показателей преломления воздуха и волокна. Кривые зависимости потерь от величины зазора между волокнами приведены на рис. 1.38. Потери на стыках можно уменьшить, если между торцами волокон поместить соединительную втулку, наполненную специальной жидкостью, сглаживающей разницу показателей преломления. Улучшения, которых можно достичь этим приемом, также иллюстрируются на рис. 1.38. На рис. 1.39 показаны неправильные соединения -световодов и зависимости возникающих при этом дополнитель- .ных потерь от значений боковых смещений осей световодов и угла между осями.
Соединения волокон световодов могут быть неразъемными. Такие соединения осуществляются с помощью сварных муфт (электродуговой сваркой) и т. д. Соединения волокон могут -быть и разъемными, для чего используются специальные соединительные устройства — разъемы. Обеспечить минимум потерь на стыках волокон можно лишь при грамотном их соединении, которое должно проводиться в надлежащих условиях. При прокладке волоконно-оптических линий связи в полевых условиях выполнить соединение практически невозможно. В таких случаях соединения должны быть выполнены заранее. Существующие в настоящее время способы соединений нельзя считать совершенными, поиски путей улучшения способов соединения волокон световодов продолжаются.
Источники и приемники света
В качестве источников света, поддающихся модуляции для передачи информации по оптическому световоду, используют инфракрасные светодиоды и лазеры. Оба вида источников света обладают примерно одинаковым быстродействием, т. е. способностью быстро реагировать на управляющие сиг-
налы. Лазер, кроме того, позволяет в течение очень короткого промежутка времени излучать импульсы света большой мощности, намного большей, чем излучает светодиод, однако срок ■службы лазера намного меньше срока службы светодиода.
Для нормальной работы волоконно-оптических линий связи -очень важно, чтобы частота излучения светодиодов или лазера приходилась на область амплитудно-частотной характеристики световода с минимальным затуханием. Наиболее благоприятными с этой точки зрения являются длины волн в области от 0,7 до 0,9 мкм. В соответствии с амплитудно-частотными характеристиками оптических волокон минимум потерь прихо-
Рис. 1.40. Соединение световода со светодиодом.
дится на область длин волн от 0,8 до 1,2 мкм. Стандартные светодиоды из арсенида галлия излучают свет в диапазоне длин волн от 800 до 900 нм, их технология освоена, они весьма надежны, поэтому их используют в качестве источников света в волоконно-оптических линиях связи. После того как были разработаны оптические волокна с затуханием около 1 дБ/км при длине волны 1,1 мкм, потребовались новые светодиоды. Их удалось получить благодаря использованию вместо двухкомпонентного материала трехкомпонентного: галлий — алюминий— мышьяк. Разработаны светодиоды и для других длин волн.
Как уже говорилось выше, проблема соединения волокон в световодах потребовала бы целой главы. Так же сложны проблемы соединения оптических волокон с электронно-оптическими устройствами на входе и выходе волоконно-оптических линий связи. Световоды излучают свет р-п-переходами. Если оптическое волокно просто соединить с плоскостью излучения светодиода, то в волокне будет распространяться свет. Однако для оптимального согласования источника света со световодом необходимо удовлетворить определенным требованиям конст-
руктивного характера. Схематически один из вариантов конструктивного решения соединения светодиода со световодом показан на рис. 1.40. Угол входа лучей света в волокно можно регулировать, изменяя радиус сферы среза волокна. Для увеличения угла входа лучей торцу придается сферическая форма. При этом радиус сферы зависит от отношения диаметра сердцевины световода D к расстоянию d между сферой и пло-
Рис. 1.41. Соединение световода со светодиодом, излучающим свет с одной стороны р-п-слоя.
скостью светодиода (рис. 1.40). Угол приема лучей можно рассчитать по формуле
•• f * d •d \
sin ф = n. sin arcsin-o—p arccos — |,
где Hi — показатель преломления оболочки; n2— показатель преломления сердцевины; г — радиус сферы.
При г, стремящемся к бесконечности (плоский срез), формула упрощается и принимает вид
sin <р = n< sin (arccos — | = V п.2—п2®,\ ni J
где 51пф — числовая апертура волокна световода.
Часто светодиоды для волоконно-оптических линий связи имеют встроенную линзу из арсенида галлия; прошедший через нее свет представляет собой пучок параллельных световых
лучей, который можно непосредственно направлять на срез оптического волокна. Поверхностно-излучающие светодиоды можно соединять со световодом так, как показано на рис. 1.41. Чисто технологические приемы, например травление плоскости излучения, позволяют уменьшить поглощение света, а значит, увеличить мощность излучения светодиода.
Светоприемником в принципе может служить фотодиод или фототранзистор, оптически соединенный с волокном световода на его торце. Наиболее подходящим оказался кремниевый PIN-фотодиод, у которого максимум чувствительности приходится на область длин волн 0,7—0,95 мкм. Основные технические данные для нескольких типов светоприемников приведены в табл. 1.2. При работе на очень высоких частотах модуляции
Таблица 1.2. Некоторые светоприемники-диоды и их основные свойства
Тип диода
Длина волны, мкм
Квантовый выход
(КПД), %
Время установления при нагрузке 50 Ом, нс
Емкость, пФ
Темновой ток, А
Площадь, ММ2
Si PIN
0,5—0,7
>90
0,1
1
10-»
0.002
Si PIN
0,4—1,1
«90
3
3
5-10 6
2
Au-Si-In
С. 38—0,8
1 «75
5
4
10-ю
0,2
pn-Si
0,4—1,1
«90
0,5
1.8
Ю-s
0,03
n+p-Ge
0,6-1,65
«50
0,12
0,8
Ю-s
0,002
в качестве светоприемника используют генераторы Ганна. Разработки таких светоприемников, а также светоприемников на полевых светочувствительных транзисторах, которые, по-види- мому, смогут работать на частотах модуляции микроволнового диапазона (20 ГГц), находятся в начальной стадии.
1.18. Направленные ответвители волоконно-оптических линий связи
Направленное разветвление сигналов в волоконно-оптических линиях связи можно осуществить электрическим способом. Для этого оптический сигнал преобразуется обратно в электрический; он в свою очередь возбуждает излучатель инфракрасного света, соединенный с ответвляющим световодом. Такой способ, называемый активным способом разветвления, довольно дорог. Разработаны более дешевые способы пассивного разветвления. Один из способов пассивного разветвления с использованием Т-образного ответвителя показан на рис. 1.42. В таком разветвителе одиночный волоконный световод сочленен с двумя другими, воспринимающими и передающими даль-
Рис. 1.42. Фотография двунаправленного Т-образного ответвителя, полученная с помощью электронного микроскопа.
Диаметр волоконного световода 100 мкм.
Рис. 1.43. Биконический сплавленный переход. Видно ответвление моды высшего порядка.
ше часть светового потока от первого световода. Естественно, что такое разветвление связано с потерями, которые при передаче сигналов на небольшие расстояния могут быть допустимыми. Другой способ разветвления оптических сигналов схематически показан на рис. 1.43. Здесь два оптических световода связаны между собой (сплавлены) оболочками. На изгибе световода луч света, падающий под большим углом на оболочку, проходит через общую стенку из одного световода в другой, где продолжает распространяться в направлении В. Этот спо-
Рис. 1.44. Сложный разветвитель с двумя каскадно соединенными Т-образ
ными ответвителями.
Рис. 1.45. Сложный световодный разъем с ответвителем на полупрозрачных зеркалах.
соб разветвления можно использовать в системах многомодового распространения света. При одномодовом распространении света луч из первого световода не выходит, а продолжает распространяться в нем в направлении С. Этот способ пассивного ответвления также называют Т-образным многомодовым сопряжением. Пассивные способы разветвления, схематически показанные на рис. 1.42 и 1.43, имеют то преимущество, что позволяют разветвлять световые потоки в двух встречных направлениях. Разветвитель, показанный на рис. 1.43, непригоден для многомодового распространения света, так как сам световод работает в режимах распространения мод низших
Рис. 1.46. Оптический кабель и соединительные устройства для волоконнооптических линий связи (фирма Siemens).На фотографии показаны передатчик и приемник световых сигналов, соединитель-ответвитель и сам кабель.Рис. 1.46. Оптический кабель и соединительные устройства для волоконнооптических линий связи (фирма Siemens).На фотографии показаны передатчик и приемник световых сигналов, соединитель-ответвитель и сам кабель.Рис. 1.47. Излучатель (слева) и светопри- емник (справа) для волоконно-оптических линий связи (фирма Siemens).
Рис. 1.46. Оптический кабель и соединительные устройства для волоконнооптических линий связи (фирма Siemens).
На фотографии показаны передатчик и приемник световых сигналов, соединитель-ответвитель и сам кабель.
Рис. 1.46. Оптический кабель и соединительные устройства для волоконнооптических линий связи (фирма Siemens).
На фотографии показаны передатчик и приемник световых сигналов, соединитель-ответвитель и сам кабель.
порядков. Разумеется, существуют и сложные разветвители, состоящие из нескольких Т-образных разветвителей, сочлененных в виде веток дерева (рис. 1.44).
На рис. 1.45 показан разветвитель, в котором используются полупрозрачные зеркала. Свет пропускается через камеру,
где находятся два полупрозрачных зеркала и линза. Зеркала установлены и на входе, и на выходе. Такие разветвители очень удобны для волоконно-оптических линий связи, работающих на общую шину, так как позволяют передавать информацию в обоих (встречных) направлениях. При этом в каждой точке разветвления световой поток можно и вводить, и выводить. Линза помещена в середину камеры. Она служит для вторичного собирания лучей, выходящих из левого и правого световодов, и передачи их дальше. Разветвитель такой конструкции позволяет также восстанавливать интенсивность пучка света путем усиления принимаемого сигнала. Усиленный пучок света оптическим излучателем опять вводится в линию связи на другой стороне камеры. Этот разветвитель разработан французской фирмой Souriau.
На рис. 1.46 показаны компоненты волоконно-оптической линии связи, поставляемые фирмой Siemens. Эта фирма разрабатывает световоды совместно с фирмой Corning (США). Выпускаемые ими световоды имеют товарную марку «Siecor». На рис. 1.47 показаны передатчик и приемник волоконно-оптических линий связи фирмы Siemens.
Глава 2
ЛОГИЧЕСКИЕ СХЕМЫ И ОБЛАСТИ ИХ ПРИМЕНЕНИЯ. КОМБИНАТОРНАЯ ЛОГИКА
Введение
В томе 1 настоящего курса утверждалось, что на основе трех элементарных логических элементов «И», «ИЛИ» и «НЕ» можно собирать схемы с самыми различными сложными функциями. В этой главе мы практически докажем справедливость такого утверждения, для чего рассмотрим группы последовательно включенных элементарных схем И, ИЛИ и НЕ. Чтобы легче выявлять комбинационные возможности экспериментальных схем, конструкции их будут простейшими.
Говоря о схемах со сложными функциями, мы имеем в виду избирательные устройства (переключатели каналов), кодирующие и декодирующие устройства, устройства сравнения (компараторы), сумматоры и др. Что требуется от таких схем? По-видимому, целесообразно прежде всего подробнее остановиться именно на этом вопросе. Выбор, сравнение, кодирование и декодирование — все это операции, с которыми мы постоянно встречаемся в повседневной жизни. Такие операции, как выбор, сравнение и принятие решения, можно объединить одним словом — «взвешивание».
Обратимся к примеру из повседневной жизни: домохозяйка делает покупки. Прежде всего она выберет магазин, который может предложить ей хорошие товары по приемлемой цене. Потом, выбрав магазин, она вновь приступит к выбору хороших и недорогих товаров. То же самое делает оптовый покупатель промышленных товаров, хотя и в других масштабах, определяемых интересами предприятия. И здесь мы видим те же функции: выбор, сравнение, принятие решения.
Кодирование и декодирование также функции, которыми мы постоянно занимаемся, хотя не отдаем себе в этом отчета. Примером тому служат чтение и запись текстов, о чем уже говорилось. В процессе чтения мы в уме переводим все, что написано на бумаге, в понятия, которые логически перерабатываем в воображении.
Обратимся теперь опять к примеру с домохозяйкой и допустим, что она в магазине увидела мыло. Тотчас же в ее сознании возникает взаимосвязь понятий мыла и стирки. Следующий ход ее мыслей — есть ли еще у нее дома в запасе достаточно мыла. Если нет, то тогда, прочитав на этикетке цену, трансформировав ее в понятие, которое будет оценено как приемлемое, домохозяйка, возможно, купит этот кусок
мыла. Функция сравнения присутствует и здесь в явном виде: цена данного куска мыла сравнивается с ценой куска мыла, купленного ранее. Примером кодирования в повседневной жизни может служить запись понятий буквенными символами; написание писем, счетов, изготовление конструкторской документации, составление схем, логических диаграмм. Сложной операцией в нашей повседневной жизни являются и арифметические действия — суммирование, вычитание, умножение и деление. При цифровой обработке данных перечисленные сложные операции используются очень широко. Автомат берет на себя функции человека.
Функция выбора заключается в предварительном выборе регистров информации до обработки самой информации. Функция распределения — это передача результатов проведенных расчетов устройствами записи или выдача информации. Функция сравнения сводится к сопоставлению блоков информации, которые могут состоять и из одного единственного бита, и из множества байтов. Следующая операция может состояться или не состояться — это определяется результатом проведенного сравнения. Функции кодирования и декодирования заключаются в преобразовании одного кода в другой, например в переходе от кода Грея к двоично-десятичному коду или в преобразовании двоичного кода в десятичный и наоборот. Преобразования букв в цифры двоичного кода при обработке информации на ЭВМ тоже можно считать кодированием информации, обратные же преобразования двоичной информации в буквы и цифровые символы есть не что иное, как функция декодирования. Схемы, осуществляющие перечисленные функции,, показаны на рис. 2.1—2.4.
Как говорилось выше, функция выбора позволяет при наличии в данной системе нескольких входов выбрать один-един- ственный. На основании сигналов выбора можно установить желаемый вход. В приведенном примере (рис. 2.1, а) фигурируют три переменные выбора. Это означает, что один вход можно выбрать из восьми имеющихся. Схемы, осуществляющие функцию выбора, называют также переключателями каналов, или мультиплексорами. Схема, выполняющая функцию распределения, т. е. передачу информации от одного определенного входа на несколько выходов, показана на рис. 2.1,6. Здесь также задаются три входные переменные, которые позволяют определить выход, соединяемый со входом. Функцию распределения часто называют адресной функцией (или адресом). Схема, с помощью которой эта функция реализуется,, называется демультиплексором. На структурных схемах функция выбора часто обозначается MUX, а функция распределения — DEMUX.
ZУXВход000А001в010с011D100Ет.оZУXВход000А001в010с011D100Ет.о
Z
У
X
Вход
0
0
0
А
0
0
1
в
0
1
0
с
0
1
1
D
1
0
0
Е
т.о
Z
У
X
Вход
0
0
0
А
0
0
1
в
0
1
0
с
0
1
1
D
1
0
0
Е
т.о
Сигналь/ селекции
>ВыхоЭы>ВыхоЭыZУXВь/лод000А001В010С011О100Еи/77. В.ZУXВь/лод000А001В010С011О100Еи/77. В.
>ВыхоЭы
>ВыхоЭы
Z
У
X
Вь/лод
0
0
0
А
0
0
1
В
0
1
0
С
0
1
1
О
1
0
0
Е
и
/77. В.
Z
У
X
Вь/лод
0
0
0
А
0
0
1
В
0
1
0
С
0
1
1
О
1
0
0
Е
и
/77. В.
Стлала/ селекции
Рис. 2.1. а—селектор (мультиплексор); б—распределитель (демульти-плексор) .
Положениями входного переключателя управляют двоичные сигналы X, Y в Z.
мА2АЗмА2АЗКМОП Элемент сравнения (компаратор)КМОП Элемент сравнения (компаратор)А ВА<ВА = ВА>ВА = В А<В А>В0 1 016 00 01А ВА<ВА = ВА>ВА = В А<В А>В0 1 016 00 01
м
А2
АЗ
м
А2
АЗ
КМОП Элемент сравнения (компаратор)
КМОП Элемент сравнения (компаратор)
А В
А<В
А = В
А>В
А = В А<В А>В
0 1 0
1
6 0
0 0
1
А В
А<В
А = В
А>В
А = В А<В А>В
0 1 0
1
6 0
0 0
1
Рис. 2.2. Элемент сравнения (компаратор) и его таблица истинности11.
*) Для таблицы состояний элементов автор использует два термина: «war- heidstaLel» и «functietabel», т. е. «таблица истинности» и «функциональная таблица», что и было сохранено при переводе. Последний термин чаще применяется к сложным схемам. — Прим. ред.
Пример схемы для функции сравнения приведен на рис. 2.2. Здесь две группы по 4 бит в каждой (группы А и В) сравниваются между собой. Три выхода этой схемы, называемой компаратором, позволяют установить, равны ли между собой А и В, больше одна из них или меньше. Сигналы с выхода компа-
Входь/ кода "рея SIВходь/ кода "рея SIВВВыходы десятичного но даВыходы десятичного но даВыходы чддоичного кодаВыходы чддоичного кодаВходы де-Х сятичного< кодаВходы де-Х сятичного< кодаВход6/ ддо- инного < кодаВход6/ ддо- инного < кодаРис. 2.3. Преобразователи кодов.Рис. 2.3. Преобразователи кодов.Обозначение МЭВОбозначение МЭВ= 81 Г, DEC= 81 Г, DECОбозначение МЭНОбозначение МЭН ВЕС 31 N ВЕС 31 N
Входь/ кода "рея S
I
Входь/ кода "рея S
I
В
В
Выходы десятичного но да
Выходы десятичного но да
Выходы чддоичного кода
Выходы чддоичного кода
Входы де-Х сятичного< кода
Входы де-Х сятичного< кода
Вход6/ ддо- инного < кода
Вход6/ ддо- инного < кода
Рис. 2.3. Преобразователи кодов.
Рис. 2.3. Преобразователи кодов.
Обозначение МЭВ
Обозначение МЭВ
= 81 Г, DEC
= 81 Г, DEC
Обозначение МЭН
Обозначение МЭН
ВЕС 31 N
ВЕС 31 N
а — кода Грея в двоично-десятичный код; б —двоичного в десятичный код; в —деся-тичного в двоичный код.
ратора можно подать для дальнейшей обработки на другие логические схемы. Их можно использовать для управления вторым компаратором, что позволит сравнивать между собой большее число входных переменных. В этом случае говорят о каскадном включении компараторов. При рассмотрении конкретных цифровых компараторов мы коснемся этих вопросов более подробно.
На рис. 2.3 приведены примеры схем преобразователей, называемых также конверторами.
Преобразователь, представленный на рис. 2.3, а, преобразует код Грея в двоично-десятичный код, а преобразователь на рис. 2.3,6 преобразует двоичный код в десятичный. В цифровой технике эти преобразователи применяются более широко, чем декодеры (схемы декодирования). Наконец, на рис. 2.3,в показан преобразователь десятичного кода в двоичный. Если к входу этой схемы подключить кнопочную панель с цифрами на
Обозначения МОКОбозначения МОКАВF0 011010101 10АВF0 011010101 10ДВухразг ряанб/и cpwarop аДВухразг ряанб/и cpwarop апереносапереносаОбозначения МОК < г—z—СуммаОбозначения МОК < г—z—СуммапереносапереносаббОбозначения /ЧОК * |—7—\СуммаОбозначения /ЧОК * |—7—\Сумма
Обозначения МОК
Обозначения МОК
А
В
F
0 0
1
1
0
1
0
1
0
1 1
0
А
В
F
0 0
1
1
0
1
0
1
0
1 1
0
ДВухразг ряанб/и cpwarop а
ДВухразг ряанб/и cpwarop а
переноса
переноса
Обозначения МОК < г—z—Сумма
Обозначения МОК < г—z—Сумма
переноса
переноса
б
б
Обозначения /ЧОК * |—7—\Сумма
Обозначения /ЧОК * |—7—\Сумма
Рис. 2.4. Функция ИСКЛЮЧАЮЩЕЕ ИЛИ.
?а —двоичное сложение; б — полусумматор; в —полный сумматор. Для каждого случая приведены таблицы истинности.
.кнопках от 0 до 9, то, набрав кнопками на входе десятичное число, получим на выходе преобразователя двоичный эквивалент этого числа.
На рис. 2.4 показаны схемы, выполняющие функции ИСКЛЮЧАЮЩЕЕ ИЛИ. Соотношения состояний на входах и выходах показаны в таблице истинности рядом со схемой. Схема выполняет логическое суммирование; это значит, что две двоичные величины складываются без переноса. Подвести на .■вход данные переноса от других схем тоже невозможно. Поэтому эту схему иногда называют полусумматором. Схема полного сумматора показана на рис. 2.4, в. Полный сумматор имеет промежуточные вход и выход, что позволяет манипули-
ровать с инвертированными данными переноса. По таблице истинности полного сумматора видно, что он действительно образует сумму с переносом. Каким образом можно дальше использовать сложные комбинированные функции, чтобы получить определенную систему обработки информации или управления, легче всего показать на примере простого автомата для управления игрушечной железной дорогой. Такая игрушка отражает суть процесса значительно проще, чем специально разработанная система автоматизации какого-нибудь промышленного производства.
В модели железной дороги весь маршрут разбит на отдельные участки, как это, кстати, имеет место в действительности на железной дороге. Каждый участок с помощью электронных схем проверяется на наличие или отсутствие в нем поезда. Ток привода на каждый участок дороги также подается от автомата управления. Сигналы управления стрелками, перекрестками, светофорами посылаются схемами управления, снабженными информацией, специфичной для данной системы.
На рис. 2.5 показана структурная схема модели автоматической железной дороги. В системе обработки информации имеются два накопителя данных (ЗУ): накопитель данных о ситуации на каждом из участков маршрута и накопитель данных блока управления. В первом накопителе ситуации, которые могут возникнуть на участках маршрута, заложены в память в виде 10-битных слов. Каждая ситуация требует проведения ряда операций, заложенных в память системы управления (на структурной схеме справа).
Процесс управления протекает следующим образом. На один из компараторов поступают сигналы о ситуации на данном участке дороги и информация из накопителя данных о возможных ситуациях на этом участке. Последние сравниваются с конкретно сложившейся ситуацией на данном участке. Как только обнаруживается совпадение, наступает короткая пауза и управляющий регистр получает соответствующие данные из накопителя, исходя из которых производится операция, заложенная в память системы управления.
Все возможные ситуации, записанные в управляющий регистр, с помощью счетчика коммутаций и схемы выбора передаются на схему сравнения по собирательной шине. Собирательная шина состоит из ряда сигнальных линий. Последовательность операций устанавливается схемой управления, которая обозначается TCR. На рис. 2.5 приведена ее структурная схема. В положении 1 схемы TCR ситуации, сложившиеся на участках дороги, сравниваются с ситуациями, введенными в память. В этом положении опрашиваются все ячейки памяти и полученная информация сравнивается с информацией о си-
Диаграмма Гурмана
Рис. 2.5. Структурная схема блока управления моделью железной дороги.
туациях, существующих на участках в данный момент. Как только наступает совпадение сравниваемых информаций, схема TCR переходит в состояние 2, и опрос заканчивается. Следующий импульс опроса переведет цепь управления в положение 3, и управляющий регистр получит информацию, необходимую для управления участками дороги (она хранится в ЗУ). Управляющий регистр подаст команду на схему управления переключателями участков дороги, на стрелки, светофоры и т. д.
Более подробно на задачах управления моделью железной дороги мы здесь останавливаться не будем. Приведенная иллюстрация имела своей целью лишь показать комбинационные возмсжности сложных схем, объединенных в систему. Мы видим, что в описанной системе использованы два накопителя информации, компаратор, один селектор, один коммутатор, один генератор тактовых импульсов, один счетчик. Работу такого автомата можно сделать более гибкой, если для управления использовать микропроцессор, заложив в его память программу всех функций, которые должны быть выполнены системой, и данные о возможных ситуациях. Массив команд микропроцессора позволяет осуществлять функции выбора и сравнения; для подачи команд и управления моделью могут использоваться устройства ввода и выдачи данных.
Перед тем как перейти к рассмотрению комбинированных функций, полезно вкратце познакомиться с условными обозначениями сигналов на схемах. Существуют два вида логических сигналов. Сокращенно они обозначаются заглавными буквами с черточкой наверху или без черточки, например А и А (А означает «не А», или отрицание А). Сигналы обоих типов считаются истинными, если уровень данной переменной имеет приоритет. Если такое условие выполняется, то символически это записывается так: после обозначения сигнала ставится буква Н в скобках. Так, например, запись А(Н) означает, что А является истинным сигналом, если Н его уровень. То же относится и к записи А(Н;, которая означает, что «не А» является истинным сигналом, если Н его уровень. Обе эти переменные обладают активностью при высоком уровне сигнала.
Названные переменные А и А могут быть активными и при низком уровне, это значит, что каждый из сигналов может быть истинным, если приоритет отдается низкому уровню. В этом случае после обозначения сигнала ставится буква L в скобках, т. е. A(L) или A(L).
Таким образом, мы получили четыре различных обозначения сигналов для двух уровней напряжения (высокого и низкого). Это означает, что в пределах четырех возможных обо-
значений существует эквивалентность. Так, например, А(Н) эквивалентно A(L) и A(L) эквивалентно А(Н). Эта эквивалентность корректна, о чем можно судить по обратимости вычитания Л из Л и Л из Л. То же справедливо, если буквы в скобках после обозначения сигнала заменить на обратные или поменять местами. Двойное обращение означает двукратное инвертирование, т. е. говорит о том, что мы возвращаемся к исходному значению сигнала (к его исходной полярности).
Тем не менее при использовании обозначений сигналов, эквивалентных друг другу, мы будем придерживаться определенного правила, согласно которому переменная А или ее антипод А (не А) на соответствующем входе должны быть активными. При каком уровне сигнала (высоком или низком) возникает эта активность, мы опять указываем буквой Н или L в скобках после обозначения сигнала.
В отношении обозначений сигналов на выходе придерживаются правила, согласно которому на выходе указывается не только сам сигнал, но и функция, реализованная при его использовании. Если на выходе уровень не указан, то это означает, что он высокий. Дополнительным символом инверсии служит обозначение (L). Эти условные обозначения соответствуют рекомендациям МЭК.
На документации специального назначения (для устройств с военной приемкой) дополнительные обозначения (Н) и (L) не проставляются. На истинность переменной при низком уровне указывает знак полярности в виде маленького кружка у входа.
Таким образом, используются следующие обозначения:
А без кружка на входе — А истинно, если его уровень Н;
А без кружка — А истинно, если его уровень Н;
А с кружком — Л не истинно, если его уровень Н;
А с кружком — А истинно при уровне L.
В нашем учебном курсе мы иногда будем пользоваться условными обозначениями схем специального назначения лишь для того, чтобы читатели к ним просто привыкли и не испытывали трудностей при интерпретации условных обозначений. Например, формулу F=A(H)-B(H_)-C(H), справедливую для Н, мы записываем в виде F=A-B-C, т. е. опуская Н, потому что здесь эта величина дополнительной информации не несет и может вызвать только путаницу. Поэтому далее на схемах и в тексте дополнительные обозначения уровней истинности (L или И) мы будем давать не всегда, а лишь в тех редких случаях, когда они будут нести дополнительную информацию.
Экспериментальные исследования логических схем
Чтобы дать возможность читателю практически познакомиться с логическими схемами, мы приводим ниже описания нескольких экспериментов, которые можно провести с элементами ТТЛ и КМОП-логики. Повторив самостоятельно описанные эксперименты, читатель получит более углубленное представление о проблематике логических схем. Первый эксперимент не требует дорогих приборов. Нужны источник питания — батарея постоянного тока (или стабилизированный выпрямитель) — и один или несколько индикаторов, которые будут указывать, как меняются уровни (L или Н) на входах и выходах исследуемых схем (рис. 2.6).
Такое индикаторное устройство можно собрать из транзистора и светодиода. Если потребуется несколько индикаторов, то можно использовать микросхему, например ULN2003, которая содержит семь усилителей Дарлингтона, способных управлять семью светодиодами. Необходимые для экспериментов электрические импульсы можно создавать с помощью переключателя или тумблера, к которому должен быть подключен демпфер дребезга контактов. Импульсы можно легко получить, используя генератор, настроенный на очень низкую частоту, например на 0,5 или 0,25 Гц. Для этой цели можно рекомендовать триггерную микросхему NE555. Такой генератор будет описан в одной из последующих глав.
Если к генератору импульсных сигналов подключить еще логическую схему, то можно получить генератор эталонных сигналов, способный вырабатывать полезную для экспериментов последовательность импульсов с изменяемыми параметрами. Такой генератор будет описан ниже в этой главе.
Если генератор имеется или его можно собрать, то эксперименты можно проводить при повышенной тактовой частоте. Генератор импульсных сигналов на триггере NE555 легко можно перестроить на более высокую тактовую частоту.
Быстрые изменения последовательности импульсов можно наблюдать на экране осциллографа. Если к тому же осциллограф двулучевой или двухканальный, то это позволяет увидеть на экране и временные соотношения двух импульсов. Такой осциллограф будет необходим позже, когда будут рассмотрены цифровые схемы, управляемые от ЭВМ. Наиболее подходящим для наших целей является не очень дорогой осциллограф типа D61A фирмы Telequipment (рис. 2.6, а).
г. 2.6. а — осциллограф типа D61A (фирма Telequipment); б —цифровоеосциллограф РМ3540 (фирма Philips).
Применение осциллографа при исследовании цифровых схем
Применение осциллографа при исследовании цифровых схем поясним на примере двухканального осциллографа D61A с полосой частот до 10 МГц; он позволяет одновременно наблюдать на экране два сигнала. Временной масштаб горизонтальной развертки устанавливается в пределах от 0,1 мкс/см до 0,5 с/см. Синхронизация по горизонтали осуществляется от внутреннего или от внешнего генератора. Изменять уровень синхронизации можно с помощью регулятора на лицевой панели. Если ручку регулятора вытянуть на себя, то включается режим автоматической синхронизации. Изменяя уровень, можно установить порог синхронизации, благодаря чему исключаются нарушения временного масштаба развертки в случае, когда исследуемые логические сигналы подвержены влиянию помех.
Другие ручки управления осциллографа отчетливо видны на рис. 2.6, а, поэтому подробных пояснений не требуется, К осциллографу придаются два прецизионных делителя 10:1, На рис. 2.7 приведена схема измерительной установки, в которой осциллограф служит для сравнения временных параметров двух сигналов, поступающих от логической схемы И-НЕ. С выхода селектора сигнал подается в первый канал, а с выхода элемента И-НЕ — во второй канал. Манипулируя регулятором временного масштаба, осциллограммы располагают так, чтобы временные соотношения двух сигналов стали наглядными. При повторной подаче импульсов на вход осциллографа синхронизация сохраняется. При исследовании сигналов сложной формы порог синхронизации можно изменять с помощью регулятора. Однако в наших экспериментах с цифровыми сигналами мы всегда будем иметь дело с импульсами строго определенной формы, что позволит пользоваться автоматическим режимом синхронизации.
Исследуемые сигналы должны поступать на осциллограф от одного генератора тактовых импульсов. В противном случае один из сигналов будет перемещаться по экрану, что значительно затруднит определение временных соотношений сигналов.
В цифровой схемотехнике в качестве источника импульсов всегда используют один генератор, поэтому изображение на экране осциллографа устойчиво. На рис. 2.7 показан пример сравнения двух сигналов. Третий сигнал здесь используется для синхронизации. Синхронизирующим служит передний фронт импульса внешнего генератора. Сразу после начала синхронизации на экране появляются исследуемые сигналы.
Масштаб временной развертки следует выбрать так, чтобы наблюдаемые импульсы расположились в середине экрана. Если бы для синхронизации служил сигнал Y1, то осциллограмма сместилась бы в левый угол экрана, что неудобно для визуального анализа. Горизонтальная ось осциллограммы — это ось временной развертки. Размер осциллограммы по вер-
+58
Момент начала бремеюбйразВертни
Луч Yf ЛучY2.Сигнал ■ Внешней сынурони-1зацииЛуч Yf ЛучY2.Сигнал ■ Внешней сынурони-1зации
Луч Yf Луч
Y2
.Сигнал ■ Внешней сынурони-
1зации
Луч Yf Луч
Y2
.Сигнал ■ Внешней сынурони-
1зации
Рве. 2.7. а — осциллограф на выходе цифрового устройства; б — сигналывнешней синхронизации.
тикали отражает мгновенное значение напряжения. Поэтому импульс на экране осциллографа следует рассматривать так же, как на временной диаграмме на бумаге. Обычно на экране осциллографа имеется шкала, которая по горизонтальной оси позволяет отсчитывать временные параметры в единицах времени, а по вертикальной — значения напряжения в соответствующих единицах.
Регулятор на панели управления позволяет изменять масштаб развертки по вертикали, выражаемый единицами или долями В/см, и масштаб развертки по горизонтали, выражаемый единицами или долями с/см. У осциллографа D61A эти регуляторы находятся в верхней части лицевой панели и имеют надписи «канал 1», «канал 2», «установка времени». Обе осциллограммы могут смещаться по экрану вверх и вниз, сбли-
жаясь одна с другой. Кроме того, все изображение целиком может перемещаться в обе стороны по горизонтали.
В современной технике обычно применяют логические анализаторы и логические индикаторы, которые кроме оценки импульсных характеристик сигналов позволяют на экране наблюдать их цифровой формат, например, в битах. Такие приборы снабжаются быстродействующим биполярным запоминающим устройством емкостью, например, в 64 кодовых слова по 8 бит. Оцениваемые сигналы можно выводить на экран осциллографа и наблюдать на экране каждый бит.
В запоминающее устройство вводится несколько одиночных импульсов: их можно много раз повторно воспроизводить на экране для анализа. Запись в ЗУ производится путем подачи на осциллограф последовательности синхронизирующих импульсов, которые с помощью логической схемы распределяют на 8 входных линий ЗУ.
Возможность записывать и в удобное время воспроизводить несколько последовательных сигналов позволяет проводить подробный анализ элементарных процессов, происходящих в исследуемой системе передачи или обработки информации. Если к тому же информационные входы логического индикатора связать, например, с выходами двоичного счетчика, а на вход синхронизации подать тактовые сигналы, то на экране осциллографа можно непосредственно получить изображение цифрового кодового слова, состоящего из нескольких бит. Логический индикатор (его марка РМ3540) выпускается фирмой Philips. Он совмещает в себе логический анализатор, описанный выше, и двухканальный электронно-лучевой индикатор с полосой частот выше 24 МГц (рис. 2.6,6).
Индикаторы логических сигналов на светодиодах
В отсутствие осциллографа логические свойства цифровых схем можно исследовать с помощью индикаторов на светодиодах. Для индикации свойств цифровой схемы синхронизация должна проводиться с очень низкой частотой, ее можно осуществить даже вручную, управляя генератором тактовых импульсов. Это объясняется тем, что глаз человека не способен следить за процессами, происходящими с большой скоростью. Ручное управление (с помощью кнопочного или перекидного переключателя) предпочтительнее потому, что позволяет шаг за шагом следить за процессом цифровой обработки и обнаруживать возможные ошибки.
Индикация с помощью светодиодов, как это видно из рис. 2.8, реализуется довольно просто. Если на транзистор подать сигнал определенного уровня, в коллекторной цепи появится
ток, который вызовет свечение светодиодов. Если напряжение на входе индикатора мало, то транзистор запирается и светодиоды гаснут. Таким образом, светящийся диод будет индикатором логического сигнала высокого уровня, а погасший — индикатором сигнала низкого уровня.
Часто бывает желательно наблюдать сразу несколько процессов преобразования сигналов. Для этого требуется несколько групп индикаторов. Как упоминалось во введении,
Рис. 2.8. Индикатор на светодиоде.
существуют ИС, содержащие по семь усилителей Дарлингтона. Это ИС ULN2003 и ULN2004. Назначение выводов ИС и принципиальная схема усилителей Дарлингтона показаны на рис. 2.9i Интегральная схема ULN2003 обычно предназначена для совместной работы со схемами ТТЛ. Схему ULN2004 можно использовать для совместной работы с элементами ТТЛ и КМОП-логики. Каждый усилитель Дарлингтона, схема которого показана на рис. 2.9, может быть нагружен непосредственно последовательно соединенными резистором и светодиодом. Резистор в цепи светодиода играет роль ограничителя тока, который должен быть не более 8 мА. Усилитель Дарлингтона реагирует на входные сигналы так же, как индикатор на транзисторах, т. е. когда на входе сигнал высокого уровня, светодиод светится, когда же сигнал низкого уровня, светодиод гаснет. На рис. 2.10 показана полная схема блока индикатора на ИС ULN2004 и семи светодиодах. На усилители Дарлингтона можно непосредственно подавать сигналы от каскадов КМОП-логики и ТТЛ. В нижней части рисунка показано
Входив
Рис. 2.9. Усилители Дарлингтона ULN2003 и ULN2004.
о*7 усилителей в корпусе с двухрядным расположением выводов: б — усилитель чяэлементах ТТЛ; в — усилитель на элементах ТТЛ и КМОП-логики.
Рис. 2.10. а — блок индикации с 7 светодиодами CQY24-AII (фирма Philips) ; б — условные обозначения элементов индикаторов.
условное графическое обозначение схемы индикатора, которое з дальнейшем будем использовать. Схема имеет три вывода: вход, заземление и напряжение питания +5 В.
Щупы для измерений
Специальные щупы для подключения измерительных приборов к выводам корпусов ИС используются разными фирмами. На щупах имеются штыри, которые заходят в лепестки двухрядных выводов и тем самым обеспечивают необходимый контакт. Конструктивно щупы выполнены по-разному — в соответствии с конструкцией выводов корпусов. Имеются даже щупы для корпусов с 40 выводами. На штыри щупов можно
надевать гнездообразные клеммы, к которым припаиваются провода для подключения измерительных приборов или осциллографа.
Низкочастотный генератор импульсов на ИС NE555
На рис. 2.11 показана принципиальная схема генератора импульсов на ИС NE555. Частота следования импульсов 0,7 или 0,35 Гц. Переключатель S1 позволяет перевести генератор в режим ручного управления. В этом режиме он работает как моностабильный мультивибратор. Работа ИС NE555 в режиме
Рис. 2.11. Генератор тактовых импульсов (/=0,7 Гц) на микросхеме NE 555, Индикатор и а светодиодах свидетельствует о появлении иа выходе генератора одиночного импульса или последовательности импульсов. Режим работы генератора устанавливается переключателем SI. С помощью переключателя S3 частоту следования жмпуаь- сов можно уменьшить вдвое. Справа вверху показано условное графическое обозначение генератора.
астабильного и моностабильного мультивибратора описана в разд. 4.39 первого тома этого курса.
Если переключатель S1 установлен в положение разовых импульсов, то с помощью кнопки S0 можно получить одиночный импульс длительностью ~ 1,5 с. О появлении импульса укажет засветившийся световод, который подключен к выходу
схемы. С помощью переключателя S3 можно уменьшить вдвое частоту следования импульсов. Условное графическое обозначение генератора показано на схеме вверху справа.
Устройства для экспериментирования
Как уже говорилось в гл. 1, монтажные платы для экспериментирования с устройствами цифровой электроники выпускают несколько фирм. Мы уже упоминали фирму VERO- BOARD, которая изготавливает универсальные печатные платы любых размеров Евроформата для экспериментирования с цифровыми устройствами. Некоторые платы фирмы VERO- BOARD показаны на рис. 2.12. При экспериментировании бо-
55КЗКЗН Н ВН Н ВРис. 2.12. Платы для макетирования цифровых устройств (фирма VEROBOARD).а —платы размерами 156X114 и 154X203 мм б — монтаж схемы на трехслойной плате; в — плата для макетирования Евроформата (тип 10-0581В).Рис. 2.12. Платы для макетирования цифровых устройств (фирма VEROBOARD).а —платы размерами 156X114 и 154X203 мм б — монтаж схемы на трехслойной плате; в — плата для макетирования Евроформата (тип 10-0581В).
5
5
КЗ
КЗ
Н Н В
Н Н В
Рис. 2.12. Платы для макетирования цифровых устройств (фирма VEROBOARD).
а —платы размерами 156X114 и 154X203 мм б — монтаж схемы на трехслойной плате; в — плата для макетирования Евроформата (тип 10-0581В).
Рис. 2.12. Платы для макетирования цифровых устройств (фирма VEROBOARD).
а —платы размерами 156X114 и 154X203 мм б — монтаж схемы на трехслойной плате; в — плата для макетирования Евроформата (тип 10-0581В).
лее удобно пользоваться для монтажа ИС переходными соединительными устройствами. Это позволяет, например, быстро заменять вышедшие из строя ИС. Правда, промежуточные соединительные устройства могут явиться причиной ошибок при соединении элементов. Рекомендуется применять соедини-
рис. 2.13. Блок управления и индикации в пластмассовом корпусе VEROBOX с наклонной лицевой панелью.
Видны ленточные провода с соединителями, напрессованными способом прорезания изоляции.
тельные устройства таких фирм, как Robinson Nugent, Garry, AMP, Burndy и Cambion. Что касается генератора импульсов и индикатора, то если они конструктивно выполнены в виде модулей на отдельных платах или размещены в разных блоках, то для их соединения можно применять обычные соединители. Для ускорения монтажа при использовании ленточных проводов рекомендуется напрессовывать на них соединители способом прорезания изоляции, который позволяет за одну технологическую операцию получить множество надежных контактных точек. Конструкторы-любители могут вместо пресса пользоваться обычными тисками. Соединители, предназначенные для такого способа крепления на ленточных проводах, выпускаются многими фирмами. Ленточный провод нужной ширины можно легко получить, разрезав вдоль более широкий провод-ленту.
Для любительских конструкций выпускается пластмассовый корпус-полуфабрикат типа 65-2523 Е, котором можно смон-
тировать пульт управления с индикаторами на передней наклонной панели. Этот полуфабрикат показан на рис. 2.13. Там же показан способ подключения ленточного провода с соединителем, напрессованным способом прорезания.
Стабилизированный источник напряжением 5 В для питания цифровых устройств
На рис. 2.14 показан выпрямитель сетевого напряжения со стабилизатором, который можно использовать для питания цифровых устройств на элементах ТТЛ и КМОП-логики. Сетевое напряжение делится на два пониженных напряжения по 9 В. Вторичные обмотки трансформатора рассчитаны на ток нагрузки до 1,2 А. Оба пониженных напряжения выпрямляются мостиковым выпрямителем типа BY164 и сглаживаются кон-
0,250,25220В IСеть |220В IСеть |22082208ззB7M70-5V6B7M70-5V6КХВУ726КХВУ726BZ.W7O-5V6BZ.W7O-5V65мкФ5мкФ1кВУ7261кВУ726ООТ03(к)Т03(к)—О*58—О*58ВыходВыходВходЗемля У)ВходЗемля У)'Выход (2)Земля (3) (рВход (О'Выход (2)Земля (3) (рВход (О/ Г”«200 I | Дмкф =7768 Ц |-/ Г”«200 I | Дмкф =7768 Ц |-5 мкФ5 мкФ«200 ДмкФЛ4УД5мкФ«200 ДмкФЛ4УД5мкФВУ76еВУ76е98 \7,2А98 \7,2А5мкФ5мкФ*58*581022010220"9В32 А"9В32 АЗемля (3) ОЗемля (3) ОВиде Верес уВиде Верес уB2W70-5V6B2W70-5V66Y7266Y726Вид сяизу ВУ7В4Вид сяизу ВУ7В4
0,25
0,25
220В I
Сеть |
220В I
Сеть |
2208
2208
з
з
B7M70-5V6
B7M70-5V6
КХВУ726
КХВУ726
BZ.W7O-5V6
BZ.W7O-5V6
5мкФ
5мкФ
1кВУ726
1кВУ726
О
О
Т03(к)
Т03(к)
—О
*58
—О
*58
Выход
Выход
Вход
Земля У)
Вход
Земля У)
'Выход (2)
Земля (3) (р
Вход (О
'Выход (2)
Земля (3) (р
Вход (О
/ Г”
«200 I | Дмкф =7768 Ц |-
/ Г”
«200 I | Дмкф =7768 Ц |-
5 мкФ
5 мкФ
«200 ДмкФ
Л4УД
5мкФ
«200 ДмкФ
Л4УД
5мкФ
ВУ76е
ВУ76е
98 \7,2А
98 \7,2А
5мкФ
5мкФ
*58
*58
10220
10220
"9В
32 А
"9В
32 А
Земля (3) О
Земля (3) О
Виде Верес у
Виде Верес у
B2W70-5V6
B2W70-5V6
6Y726
6Y726
Вид сяизу ВУ7В4
Вид сяизу ВУ7В4
Рис. 2.14. Принципиальная электрическая схема выпрямителя и стабилиза-тора напряжения (5 В).
денсатором емкостью 4000 мкФ. Выпрямленное и сглаженное напряжение подается на стабилизатор, собранный на ИС Для этой цели можно использовать ИС разных типов, например 10220 и ТОЗ. Если стабилизаторы смонтированы на алюминиевом радиаторе размерами 100X100 мм, то ток нагрузки может быть до 1 А в каждом. Напряжение стабилизируется сразу после включения. Стабилизаторы защищены от перегрузок по току и коротких замыканий в цепи нагрузки. Для защиты блока питания от перенапряжений и выбросов напряжения на шине +5 В использованы специально разработанные для этой цели диоды Зенера типа BZW70— 5V6. Два диода типа BY 126 защищают выход выпрямителя от напряжений ниже —0,7 В. Такую же цепочку диодов можно включить и в шину питания на самих цифровых устройствах, чтобы защитить их в случае неправильного подключения блока питания. Еще один полезный совет: танталовые конденсаторы развязки емкостью 5 мкФ должны иметь как можно более короткие соединительные провода к штырям стабилизатора для предотвращения самовозбуждения. Шина заземления стабилизатора должна быть надежно соединена с общей шиной заземления печатных плат, на которых смонтированы схемы. Описанный выпрямитель состоит из двух частей, каждая из которых рассчитана на нагрузку от 0,5 до 1 А.
Одиночные и комбинированные функции логических
схем И, ИЛИ, И-НЕ, ИЛИ-НЕ
Рассмотрим теперь некоторые комбинированные логические функции, которые можно реализовать при совместной работе элементарных схем И, ИЛИ, И-НЕ, ИЛИ-HE в цифровых устройствах. Первые примеры будут простыми и вполне доступными для широкого круга читателей. Поэтому и эксперименты легко можно повторить, используя элементарные схемы ТТЛ и КМОП-логики.
Наши рассуждения построены применительно к ТТЛ, но описанные схемы, разумеется, можно выполнить на элементах КМОП-логики. Описать здесь примеры использования ТТЛ и КМОП-логики невозможно просто из-за недостатка места. Приводя здесь схемы ТТЛ, мы в каждом конкретном случае по возможности будем на принципиальных схемах обозначать соответствующий тип ИС КМОП-логики, назначение выводов, а также соединители, которые можно применить. Что касается напряжений питания и индикаторных устройств, то они могут остаться без изменений. Если к микросхеме КМОП подключить генератор импульсов, на выходе которого использованы ТТЛ
элементы, то последовательно с входом КМОП должен быть включен резистор сопротивлением 5 кОм. Это необходимо для ограничения тока в цепи между входными диодами и шиной +5 В в момент включения питания на КМОП-элементы. Когда напряжение питания не подано, шина питания заземляется.
Современные быстродействующие КМОП-элементы серии 74НС полностью совместимы с ТТЛ-элементами: напряжение питания у них тоже 5 В и даже код маркировки у них такой же, как у ТТЛ-элементов. Так, например, ИС 74НС00 функционально полностью эквивалентна 74LS00.
Разумеется, что в описываемых экспериментальных устройствах эти микросхемы могут непосредственно заменять одна другую. Микросхемы КМОП серии 74НС выпускаются фирмами NS, Motorola, RCA и Philips. Более подробные сведения о быстродействующих КМОП-элементах приведены в конце главы.
Микросхема SN74LS00N (функции И-НЕ при уровне сигнала Н и функции ИЛ И-НЕ при уровне сигнала £)
Схема эксперимента приведена на рис. 2.15. На вход элемента И-НЕ от двух переключателей подаются две переменные, А и В. В положении 1 переключатели дают напряжение высокого уровня Н. В нашем случае это напряжение -|-5 В. В положении переключателей 0 на входы поступает напряжение низкого уровня L (через переключатели входы замыкаются на землю).
К выходу схемы И-НЕ подключена одна из схем индикации. Наличие на входе двух переменных означает, что из единиц и нулей мы можем получить всего 4 комбинации двоичных последовательностей:
в
л
0 0
1 1
0 1
0 1
Манипулируя переключателями для получения этих комбинаций, увидим, что потенциал на выходе схемы И-НЕ низкий (L) в случае, когда переключатели А и В находятся в положении 1. Комбинации переключателей 00, 01 и 10 дадут на
Рис. 2.15. Экспериментальная схема, подтверждающая, что логический элемент И-НЕ ТТЛ реализует функцию И-НЕ по отношению к сигналу уровня // и функцию ИЛИ-HE по отношению к сигналу уровня L.
выходе потенциал высокого уровня. Так получаем следующую таблицу истинности функций:
в
А
F
0(7) 0(7)
ОЩ 1(B)
ЦН) 1(B)
1 Индикаторная лампочка
|горит
1(B)
0(7)
1(B)
1(B)
1(B)
0(7)
Индикаторная лампочка
не горит
Из таблицы видно, что схема реализует функцию И-НЕ, если уровень потенциала высокий, т. е. 77(1), и функцию ИЛИ-HE, если уровень потенциала низкий, т. е. В(0), что совпадает со сказанным выше. Укажем, кстати, что вместо мик- фосхемы 74LS00 можно использовать микросхему SN7400N.
Микросхема SN74LS00N в режиме дешифратора
На рис. 2.16 показана схема следующего эксперимента. На все четыре элемента И-НЕ в микросхеме SN74LS00N поданы сигналы от двух двухполюсных переключателей. К четырем выходам микросхемы подключены индикаторные лампочки. На первую ИС И-НЕ поступают сигналы Л и В. Если переключатели Л и В находятся в положении 00, то на выходе
Рис. 2.16. Простой дешифратор на микросхеме SN74LS00N (SN7400N).
ИС потенциал будет высоким. На вторую ИС И-НЕ поступают сигналы В и А. Если переключатели В и А находятся в положении 01, то на выходе ИС потенциал будет низким. На третьей схеме И-НЕ это произойдет в случае, если А и В находятся в положении 10. На четвертой ИС выходной потенциал будет низким в случае, когда оба переключателя В и А находятся в положении 1.
Если переключатели последовательно будут принимать все перечисленные положения, то можно увидеть, что состояние 0 будет смещаться сверху вниз (лампочки гаснут сверху вниз). Это показано в таблице (+ означает, что лампочка горит).
Положение переключателей
Лампочки
В
А
£.1
L2
L3
£4
0
0
0
+
+
+
0
1
+
0
+
+
1
0
+
+
0
+
1
1
+
+
+
0
Дешифратор— это устройство для расшифровки двоичного кода. Приведенная ИС И-НЕ показывает, находятся ли выключатели в положении 00 или нет. Если они в положении 00, го потенциал на выходе низкий (уровень L). С этого выходного сигнала и начнем анализ схемы.
Пример. Пусть мы имеем электронные цифровые часы-будильник. Предположим, что будильник должен зазвонить в 7 ч 15 мин. Для этого дешифратор на электронном счетчике часовых и минутных интервалов надо установить так, чтобы потенциал на выходе ИС И-НЕ при двоичной комбинации, соответствующей 7 ч 15 мин, был низким, т. е. L. Этот сигнал подается на триггер, который и включит электрический звонок.
Два элемента И-НЕ микросхемы SN74LS00N в режиме триггера
Чтобы получить триггер, надо соединить между собой два элемента И-НЕ, как показано на рис. 2.17. Такой триггер называется RS-триггером, так как имеет два управляющих входа: R— сброс и S — установка. Вход S служит для перевода триггера в положение 1, а вход R— для сброса его в положение 0. В таком виде триггер представляет собой ячейку памяти, поскольку его состояния (0 или 1) и есть введенная информация, которую он «запомнил». Хранить эту информацию
триггер будет по крайней мере до тех пор, пока на него подается напряжение питания. Несколько триггеров образуют регистр, в который как в ЗУ уже можно вводить двоичное число в виде комбинации единиц и нулей. Для уяснения работы схемы допустим, что регистр находится в состоянии 0, т. е. Q(H)=L. Оба переключателя разомкнуты, поэтому на обоих
А (В)ВСЮА (В)ВСЮ&&A(L) 8CL)A(L) 8CL)Функция И-НЕ по отношению к сигналу уровня . Н= Функции ИЛИ-НЕ по отношению к сигналу уровня LФункция И-НЕ по отношению к сигналу уровня . Н= Функции ИЛИ-НЕ по отношению к сигналу уровня LРис. 2.17. Триггер на элементах И-НЕ. Использованы две микросхемы SN74LS00N.Рис. 2.17. Триггер на элементах И-НЕ. Использованы две микросхемы SN74LS00N.
А (В)
ВСЮ
А (В)
ВСЮ
&
&
A(L) 8CL)
A(L) 8CL)
Функция И-НЕ по отношению к сигналу уровня . Н= Функции ИЛИ-НЕ по отношению к сигналу уровня L
Функция И-НЕ по отношению к сигналу уровня . Н= Функции ИЛИ-НЕ по отношению к сигналу уровня L
Рис. 2.17. Триггер на элементах И-НЕ. Использованы две микросхемы SN74LS00N.
Рис. 2.17. Триггер на элементах И-НЕ. Использованы две микросхемы SN74LS00N.
входах N1 будет высокий потенциал Н, а на выходе АН— низкий потенциал L. Так как Q(H)=L, то Q(L) = H и нижняя ИС И-НЕ в случае сигнала L выполняет функцию НЕ. Верхняя ИС в случае сигнала Н (высокий потенциал) выполняет функцию И. Как это следует из рассмотренного выше, триггер находится в устойчивом состоянии. Если теперь перебросить переключатель 51 в другое положение, то на одном из входов верхней ИС И-НЕ уровень сохранится низким (L), а на выходе уровень станет высоким (Н). Таким образом, на обоих входах N2 нижней ИС уровень становится высоким (Н), поэтому состояние Q(L) : L. Q(L) передается на нижний вход 7V1, который, как мы в этом убеждаемся, перенимает с верхнего входа сигнал низкого уровня L. Переведем триггер в состояние 1. Теперь верхняя ИС И-НЕ в отношении сигнала L
ведет себя как ИЛИ-HE, а нижняя в отношении сигнала Н — как И-НЕ. В исходном состоянии триггера (состоянии 0) все было наоборот.
Замкнем теперь переключатель сброса. Тогда один из входов нижней ИС И-НЕ получит сигнал низкого уровня L и выход переведется в состояние Q(L):H. На входе АН верхней ИС И-НЕ теперь снова будут 2Н, вследствие чего состояние на выходе будет Q(H):L. Сигнал на входе нижней ИС И-НЕ возьмет на себя функцию сигнала сброса. Триггер опять вернется в состояние 0 и зафиксируется в нем. Работу триггера можно проконтролировать с помощью индикаторов, для чего линии Q(H) и Q(L) соединяются с двумя индикаторными устройствами, как показано на рис. 2.17.
Итак, триггер, составленный из двух логических ИС И-НЕ, под действием сигнала низкого уровня L принимает состояние ввода, а под действием сигнала высокого уровня Н опять возвращается в состояние сброса. Два этих сигнала, т. е. сигнал ввода и сигнал сброса, не могут принимать одновременно одно и то же значение, потому что триггер оказался бы в неопределенном состоянии. В нашем случае уровень выходов обеих ИС будет высоким (Н). Для этого триггера можно составить таблицу истинности. Она примет такой же вид, как таблица, приведенная выше; в ней Qn означает прежнее состояние триггера, a Qn+i — новое.
S
R
Qn
Сп+1
L
L
0
Неопределенность
L
L
1
Неопределенность
L
Н
0
1
L
Н
1
1
Н
L
0
0
Н
L
1
0
н
Н
0
0
н
н
1
1
Элементы И, увеличение числа входов
Логическая ИС И, которую можно осуществить и на ТТЛ-, и на КМОП-элементах, в принципе представляет собой не что иное, как ИС И-НЕ с внутренней инверсией. Поэтому наряду с ИС И-НЕ существуют и очень схожие с ними ИС И, которые имеют такие же, как у первых, выводы на корпусах. Суще-
МН) В(Н) С(Н) пт
£(Н) F(H) G(H)
нт) КН) J(H)
Рнс. 2.18. Увеличение числа входов элементов ИЛИ и И-НЕ способом нара-щивания.
а — е помощью элементов И; б — с помощью элементов И-НЕ; в — с помощью элемен-тов И-НЕ/ИЛИ-НЕ.
ствуют различные типы корпусов с 2, 3, 4 и 8 входами на каждый элемент И-НЕ или Н.
Элемент И легко можно размножить, как это показано на рис. 2.18, а. Выход первого элемента И соединяется непосредственно с одним из входов второго такого же элемента. В свою очередь выход второго элемента можно соединить с входом третьего и т. д. Благодаря каскадному соединению логических элементов И суммарная временная задержка становится больше, и это обстоятельство должно учитываться при проектировании систем. Если в данной системе использованы 4 элемента И, то временная задержка увеличивается в 4 раза по сравнению с системой, в которой использован один элемент; при этом не учитывается групповая скорость распространения по проводникам.
Каскадное соединение можно использовать и для ИС ИЛИНЕ, но тогда неизбежно инвертирование сигналов, которое должно быть соответствующим образом скомпенсировано с помощью дополнительной инвертирующей ИС, как это показано на рис. 2.18,6. Однако такая ИС из-за большого числа входящих в нее элементов становится малопривлекательной. Поэтому для увеличения числа входов предпочитают обычно использовать каскадное соединение элементов И. Определенную альтернативу дает комбинированное соединение элементов И-НЕ и ИЛИ-HE с дополнительным инвертирующим каскадом, как показано на рис. 2.18, в. Путем инвертирования элемента И-НЕ ИС ИЛИ-HE можно использовать в качестве элемента И-НЕ для сигнала с низким уровнем, правда, при этом к свободным входам сигнала L надо подводить активные переменные.
Микросхема SN74LS02N (SN7402N) в режиме ИЛИ-НЕ для сигнала уровня Н и в режиме И-НЕ для сигнала уровня L
Для изучения свойств ИС ИЛИ-HE была собрана экспериментальная схема, как показано на рис. 2.19. В описываемых экспериментах использован только один элемент ИЛИ-HE из четырех имеющихся в корпусе 74LS02.
Как видно из схемы, на входы элемента ИЛИ-HE подаются переменные А и В. Сигнал А имеет высокий уровень, когда переключатель S1 находится в положении 1, и тот же сигнал А имеет низкий уровень, когда переключатель переводится в положение 0. Для переменной В справедливо то же самое: когда переключатель S2 находится в положении 0, сигнал В имеет низкий уровень, а когда переключатель переводится в положение 1, сигнал В имеет высокий уровень. Высокий уро-
Рис. 2.19. Экспериментальная схема (а), подтверждающая, что элемент ИЛИ-HE ТТЛ по отношению к сигналу уровня Н реализует функции ИЛИНЕ и И-НЕ по отношению к сигналу уровня L; б — таблица истинности и таблица условных обозначений; в — корпус микросхемы с двухрядным расположением выводов.
вень на выходе соответствует +5 В, низкий уровень — 0 В.
К выходу ИС ИЛИ-HE, как и раньше, подключен индикатор, который показывает, какой уровень сигнала на выходе — высокий или низкий. Так как мы имеем дело с двумя переменными, то возможными являются 4 комбинации нулей и единиц (двоичных последовательностей):
В
л
0
0
1
1
0
1
0
1
Если эти 4 комбинации устанавливать с помощью переключателей, то окажется, что сигнал на выходе ИС ИЛИ-HE будет иметь значение L (низкий уровень), когда положения А
или В или оба одновременно будут соответствовать 1, т. е. при сочетаниях 01, 10, 11. Если оба переключателя находятся в положении 0, уровень сигнала на выходе будет высоким и лампочка индикатора будет светиться. Таблица истинности для этого случая показана на рис. 2.19,6.
Таким образом, в отношении сигнала Н схема ведет себя как ИЛИ-HE, а в отношении сигнала L — как И-НЕ. Этим подтверждается сказанное в гл. 2 первого тома. На рис. 2.19,6 в таблице показаны также состояния индикаторной лампочки. Она светится в одном случае, а именно когда сигнал на выходе F имеет высокий уровень. Во всех остальных случаях она не горит.
Два элемента ИЛИ-HE в корпусе SN74LS02 в режиме триггера
Чтобы получить триггер, надо соединить между собой две ИС, как показано на рис. 2.20. Триггер, собранный на ИС ИЛИНЕ, тоже называется SR-триггером, так как он имеет два входа — вход установки и вход сброса. Когда на вход триггера (ввода) подается логическая 1, уровень сигнала на выходе становится высоким (Н), т. е. Q(H)=H‘, Q(L)=L. Сигнал, поступающий на вход сброса, возвращает триггер в состояние 0 (сигнал на выходе соответствует логическому 0), т. е. Q(H) = =L; Q(L) = H.
Рис. 2.20. Триггер на элементах ИЛИ-HE. Использованы две микросхемы 74LS02N (SN7402N).
Для уяснения принципа работы схемы предположим, что триггер находится в состоянии 0 и оба переключателя 31 и 32 замкнуты (находятся в положении 0). В этом положении Q(H)=L; это означает, что входы 5 и 6 ИС N2 получают сигнал низкого уровня L. Сигнал на выходе ИС N2 имеет высокий уровень, и, следовательно, такой же уровень получает сигнал на входе 3 ИС /VI. Поскольку ИС /VI в отношении сигнала Н выполняет функцию ИЛИ-HE, то, как было показано выше, на выходе Q(H)=L. Это состояние триггера устойчивое. Здесь можно заметить, что верхний элемент ИЛИ-HE в состоянии 0 выполняет ту же функцию в отношении сигнала Н, а нижняя ИС 7V2 выполняет функцию И-НЕ в отношении сигнала L.
Если теперь разомкнуть переключатель 31, то один из входов ИС М2 получит сигнал высокого уровня Н и, следовательно, на выходе будет сигнал низкого уровня L. Выход Q(L) подключается к входу 3 ИС /VI. Сигнал на входе 2 имеет низкий уровень L, поэтому на обоих входах ИС /VI появляются сигналы низкого уровня L; это означает, что на выходе Q (Н)=Н. Выход Q(H) подключается к входу 5 ИС N2. Поскольку уровень сигнала на этом входе стал высоким, то это означает, что сигнал на выходе будет низкого уровня, т. е. Q(L)=L. Мы видим, что линия (Н) на входе 5 взяла на себя функцию переключателя 31 (сигнал А). Если теперь вернуть переключатель 31 в положении 0, то триггер остается в положении 1.
Возврат в положение 0 достигается путем переключения сигнала низкого уровня на входе 2 ИС /VI на высокий Н. Теперь сигнал низкого уровня будет на выходе Q(H). Поскольку сигнал такого же уровня передается на вход 5 и 6 ИС М2, на выходе Q(A) уровень сигнала становится высоким. Сигнал на входе Q(L) берет на себя функцию сброса ИС Ml, вследствие чего триггер остается в нулевом состоянии и в том случае, если переключатель 32 (сигнал В) возвращается в положение 0.
За работой триггера можно понаблюдать, подключив к выходам Q(H) и Q(L) два индикатора, как показано на рис. 2.20. Индикаторы, безусловно, подтвердят все описанное выше. Правда, надо позаботиться о том, чтобы переключатели 31 и 32 сразу после срабатывания возвращались в исходное положение, потому что если оба они получат сигналы высокого уровня (А и В), то триггер окажется в неопределенном состоянии, при котором сигналы обоих выходов станут низкого уровня L.
Заметим, что триггер, составленный из логических ИС ИЛИНЕ, можно перевести сигналом Н в оба состояния: и в состояние 1 (ввод), и в состояние 0 (сброс). Сигналы ввода и сброса не должны быть одинаковыми по полярности, потому что это
приведет триггер в неопределенное состояние (об этом уже упоминалось).
Таблицу истинности для триггера, составленного из ИС ИЛИ-HE, можно записать в виде
в
А
<5„
Qn-H
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
0
1
0
1
0
1
1
0
Неопредел.
1
1
1
Неопредел.
Здесь А — сигнал ввода, В — сигнал сброса, Qn — исходное состояние, Qn+i — новое.
Логический элемент ИЛИ, увеличение числа входов
Логический элемент ИЛИ можно реализовать и по ТТЛ,, и по КМОП-логике; он отличается от элемента ИЛИ-HE лишь тем, что к его выходу обязательно подключается внутренний инвертирующий каскад. Упомянутые выше серии микросхем включают такие элементы, реализованные и по ТТЛ, и по КМОП-логике.
Элементы ИЛИ легко наращиваются, что позволяет при необходимости получать логические устройства с множеством■ входов, как показано на рис. 2.21. Выход первого элемента соединяется с входом второго, выход второго — с входом третьего и т. д. Поскольку элементы ИЛИ соединяются каскадно (последовательно), то, естественно, в таком же порядке нарастает суммарная задержка. Коэффициент задержки равен числу каскадов в общей цепи.
Чтобы получить эффект увеличения числа входов путем каскадного наращивания элементов ИЛИ-HE, каждый элемент- должен иметь дополнительный инвертор, как показано на рис.. 2.21,6. Такая схема увеличения входов менее привлекательна,, чем изображенная на рис. 2.21, а, так как приводит к усложнению цепей.
А(Ю- В(Н)-
С(Н)-
.D(H)
/
374L832
8 Выход F=A*B*C*D(H)
А(Н) В(Н) 6(H)
6
оа) ба)
Рис. 2.21. Увеличение числа входов элементов ИЛИ и ИЛИ-НЕ.
а— с помощью элементов ИЛИ; 6 —с помощью элементов ИЛИ-HE; в — с помощью элементов ИЛИ-НЕ/И-НЕ.
Выход
F=A*B*..AE(L)
Наконец, для получения эффекта увеличения числа входов •можно использовать также комбинации элементов ИЛИ-HE и S4-HE. И в этом случае потребуются дополнительные инвертирующие каскады, а на свободные входы элементов И-НЕ должны поступать активные переменные низкого уровня.
Биполярные триггеры с двумя устойчивыми состояниями
Передача двоичной информации в логической схеме с помощью ключевых элементов может вызвать определенные трудности, которые связаны с неизбежными переходными процессами при коммутациях. Последовательность логических единиц и нулей получается именно благодаря коммутациям' элементов схемы с помощью переключателей, каждый из которых после очередного переключения должен прийти в устойчивое состояние. Переходные процессы могут вызвать сбои в последовательности кодовых посылок, что в особенности нежелательно для электронных счетчиков. Сбой, вызванный переходным процессом, может, например, привести к тому, что блок кодовых посылок будет воспринят как обратный. Это нежелательное явление можно исключить, если после переключателя включить триггер. Схема включения показана на рис.
SN 74L SOON - SN74OONSN 74L SOON - SN74OONг,гкг,гкРис. 2.22. Переключатель с подавителем переходных процессов и неактивным и активным выходами.а — схема переключателя на триггерах; б — условное обозначение переключателя.Рис. 2.22. Переключатель с подавителем переходных процессов и неактивным и активным выходами.а — схема переключателя на триггерах; б — условное обозначение переключателя.
SN 74L SOON - SN74OON
SN 74L SOON - SN74OON
г,гк
г,гк
Рис. 2.22. Переключатель с подавителем переходных процессов и неактивным и активным выходами.
а — схема переключателя на триггерах; б — условное обозначение переключателя.
Рис. 2.22. Переключатель с подавителем переходных процессов и неактивным и активным выходами.
а — схема переключателя на триггерах; б — условное обозначение переключателя.
Триггер собран из двух элементов И-НЕ. Мы уже знаем, что таким триггером можно управлять (запускать и сбрасывать) импульсами низкого уровня L. Так именно и работает приведенная схема.
Если при переводе переключателя из одного положения в другое возникают переходные процессы в виде дребезгов контактов, то на работу триггера это никакого влияния не оказывает, так как любое положение переключателя приводит к устойчивому состоянию реле, которое можно изменить на противоположное только путем переключения контактов переключателя. Триггер имеет два выхода, поэтому для его управления можно пользоваться сразу двумя разнополярными сигналами переключателя. Разумеется, можно использовать так<-
же триггер на ИС ИЛИ-HE. В этом случае пришлось бы просто по-другому соединить переключатель со входами схемы, так как такой триггер управляется сигналами высокого уровня {рис. 2.23).
В наших экспериментах мы часто будем применять переключатель без переходных процессов. Целесообразно собрать даже -несколько таких схем на платах VEROBOARD просто для
SN74L SO2N-SN7^O2/V
*^ГRfH)
CL5
•Рис. 2.23. Переключатель на триггерах с подавителем переходных процессов.
•а — схема; б —условное обозначение. Триггер состоит из двух элементов ИЛИ-НЕ. Здесь можно использовать микросхемы SN74LS02N (SN7402N).
того, чтобы всегда иметь их под рукой. Вполне достаточно иметь хотя бы 4 такие схемы. Условное обозначение переключателя показано на рис. 2.22,6. Видно, что элемент имеет два •выхода: один для сигналов высокого уровня, другой для сигналов низкого уровня.
Диодные матрицы кодирования
Диодные матрицы часто используются для преобразования последовательности импульсов в двоичный код. Посылка, создаваемая путем срабатывания контактной пары, может быть цифрой, буквой или печатным знаком. Рассмотрим теперь диодную матрицу, которая потребуется в следующих экспериментах.
На рис. 2.24 показана диодная матрица, подключенная к восьми выключателям, обозначенным цифрами 0—7 (на рисунке сверху). Диоды внутри матрицы соединены так, что если замкнуть один из выключателей, то на выходе будет двоичная комбинация, соответствующая номеру выключателя. Верхняя шина дает бит наименьшей значимости. Что же происходит в -схеме? Допустим, что замыкается контакт под номером 3. Так
как данная пара контактов соединяет линию +5 В с анодами диодов D2 и D6, то эти диоды отпираются, т. е. становятся проводящими. Катоды диодов и включенные последовательно резисторы сопротивлением 270 Ом соединяются с шиной заземления. На выходах линий А и В появится напряжение +5 В
*56*56270270270270ММ.011.011270270УВ13 У-№ У-Г15 У-ЯЮ У-В17 У-Б/S УЛ13У-Б20УВ13 У-№ У-Г15 У-ЯЮ У-В17 У-Б/S УЛ13У-Б20S7 быесодные линииS7 быесодные линии5%5%Тумблер - включенТумблер - включенЯНКЯНК3,3 к3,3 кЮОпФЮОпФ—। г- Тумблер включен (L) Транзистор 1 BSx2O2 И 2213—। г- Тумблер включен (L) Транзистор 1 BSx2O2 И 2213для преобразования в двоичный код.для преобразования в двоичный код.Рис.Рис.2.24. Диодная матрица2.24. Диодная матрица&&Индикаторная "^ламла горит, когда на входе логическая /•®=7Индикаторная "^ламла горит, когда на входе логическая /•®=7Кремниевые диоде/ (17/374)Кремниевые диоде/ (17/374)электрических импульсовэлектрических импульсов
*56
*56
270
270
270
270
М
М
.011
.011
270
270
УВ13 У-№ У-Г15 У-ЯЮ У-В17 У-Б/S УЛ13У-Б20
УВ13 У-№ У-Г15 У-ЯЮ У-В17 У-Б/S УЛ13У-Б20
S7 быесодные линии
S7 быесодные линии
5%
5%
Тумблер - включен
Тумблер - включен
ЯНК
ЯНК
3,3 к
3,3 к
ЮОпФ
ЮОпФ
—। г- Тумблер включен (L) Транзистор 1 BSx2O
2 И 2213
—। г- Тумблер включен (L) Транзистор 1 BSx2O
2 И 2213
для преобразования в двоичный код.
для преобразования в двоичный код.
Рис.
Рис.
2.24. Диодная матрица
2.24. Диодная матрица
&
&
Индикаторная "^ламла горит, когда на входе логическая /
•®=7
Индикаторная "^ламла горит, когда на входе логическая /
•®=7
Кремниевые диоде/ (17/374)
Кремниевые диоде/ (17/374)
электрических импульсов
электрических импульсов
за вычетом напряжения запирания диодов (для кремниевых диодов оно равно приблизительно 0,7 В). В результате выходное напряжение на линиях будет составлять приблизительно 4,3 В. Таким образом, линии А и В посылают на выход сигнал Н. Третья выходная линия (нижняя горизонтальная линия) не подключается к выключателю S3 ни через один диод. Она остается под напряжением 0 В, потому что через сопротивление 270 Ом соединена с заземленной! шиной. Линия С находится под напряжением 0 В, соответствующим логическому нулю двоичной посылки. Таким образом, при замыкании выключателя S3 линия А получает логическую единицу, линия В — тоже единицу, а линия С оказывается под напряжением, соответствующим логическому нулю. Именно так в двоичном исчислении выражается цифра 3.
Если теперь еще раз посмотреть на схему, то можно увидеть, что диоды в матрице расположены в строгом порядке: при замыкании данной пары контактов получаемая на выходах комбинация сигналов дает в двоичном выражении число, соответствующее номеру выключателя.
Мы рассмотрели пример с 8 выключателями. Можно, однако, построить матрицу с гораздо большим числом выходов, а это в свою очередь означает, что в двоичные кодовые посылки можно преобразовать цифры, буквы, печатные знаки. При замыкании контактов выключателя происходит и нечто большее. Верхняя точка резистора R1 соединяется с одним из показанных внизу диодов (D13—D20) и оказывается под потенциалом +4,3 В. Положительный потенциал этой узловой точки через конденсатор емкостью 100 пФ передается на базу ключевого транзистора TSI, который быстро переходит в состояние насыщения. На выходе транзистора появляется узкий импульс отрицательной полярности. Отпертое состояние транзистора очень кратковременное, потому что конденсатор по цепи база— эмиттер быстро заряжается и соответственно ток быстро уменьшается до нуля. Импульс, возникающий на выходе транзистора 7S1, можно использовать как команду о передаче данной информации с матрицы в регистр. Приход команды на регистр означает, что данный выключатель замкнут. Теперь подключим индикаторы к трем выходам диодной матрицы. Если замкнуть один из выключателей, то на индикаторах можно увидеть данную цифру в виде двоичного числа.
Описанная схема представляет собой простейшую схему кодирования, которая преобразует десятичную информацию в двоичный код. Порядок преобразования определяется расположением диодов в матрице.
Схема кодирования на логических элементах ИЛИ
В описанном эксперименте десятичная информация преобразовалась в двоичный код. Преобразование было реализовано с помощью диодной матрицы. Такую же схему преобразования можно создать на логических элементах И, которые для сигналов низкого уровня выполняют функцию ИЛИ. Эта схема показана на рис. 2.25. Обратите внимание на то, что в линиях А и TR каскадно включены два элемента И для получения ИС с большим числом входов.
Замкнув контакты одного из выключателей S0—S9, мы можем одну из вертикальных линий подключить к цепи логического нуля. Таким образом, входы элементов ИЛИ, соединенные с данной вертикальной линией, получают сигнал низкого уровня L. Посмотрим теперь, что произойдет, если замкнуть,
Рис. 2.25. Преобразователь десятичного кода в двоичный.
а —полная структурная схема; 6 — часть схемы с микросхемой NE 555 (триггер).
например, пятый выключатель. Вертикальная линия к пятому выключателю соединится с шиной заземления. Это значит, что логические элементы И, обозначенные буквами А и С, получат на входы сигнал низкого уровня L, что в свою очередь вследствие инвертирования приведет к возникновению на их выходах сигнала высокого уровня Н. Выходы элементов В и D остаются под низким уровнем, потому что их входы через ре-
зисторы (1 кОм) подключены к линии высокого уровня. Остальные выключатели пока не трогаем. Двоичная посылка на выходе получит вид 0101—так в двоичном исчислении выражается цифра 5. Теперь замкнем выключатель 9. Под низким уровнем окажутся входы логических элементов Л и D. Сигналы на входах элементов В и С сохраняют высокий уровень. Теперь на выходе схемы кодирования получаем двоичное выражение цифры 9, которое имеет вид 1001. Таким образом, используя элементы И, выполняющие функцию ИЛИ, мы закодировали цифру, получив ее в виде посылки двоичных сигналов. Две ИС И, обозначенные на рисунке TR, управляют мо- ностабильным мультивибратором (NE555). Они ведут себя как элементы ИЛИ в отношении сигналов низкого уровня и указывают лишь на то, что сработал данный выключатель. Наконец, при несработанном выключателе So сигнал низкого уровня может получить один из выходов А, В, С или D. Но если один вход элемента И в каскаде TR соединить с вертикальной линией выключателя 6, то при его срабатывании индикатор засветится. Выход комбинированной ИС ИЛИ, реализованной в каскаде TR, получит сигнал низкого уровня, который инвертирует моностабильный мультивибратор. Схема выдаст импульс, который можно ввести в четырехбитный регистр.
Схема моностабильного мультивибратора NE 555 показана в нижней части рис. 2.25. Запускающий импульс подается на вывод 2 микросхемы NE 555 через конденсатор емкостью 1 мкФ. Этот пример показывает, как из базовых логических элементов И и ИЛИ можно получить более сложную логическую схему. В нашем случае это была схема кодирования десятичной цифры в посылку двоичного кода.
Запись двоичной информации в регистр
На рис. 2.26 показана простая логическая схема, состоящая из диодной матрицы и двух регистров. К выходам второго регистра В подключены индикаторы. Сначала с помощью диодной матрицы преобразуем одно переключение контактной пары (переведем выключатель в положение 1) в посылку двоичного кода. Для простоты ограничим десятичное число цифрой 4 (от 0 до 3). Для записи одной цифры требуется регистр, состоящий из двух триггеров (2 бит). Наши два регистра содержат именно по 2 триггера. Для подготовки триггеров к записи их необходимо перевести в состояние 0 (сброс). Для этого на регистр А подается импульс высокого уровня от переключателя S4, а на регистр В — импульс с переключателя S6. Теперь триггеры регистров готовы к приему информации. Если затем замкнуть один из переключателей (переведем, например, пере-
+58+58SN7^LSOON LSkiiOONJSN7^LSOON LSkiiOONJARKH)ARKH)ARf(L)ARf(L)PSBRKL)PSBRKL)SN7MS00N (SN7R0ON)SN7MS00N (SN7R0ON)Рис. 2.26. Диодная матрица иК выходу регистра подключеныРис. 2.26. Диодная матрица иК выходу регистра подключеныдва регистра (А и В) для записи двоичной информации.
+58
+58
SN7^LSOON LSkiiOONJ
SN7^LSOON LSkiiOONJ
ARKH)
ARKH)
ARf(L)
ARf(L)
P
SBRKL)
P
SBRKL)
SN7MS00N (SN7R0ON)
SN7MS00N (SN7R0ON)
Рис. 2.26. Диодная матрица и
К выходу регистра подключены
Рис. 2.26. Диодная матрица и
К выходу регистра подключены
индикаторы, показывающие записанные цифры.
ключатель 52 в положение 1), то диодная матрица выдаст кодовую последовательность, соответствующую цифре 2. Входы регистра Л SAR1 и SAR2 (селектор регистра Л) получат соответственно 0 и 1. Если вводимый из матрицы сигнал имеет высокий уровень, то в зависимости от состава кодовой посылки регистры перейдут либо в состояние 1, либо сохранят состояние 0. Триггеры, однако, состоят из логических элементов ИЛИ-HE, которые, как нам уже известно, инвертируются импульсами низкого уровня. В момент ввода Н на выходе регистра SAR1 появится сигнал L, так как сигнал на верхнем входе элемента И-НЕ будет низкого уровня. Таким образом, триггер AR1 регистра Л информацию не примет и останется в состоянии 0. Сигнал на выходе SAR2 в момент ввода имеет низкий уровень, так как сигнал на входах 4 и 5 имеет высокий уровень. Второй триггер AR2 регистра Л будет также в положении 1. Когда сигнал ввода исчезнет (переключатель матрицы переводится в положение 0), информация не пропадает — она сохраняется триггером Л в виде последовательности, соответствующей цифре 2. Теперь двоичную цифру 2 можно передать с регистра Л на регистр В, не разрушая содержание А. Если разомкнуть переключатель 55, то сигнал высокого уровня LBR(/7) будет на регистре В. Элементы SBR1 и SBR2 полностью повторят прежние положения на выходах SAR1 и SAR2, при этом инвертируется состояние BR2 и сохраняется состояние BR1. Мы предлагаем читателям разобрать самостоятельно этот этап работы схемы.
Итак, регистр В принял информацию от переключателя S5. Набранное переключателями (кнопками) число можно прочитать на индикаторах. Чтобы вернуть оба регистра в исходное состояние, нужно замкнуть переключатели 54 и 55. (В положении 1 их оставлять не следует, так как это приведет к режиму постоянного возврата.) С помощью регистров Л и В и трех триггеров можно получить 23 комбинаций, т. е. 8 цифр. С помощью четырех триггеров можно получить 24=16 цифр.
Генератор тактовых импульсов
На рис. 2.27 приведена структурная схема генератора тактовых импульсов, удобного при проведении экспериментов с цифровыми устройствами. Генератор состоит из задающего каскада, генерирующего прямоугольные импульсы, и цифрового устройства для формирования импульсных сигналов различной формы. В задающем каскаде генератора использована микросхема NE555, работающая в режиме мультивибратора (блок G на схеме слева). Последовательность импульсов ча-
S'А С
Миниатюрный переключатель 8А1О27 фирмы MoneyюеИ
*5£
+5В
ж
2 о 12
^^ОЛмкр
ЛИ
216
Формиро Ватель импульсов
Ор мкФ л 5В
*58
14
74L811N
'к
to
2
« 31
^ &
с 5 8
150к
74LS161AN
3
!Гц
12
Генератор
BCDfBEC 7^LS*jlH нити
*5В 0.1мк<4>
Рис. 2.27.
При подключении осциллографа
сГ^-zo ^ам ДмкФ \мкФ
6_ 2
А80 V о 1
16914 NE555
741804
7404
v4tso4N
s 560
74LSO4N
*58
C0vY2M-Eсйхгбми10^0
оУ2
14 В 13
0.1 мкФ
о ио 747SO4/V У
13
12 560
CQ.Y2/iA-n
прямоугольных импульсов.
емкость конденсатора С/ должна быть уменьшена до 0,01 мкФ.
стотой следования 0,5 Гц подается на синхронный делитель на 8, входящий в микросхему 74LS161AN. С выходов делителя сигналы подаются на выходы А, В, С и параллельно через переключатели типа Honeywell-miniatur 8А1021 или непосредственно на два элемента И, у каждого из которых три входа. С выходов А, В и С сигналы подаются на десятичнодвоичный дешифратор (на схеме BCD/DEC). Принципы работы делителя и дешифратора рассмотрены в гл. 4. Здесь же нам достаточно знать, что делитель и дешифратор вырабатывают пакеты последовательности, показанные на временной диаграмме на рис. 2.28. К выходам £71 и £72 обоих элементов И, а также к выходу задающего каскада подключены индикаторы на светодиодах, позволяющие визуально контролировать выходные сигналы.
Получаемые сигналы на выходах генератора UI и 1/2 можно селектировать переключателями SO, SI, S2, как показано на рис. 2 28. Последовательность тактовых импульсов нанесена на временной диаграмме сверху. Внизу показаны сигналы А, В и С делителя на 8. Позиции счетчика, пробегаемые делителем, обозначены цифрами от 0 до 7.
Селектор позволяет получать разные последовательности импульсов. Они показаны на временной диаграмме. Слева показаны положения селекторов SO, S1 и S2. Точки X соответствуют ситуации, когда данный переключатель в выработке последовательности импульсов не участвует. Для трехпозиционных переключателей это случай среднего положения.
Теперь, используя сведения о работе логического элемента И, почерпнутые в предыдущих разделах, легко понять, как с помощью переключателей получаются последовательности импульсов, показанные слева на диаграмме на рис. 2.28. Для примера рассмотрим процесс дешифровки положения 0 восьмикратного делителя. Это положение характеризуется двоичной комбинацией СВА-000, инвертированный вид которой будет 111. Если инвертированные сигналы от переключателей поступают на входы одного из элементов И, то на выходе данного элемента уровень сигнала будет высокий. Счетчик при этом будет находиться только в положении 0.
Как известно, с помощью трех переключателей можно набрать восемь комбинаций положения, это значит, что из восьми импульсов можно селектировать один. Сигналы, соответствующие восьми положениям переключателей, можно получить на выходе дешифратора. Переключатели могут занимать так называемые нейтральные положения, характеризуемые на диаграмме точками X. В этих случаях на входе всегда будет сигнал высокого уровня. Если перевести переключатель в нейтральное положение, то в селекции не будет участвовать ре-
Восьни- разряд- H6IU дели- тлела
С
В
А
О
О
О
О
О
1
о
1
О
О
7
7
Такта- вь/е им- пилъсы ио л.
7
0
О
1
О
7
1
1
О
7
/
7
Состояния счетчика 74 выбор иМПуЯйСОв
LS767AN
S2S/SQ L
Таблица истинности
Oct 1 Ct 2ct act 4 ct Set 6 ct let
ООО О О 1 Oto 011
1
1
1
1
о о
о 1 1
1 0 1
О'
и
let
0 0 x
2
и.
3ct
0 1 x
4
и
Set
0 1 x
6
и
let
1 0 x
1.
и.
Set
OxO
5
LL
let
1x0
0
и
4 ci
x 0 0
1
и
Set
x 0 1
2
и
Set
x 1 0
3
и
let
x 1 1
Q2.4
и
Set
x x 0
1,3.5
и.
let
XXI
0,1
и
4,5et
x 0 x
34
LL
6,7ct
X 1 X
0.1,2
U
Set
0 x x
1,5,6
и
7ct
I 1 X X
о
О
О
з
6
0\1\2\3\4\5\б'7\0'1х2
1 3 1 4 1 5 1 6 1
1ct\ 2сЛ 3cii 4с0 Sell 6cti 7Ct I Octi Teh 2cti 3rfi 4cfi 5ch 6dv
0
о о
1 \ о о
\Х
2 выход ^.дешифратора
t
Рис. 2.28. Временная диаграмма генератора прямоугольных импульсов..
гистр Л. Из диаграммы видно, что в этом случае будет селектирована 1.
Теперь предлагаем читателям самостоятельно проанализировать другие возможные варианты селекции на этой схеме. Для систематического проведения экспериментов с цифровыми^
устройствами целесообразно смонтировать в один конструктивный блок генератор, несколько индикаторных светодиодов и источник питания напряжением +5 В. Наиболее удобен для этой цели корпус-полуфабрикат, описанный в разд. 2.7.
В заключение приведем одно замечание, касающееся тактовой частоты. Чтобы уменьшить частоту генератора импульсов до возможного минимума, следует увеличивать емкость конденсатора С1.
Примеры тактовых сигналов
Для реализации логических функций необходимы последовательности управляющих (тактовых) сигналов, вырабатываемых специальным генератором TGR (Timing Control Ring). Логическая операция совершается в момент, когда поступает сигнал от генератора.
В принципе источником управляющих сигналов может служить генератор, упомянутый выше. Он управляется переключателями, положения которых определяют моменты выдачи сигналов на выходы С71 и С72. Генератор имеет два выхода, но если тактовых сигналов требуется больше, то его схему легко можно расширить и получить требуемое число выходов. От генератора могут поступать также сигналы со значительно меньшими временными интервалами. Для этого к базовой схеме просто добавляется соответствующая логика. Проиллюстрируем сказанное на ряде примеров.
Пример первый. Рассмотрим схему и временную диаграмму на рис. 2.29, а. Пусть требуется использовать временной цикл из восьми отсчетов второй половины интервала 4с/. Момент времени Act, как видно из временной диаграммы на рис. 2.28, можно выбрать, установив переключатели 52, 51 и 50 в положения 100. Если полученный сигнал вместе с тактовым сигналом подать на элемент И, то получим желаемый временной сигнал, что видно на временной диаграмме на рис. 2.29, а. Если временной сигнал Act и тактовый сигнал U0 имеют высокие уровни, то и на выходе вентиля уровень будет высоким (см. F на временной диаграмме). Таким образом, установив переключатели в положения, показанные на рис. 2.28, мы выделили временной интервал Act. Разумеется, в цифровой системе, где этот временной сигнал должен быть постоянным, требуемая логическая функция реализуется за счет внутренней структуры, а не с помощью переключателей. Если в нашем примере потребовалось бы использовать временной сигнал первой половины интервала Act, то, прежде чем подать сигнал U0 на элемент И, его нужно было бы инвертировать.
7408N
UHOO ^LS08N -——
2|Д p
UO-таи то- вые импуль-, а сы •
Блок
Ш рОТО) ио
индииатс • роб
Ut-O/x^832
02^1 fO 2 ^1 — DOтантоВь/е
к
ИМПуЛЬСЫ
U1 (01х) f иг Чаю)
Блок индикаторов
УС
А
/
Oct kt Zet 3ct Set Set 6ct let
Oct kt 2ct 3ct Set Set 6ct
Oct let 2ct 3ct Set Set Bet 7ct Oct kt 2ct Set Set Set Set
6
№Oxx 74LSDN
s _ — у — д U2=x7x 2 n „ 17й-тан-1з
mo6b/e uxt^—пульсы
f2
Блокиндикато-ров
Пример второй. Допустим, что в моменты времени 4ct, Set и 6ct нам требуется получить три импульса, синхронные с сигналами генератора. Для этого переключатели 52, 51 и 50 надо установить в положения, соответствующие сигналам С/1 и U2. Такими положениями будут 01Х или ПО. Оба этих сигнала вместе с тактовым импульсом подаются на комбинированную схему ИЛИ-И (рис. 2.29,6). Правильность набранных коммутаций и в этом примере можно легко проверить по временной диаграмме. Если один из двух входов элемента ИЛИ получил сигнал высокого уровня, то и на выходе уровень будет высокий. Комбинируя с помощью элемента И выходной сигнал с тактовым, получаем желаемую последовательность. Как это видно на временной диаграмме, схема на рис. 2.29, в позволяет также подавить один из двух импульсов, выделенных во временном интервале из восьми делений. Эти одиночные сигналы можно было бы получить и с помощью дешифратора.
На диаграмме показан еще один пример выделения во временном интервале из восьми делений двух импульсов, соответствующих второй половине интервала 2ct и 3ct; эти импульсы синхронны с сигналами тактового генератора. В данном случае желаемая последовательность импульсов получается путем набора положений переключателей и подачи сигналов U1 и U2 вместе с тактовым импульсом на элемент И (рис. 2.29,г).
Элементы ТТЛ с открытым выходом
Как показано в гл. 3 первого тома, реализовать функцию ИЛИ на готовой микросхеме с закрытым выходом невозможно. На первых этапах создания логических устройств разработчики, знакомые с проблемами открытого коллектора в ДТЛ, видели в этом весьма серьезную проблему. Схемы с двухполярным выходом весьма трудно использовать в системах передачи информации со многими передатчиками, работающими на одну общую шину. Устройство с таким выходом может подавать на линию сигналы только высокого или только низкого уровня и других состояний не допускает. Поэтому нагружать линию многими передатчиками было невозможно. В последние годы проблема была решена благодаря разработке ИС, у которой выход может принимать три устойчивых состояния: высокого уровня Н, низкого уровня L и состояние неопределенности. В состоянии неопределенности выход схемы отключен и от линии питания, и от заземленной шины. Схема с таким выходом получила название «трехстабильный ключ». Она описана в гл. 3 первого тома настоящего курса. В данное время по типу выхода микросхемы ТТЛ выпускаются трех видов: с двухполярным выходом, с открытым коллектором и с трехстабильным
6
Обозначения мэк:
О - выход эмиттерного повторителя для случая п-р-п ^ - Выход эмиттерного повторителя для случая р-п-р
Рис. 2.30. Выходы устройств сопряжения и инверторов.
я — выход с двумя устойчивыми состояниями; б —- открытый коллекторный выход; < открытый коллекторный выход, допускающий большой ток нагрузки: г — условные о значения открытых коллекторных выходов в системе МЭК.
выходом. Разработаны также микросхемы с большой нагрузочной способностью, а также устройства с высоким коллекторным напряжением, что позволяет подключать нагрузки с высоким напряжением питания. Здесь в качестве нагрузок имеются в виду всевозможные реле, лампы, светодиоды и электронные
Рис. 2.31. Примеры использования устройств с открытым коллекторным входом.
а — нагрузка на лампу накаливания и светодиод; б — нагрузка на реле; в — интегрирующая цепочка с последовательно включенным триггером Шмитта; г — элемент мон тажного ИЛИ.
устройства с мощными транзисторами. Схемы, допускающие такие нагрузки, называются буферными, а поскольку они инвертируемы, их называют еще «инвертируемые буферные схемы».
На рис. 2.30 показаны три варианта выхода ТТЛ. На рис. 2.30, а показана схема двухполярного выхода, на рис. 2.30,6 — схема выхода с открытым коллектором и на рис. 2.30,в — буферная схема с трехстабильным выходом. В такой схеме база конечного транзистора требует большего тока отпирания; это делается специально для того, чтобы транзистор
можно было использовать при больших токах в цепи коллектора.
На рис. 2.31, а — г показаны способы применения схемы выхода с открытым коллектором. На рис. 2.31, а к транзистору подключена лампочка или светодиод с последовательно включенным резистором. По такой же схеме к транзистору можно
Таблица 2.1. Параметры инверторов и устройств сопряжения с открытым коллекторным входом (сигналы высокого и низкого уровней на открытом коллекторном выходе)
Схемы с открытым коллекторным выходом (ОС)
Максимальное напряжение на коллекторе, В
Максимальный коллекторный ток, мА
Тип
"•06
Инвертор с открытым коллекторным выходом
30
40
•07
Каскад сопряжения с открытым коллекторным выходом
30
40
•16
Инвертор с открытым коллекторным выходом
15
40
*17
Каскад сопряжения с открытым коллекторным выходом
15
40
*26
Элемент 4ХИ-НЕ с двумя открытыми коллекторными входами
15
16
•зз
Элемент 4ХИЛИ-НЕ с двумя открытыми коллекторными входами
5,25
48
•38
Элемент 4ХИ-НЕ с двумя открытыми коллекторными входами
5,25
48
подключить реле, как показано на рис. 2.31,6. Примечательно, что реле имеет шунтирующий диод, который служит для гашения ЭДС самоиндукции при коммутациях, а они, как известно, выше напряжения питания. На рис. 2.31, в показано применение схемы как части интегратора, который позволяет расширить импульс. Наконец, на рис. 2.31, а показана схема каскада с двумя параллельными открытыми коллекторными выходами с общей нагрузкой 1 кОм. В таком виде схема может выполнять функцию ИЛИ.
В табл. 2.1 приведены данные нескольких инвертируемых схем и буферных каскадов с открытым коллектором, работающих при высоких и низких напряжениях на коллекторе. Все они выполнены по ТТЛ и относятся к серии 7400.
На рис. 2.32 показана схема с открытым коллектором, которую можно применить как источник сигналов, работающий на
ЧастьЧастьмикросхемымикросхемымикросхемымикросхемыРис. 2.32. Подключение устройств с открытым коллекторным входом к общей шине (однонаправленная линия передачи информации).IX — передатчик; RX — приемник.Рис. 2.32. Подключение устройств с открытым коллекторным входом к общей шине (однонаправленная линия передачи информации).IX — передатчик; RX — приемник.
Часть
Часть
микросхемы
микросхемы
микросхемы
микросхемы
Рис. 2.32. Подключение устройств с открытым коллекторным входом к общей шине (однонаправленная линия передачи информации).
IX — передатчик; RX — приемник.
Рис. 2.32. Подключение устройств с открытым коллекторным входом к общей шине (однонаправленная линия передачи информации).
IX — передатчик; RX — приемник.
общую линию однонаправленной передачи информации. По этой линии могут передавать информацию к приемникам три передатчика: А, В и С. На время посылки сигнала передатчиком А два других передатчика блокируются путем запирания выходных транзисторов. Передатчик А включается в работу импульсом высокого уровня Н, который подается на отпирающий вход. В это время два других передатчика запираются импульсами низкого уровня, подаваемыми на вход. Все это иллюстрирует таблица истинности элемента И. Если на один из входов подается сигнал уровня L, то на выходе элемента сигнал будет иметь уровень Н. Низкий уровень на одном входе одновременно запрещает передачу информации по второму входу элемента И. Сопротивление нагрузки между выходом и линией 330 Ом.
Пример двунаправленной собирательной шины, подключенной к выходу с открытым коллектором ИС И-НЕ, используемой как передатчик или приемник, приведен на рис. 2.33. С помощью такой схемы по общей шине можно передавать сигналы
данного передатчика к определенному приемнику или к нескольким приемникам по командам, подаваемым на передатчик и приемники. Из таблицы истинности видно, как должны управляться передатчик и приемник, чтобы информация по собирательной шине передавалась из одной части структурной схемы в другую. Данные этой таблицы легко подтверждаются табли-
Рис. 2.33. Элементы И-НЕ с открытым коллекторным выходом, подключены к обшей шине двунаправленной линии передачи информации.
Слева вверху — таблица истинности логических элементов.
цей истинности элемента И. По двунаправленной шине можно передавать сигналы от Я к В и С, а также от С к В и А и т. д. Другими словами, информация по соединительной линии может передаваться в обоих направлениях.
Схемы с трехстабильным выходом
Недостаток работы на линии передатчика с открытым коллекторным выходом состоит в том, что нарастающие фронты импульсов имеют значительно меньшую крутизну, чем спадающие. Причина здесь в том, что не существует транзисторного ключа на напряжение больше +5 В. Крутизна фронтов импульсов становится тем меньше, чем длиннее линия передачи и чем больше емкость между линией связи и шиной заземления. Как 8—806
было сказано выше, чтобы обойти эту трудность, были разработаны схемы с трехстабильным выходом. В такой схеме между выходом и шиной заземления, а также между выходом и линией питания включен низкоомный коммутирующий элемент. Поэтому и нарастающие, и спадающие фронты импульсов имеют практически одинаковую крутизну. В кабельных системах связи, имеющих несколько параллельных линий, для уменьшения помех используют ленточные провода со скрученными жилами. Одна жила в проводе служит для передачи информации, другая (обратная)—для заземления. Она заземляется и на стороне передатчика, и на стороне приемника. Эффект уменьшения помех в ленточном проводе достигается благодаря тому, что ток в обратной жиле наводится не по цепи заземления, а вследствие индуктивно-емкостных связей экрана с сигнальной жилой. Прямая и обратная линии образуют канал с волновым сопротивлением около 130 Ом. Мощность передатчика должна быть достаточной для того, чтобы при такой нагрузке обеспечить передачу по линии логических сигналов двух уровней. Чтобы избежать отражений, линия на стороне приемника должна быть нагружена на характеристическое сопротивление.
Решение вопроса о том, какие провода следует применять в линии — со скрученными жилами или обычные ленточные с параллельными жилами (причем одна из жил может выполнять функцию обратной жилы), — зависит от различных факторов. К ним, в частности, относятся: уровень помех на стороне приемника, расписание работы линии связи (возможность использовать относительно «спокойные часы»), условия отражений на линии. Определенную роль играют такие факторы, как перекрестная модуляция импульсов, длина проводной (кабельной) линии связи и т. д. Зная свойства сигналов, вполне можно так выбрать время передачи информации, чтобы перекрестная модуляция и отражения особых трудностей не создавали.
Буферные элементы с общей шиной, передатчики и приемники
Первыми логическими элементами ТТЛ с трехстабильным выходом были SN74125 и SN74126. Позже появились такие же схемы семейства LS, самые новые из них — это LS425 и LS426.
На рис. 2.34 показаны схемы буферных элементов с общей шиной и соответствующие им функциональные таблицы. Когда на трехстабильном входе схемы SN125 сигнал низкого уровня,то состояние входа неопределенное. У схемы SN126 все наоборот. Если эти две схемы соединить параллельно, то можно получить двунаправленный буферный элемент, причем трехстабильные входы будут соединяться между собой и могут управляться од-
’125 * %2S
и
C(L)
. Фу^кциональ мая таблица
НеопреВ. состояние „ Н _ пеолрео. состояние
SN74125N / 7*LS125N
UB(»58)
426/426
Земля
SN74126N/ 74LS726N
Р1К. 2.34. Элементы сР1К. 2.34. Элементы с
Р1К. 2.34. Элементы с
Р1К. 2.34. Элементы с
трехстабильным выходом как элементы сопряжения с шиной.
.дом элемента И. Буферные элементы с общей шиной часто используются для расширения нагрузочной способности запоминающих и адресных регистров. Буферный элемент с увеличенной нагрузочной способностью необходим в устройствах селекции больших ЗУ. Среди выпускаемых микросхем ТТЛ имеются серии, специально спроектированные для использования в системах обработки групп импульсов-байтов. К таким микросхемам
L-разрешениеЗемля
Н-запретVPLSZ^IN
6
относится, например, микросхема LS241, у которой 8 буферных элементов на одном кристалле. Буферный элемент имеет один входной триггер Шмитта, что позволяет уменьшить его чувствительность к помехам. Микросхема LS241 содержит два ряда по 4 буферных элемента, что позволяет нагружать ее на дву-
88Рис. 2.35- а —шина двунаправленной передачи информации с элементами с трехстабильными выходами; б — г — назначения выводов соответственно микросхем 74LS241, 74LS244, 74LS243; д — условное обозначение микросхемы 74LS244 в системе МЭК.Рис. 2.35- а —шина двунаправленной передачи информации с элементами с трехстабильными выходами; б — г — назначения выводов соответственно микросхем 74LS241, 74LS244, 74LS243; д — условное обозначение микросхемы 74LS244 в системе МЭК.
8
8
Рис. 2.35- а —шина двунаправленной передачи информации с элементами с трехстабильными выходами; б — г — назначения выводов соответственно микросхем 74LS241, 74LS244, 74LS243; д — условное обозначение микросхемы 74LS244 в системе МЭК.
Рис. 2.35- а —шина двунаправленной передачи информации с элементами с трехстабильными выходами; б — г — назначения выводов соответственно микросхем 74LS241, 74LS244, 74LS243; д — условное обозначение микросхемы 74LS244 в системе МЭК.
направленную линию. Одна группа из 4 буферных элементов в LS241 освобождает выход при низком уровне управляющего сигнала, а другая группа делает то же при высоком уровне управляющего сигнала.
Буферный элемент с общей шиной LS244 предназначен преимущественно для передачи сигналов в одном направлении. На единственном кристалле у него тоже 8 буферных триггеров Шмитта, выходы которых освобождаются только при сигнале низкого уровня на трехстабильном входе. При поступлении на вход сигнала Н ток информации блокируется и сигнал на выходе становится неопределенным. Микросхема LS243 — это
Таблица 2.2. Функциональная таблица микросхемы 74LS243
Управление
Назначение элементов
GAB
GBA
А
5
н
Н
Выход
Вход
L
н
Не разрешено
Н
L
Неопределенное состояние
L
L
Вход
Выход
типичный двунаправленный буферный элемент или передатчик. Буферы на кристалле смонтированы антипараллельно для выполнения функции передача/прием. На рис. 2.35 показана схема коммутации трехстабильных входов в режиме управления функциями передача/прием.
Для использования третьего (неопределенного) состояния схемы управление должно быть перестроено, что видно из табл. 2.2. Когда на всех трехстабильных выходах сигнал уровня Н, то В служит информационным входом, а А— информационным выходом. Если же оба трехстабильных входа получают сигнал низкого уровня, то А служит входом, а В — выходом. В положении GAB = H, GBA = L сигнал на выходе неопределенный, т. е. состояние 01 не разрешено. В этом состоянии схема становится генератором, что в конце концов приводит ее к разрушению. Микросхемы LS241, LS243 и LS244 имеют проводимость типа р—п—р, что означает, что они могут работать при очень малой мощности входных сигналов. Ток на выходах может быть до —15 мА при сигнале высокого уровня и до -f-25 мА при сигнале низкого уровня. Выходы могут работать на линии передачи с волновым сопротивлением 130 Ом. Это значит, что для соединения можно использовать ленточный провод с разъемом, укрепленным способом прорезания изоляции. В этом случае каждой сигнальной жиле в проводе должен быть выделен от-
дельный заземляющий провод (экран) для обратного тока.Сигнальный провод с экраном должен иметь волновое сопро-тивление 130 Ом. Гарантированный входной порог срабатыва-ния триггеров Шмитта 400 мВ; это означает, что помеха про-никания или отражения при напряжении ниже указанного навыходной сигнал никакого влияния не оказывает. Если отрица-тельное напряжение сигнала на входе по величине больше1,5 В, цепь через диод замкнется на землю, благодаря чему от-раженные сигналы, которые могут понизить полезный сигнал
(8 линий)(8 линий)(8 линий)(8 линий)(8 линий)(8 линий)Логический Логический Логический элемент элемент элементЛогический Логический Логический элемент элемент элементРис. 2.36. Структура шин с сопрягающимиРис. 2.36. Структура шин с сопрягающимицифровыми приемопередатчиками.цифровыми приемопередатчиками.
(8 линий)(8 линий)(8 линий)
(8 линий)(8 линий)(8 линий)
Логический Логический Логический элемент элемент элемент
Логический Логический Логический элемент элемент элемент
Рис. 2.36. Структура шин с сопрягающими
Рис. 2.36. Структура шин с сопрягающими
цифровыми приемопередатчиками.
цифровыми приемопередатчиками.
до уровня, меньшего потенциала земли, быстро затухают. Графическое условное обозначение двунаправленного буферного элемента (например, LS244) в системе МЭК показано на рис. 2.35,5. Первый логический элемент И включен в цепь верхних четырех буферных элементов с трехстабильным выходом, а второй логический элемент И включен в цепь нижних четырех буферных элементов. На структурных схемах буферные элементы во входных триггерах Шмитта имеют дополнительное обозначение. Дополнительные обозначения имеют также элементы Ши И2 в блоке управления. Буферный элемент обозначается треугольником с горизонтальным основанием. Элементы с трехстабильным выходом обозначаются опрокинутой дельтой у выхода. Соответствия между входами элементов И и их выходами обозначены цифрами 1 и 2.
На рис. 2.36 показана еще одна структурная схема буферного элемента, в которой микросхема LS245 выполняет функцию передатчика. Различные логические элементы, как это видно из рисунка, можно связать в единую систему с помощью шины данных. Последняя может связать несколько таких структур.
Эта возможность обеспечивается благодаря тому, что буферные элементы, подключенные к шине, используются не только как передатчики и приемники: они могут переводиться в состояние неопределенности. В этом состоянии они служат разделительными элементами. На рис. 2.36 приведена система приемопере-
РазрешениеРазрешениеааРазрешениеGНаправление прямое отОперацияLLДанные В на шину АLнДанные Л на шину ВНLНеопределенное состояниеРазрешениеGНаправление прямое отОперацияLLДанные В на шину АLнДанные Л на шину ВНLНеопределенное состояниеФункциональная таблицФункциональная таблиц
Разрешение
Разрешение
а
а
Разрешение
G
Направление прямое от
Операция
L
L
Данные В на шину А
L
н
Данные Л на шину В
Н
L
Неопределенное состояние
Разрешение
G
Направление прямое от
Операция
L
L
Данные В на шину А
L
н
Данные Л на шину В
Н
L
Неопределенное состояние
Функциональная таблиц
Функциональная таблиц
Рис. 2.37. а — восьмиразрядный шинный приемопередатчик 74LS245; б — его функциональная таблица; в — условное обозначение микросхемы с указанием функциональных связей в системе МЭК.
датчиков, объединенных общей шиной. Буферные элементы в каждой вертикальной ветви обеспечивают связь внутри каждого потока.
На рис. 2.37 показана внутренняя структура микросхемы LS245, схема двухрядных выводов и функциональная таблица.. Если внимательно посмотреть на таблицу, то можно увидеть,, что, манипулируя сигналами на входе DIR, можно изменять направление передачи информации, а манипулируя сигналами
на разрешающем входе, можно вводить выходы в состояние неопределенности.
На рис. 2.37, в еще раз показана микросхема 74LS245, но с обозначениями МЭК с указаниями функциональных взаимосвязей. Сигналы на входах И1 и И2 управляют направлениями потока информации. Поток направлен слева направо, когда уровень сигнала на входе разрешения низкий (С = £), а на входе DIR высокий, что видно по идентификационным цифровым обозначениям 1,2 и 1,2. Входы передатчика выполнены как триггеры Шмитта, что видно по дополнительным обозначениям, которые приведены рядом. Вертикальные стрелки (вверх и вниз) в середине схемы указывают направления двунаправленной передачи.
Схема преобразования параллельного потока информации в последовательный
В технике цифровой передачи информации часто бывает необходимо преобразовывать параллельный поток битов в последовательный. Такое преобразование осуществляется, например, в системах передачи цифровой информации по одноканальной линии связи — телексной или телефонной. Параллельный поток информации на входе канала передачи или системы обработки данных, например в виде восьмибитной посылки (байта), до начала передачи преобразуется в последовательный поток. Элементарная схема преобразователя приведена на рис. 2.38. Параллельный поток информации, состоящий из восьми бит, поступает с восьми ключевых схем. Ими могут быть мультивибраторы, которые получают информацию из канала выдачи данных ЭВМ.
Преобразователь состоит из восьми элементов, имеющих трехстабильные выходы. Выходы элементов связаны между собой. Параллельный поток информации с ключей подается на входы элементов, а на входы разрешения подаются 8 тактовых сигналов (от нулевого до седьмого), которые вырабатываются дешифратором, описанным в разд. 2.21. Процесс преобразования параллельного потока информации в последовательный состоит в следующем. В начальный момент времени Oct получает разрешение (срабатывает) элемент 0 и сигнал (импульс) с него проходит на выходную линию. В момент времени let отпирается элемент 1, благодаря чему импульс поступает с ключа S1. В следующий момент то же самое происходит с третьим по порядку импульсом с ключа S2 и т. д. до последнего импульса. Так вырабатывается последовательность импульсов, которая представляет собой параллельный поток, поданный на вход с
U-U-1к1к*56-*56-7^151257^151251к1кOct (L)Oct (L)661к1кРРfci(L)fci(L)881к1к10102ct(L)2ct(L)111113131к1к3ct(L)3ct(L)1к1к4ct (L)4ct (L)661/i1/i005ct(L)5ct(L)8810106ct (L)6ct (L)111113137ct(L)7ct(L)727312372731237218125 Вывод 7-земля | Вывод Ю-напря- жение ug = *5B7218125 Вывод 7-земля | Вывод Ю-напря- жение ug = *5BРис. 2.38. Преобразование восьмиразрядной параллельной посылки (тумблеры SO — S7) в последовательную серию импульсов с помощью трехстабильных элементов типа 74LSI25.Рис. 2.38. Преобразование восьмиразрядной параллельной посылки (тумблеры SO — S7) в последовательную серию импульсов с помощью трехстабильных элементов типа 74LSI25.*5В*5ВОтгене->pa шораОтгене->pa шора
U-
U-
1к
1к
*56-
*56-
7^15125
7^15125
1к
1к
Oct (L)
Oct (L)
6
6
1к
1к
Р
Р
fci(L)
fci(L)
8
8
1к
1к
10
10
2ct(L)
2ct(L)
11
11
13
13
1к
1к
3ct(L)
3ct(L)
1к
1к
4ct (L)
4ct (L)
6
6
1/i
1/i
0
0
5ct(L)
5ct(L)
8
8
10
10
6ct (L)
6ct (L)
11
11
13
13
7ct(L)
7ct(L)
7273123
7273123
7218125 Вывод 7-земля | Вывод Ю-напря- жение ug = *5B
7218125 Вывод 7-земля | Вывод Ю-напря- жение ug = *5B
Рис. 2.38. Преобразование восьмиразрядной параллельной посылки (тумблеры SO — S7) в последовательную серию импульсов с помощью трехстабильных элементов типа 74LSI25.
Рис. 2.38. Преобразование восьмиразрядной параллельной посылки (тумблеры SO — S7) в последовательную серию импульсов с помощью трехстабильных элементов типа 74LSI25.
*5В
*5В
Отгене-
>pa шора
Отгене-
>pa шора
помощью нескольких ключей. Это и показано на временной диаграмме на рис. 2.39. Вместо элементов с трехстабильными выходами можно применять логические элементы И с открытым коллектором, что показано на рис. 2.40. На один вход элемента поступают сигналы от ключа, а на другой — 8 тактовых импуль-
сов (от нулевого до седьмого). Когда тактовый импульс имеет высокий уровень, элемент отпирается и сигнал с ключа проходит на выход. Выходные линии реализуют функцию ИЛИ с нагрузочным сопротивлением 1 кОм при напряжении +5 В. Поскольку цифровые сигналы дешифратора активны при низком уровне, то прежде чем подавать тактовые импульсы на элемент И, их полярность надо изменить на противоположную.
5Bred инфор- лациониийOct let 2 Ct 3ct ^ ct Set 6 ct 7ct5Bred инфор- лациониийOct let 2 Ct 3ct ^ ct Set 6 ct 7ctSO8182 S38485S68 7
5
Bred инфор- лациониий
Oct let 2 Ct 3ct ^ ct Set 6 ct 7ct
5
Bred инфор- лациониий
Oct let 2 Ct 3ct ^ ct Set 6 ct 7ct
SO 51 82 011SO 51 82 01101101О.1Г
SO 51 82 011
SO 51 82 011
i
Oct let Zct Set ^ct Set Set 7ct Oct 1ct 2 ct
Рис. 2.39. Преобразование восьмиразрядной параллельной посылки в после-довательную серию импульсов (временная диаграмма).
Как и в экспериментах, описанных ранее, процесс преобразования можно зрительно прослеживать на индикаторных светодиодах. В технической литературе такую последовательность импульсов называют сигналом БВН (без возврата к нулю), потому что при неизменяющемся потоке данных уровень сигнала на выходе действительно не падает до нуля.
Последовательность однополярных сигналов, например логических единиц или логических нулей, на выходе выстраивается в слитный блок, ширина которого зависит от числа последовательно переданных единиц или нулей. Способы передачи сигналов БВН по телефонным и телексным линиями связи описаны в гл. 4 тома 3.
Комбинированные функции на элементах И-ИЛИ-НЕ
В предыдущих разделах рассмотрены отдельные логические элементы ИЛИ-HE, И-НЕ, выполненные по ТТЛ и КМОП- логике. Там же встречались и комбинированные логические элементы И-ИЛИ-НЕ.
Рис. 2.40. Преобразование восьмиразрядного параллельного кода (S в последовательный с помощью логических элементов И с открытым 1 торным выходом.
Выходы ОС образуют монтажное ИЛИ с характеристическим сопротивлением при напряжении -VU в.
На рис. 2.41 показаны комбинированные логические микросхемы, выпускаемые разными фирмами под своей маркировкой и нумерацией. Микросхемы 74-й серии имеют пластмассовый корпус с двухрядным расположением выводов (после кодовой маркировки добавлена буква N). На рис. 2.41,а показаны две сдвоенные логические схемы И-ИЛИ-НЕ с двумя входами. При проектировании логической системы микросхемы при необходимости можно объединить в один блок.
Рис. 2.41. Логические элементы И-ИЛИ-НЕ в микросхемах серии 7400.
а—2 элемента И-ИЛИ-НЕ с двумя входами, один из которых расширяется по ИЛИ; б — элементы такие же, как иа а, но без расширения по ИЛИ; в — 4 элемента И-ИЛИ-НЕ с двумя входами, одни расширяемый по ИЛИ; г — элементы такие же, как на в. но без расширения по ИЛИ.
На рис. 2.42 показано, как такое наращивание осуществляется практически. Показана принципиальная схема сдвоенной микросхемы И-ИЛИ-НЕ с двумя входами, левая часть которой позволяет провести наращивание. К левым входам с целью наращивания подключена микросхема SN7460N.
Микросхема SN7450 (в верхней части структурной схемы) реализует функцию И с помощью двух транзисторов Т1 и Т4, которые образуют многоэмиттерный вход. Эти два транзистора! нагружены на два других параллельных транзистора, с помощыа которых реализуется функция ИЛИ-HE. Как можно убедиться, действительно реализуется функция ИЛИ-HE, так как, когда один или оба транзистора отперты, уровень сигнала на выходе- низкий. Увеличивая число параллельно включенных транзисторов, можно увеличить число логических элементов ИЛИ. Эта возможность осуществляется благодаря внешним выводам об-
Рис. 2.42. Два элемента И-ИЛИ-НЕ с расширяющим элементом SN7460N.
Расширение функций возможно и с использованием элемента SN7450N.
щего эмиттера и общего коллектора транзисторов Т2 и ТЗ в левой части схемы. К этим выводам, предназначенным для наращивания, можно подключить третий, четвертый или пятый параллельные транзисторы, перед каждым из которых тоже должен быть включен транзистор с многоэмиттерным входом (на рисунке показаны две схемы И; каждая из них имеет четыре входа). В схему можно включить еще одну микросхему SN7450, поскольку общий эмиттер и коллектор новой схемы тоже выведены наружу. Выход параллельно включенных микросхем SN7450 может оставаться ненагруженным. Наконец, к транзисторам, которые для получения функции ИЛИ-HE соединены параллельно, подключен выходной каскад с трехстабильным выходом. Собранная таким образом схема (рис. 2.42) представляет собой сдвоенную логическую схему И-ИЛИ-НЕ с двумя входами, которая совершенно идентична схеме рис. 2.41, а.
Два элемента И-ИЛИ-НЕ с двумя входами на элементе И включены в HCSN7451N. Последнюю наращивать уже невозможно. В серии 7400 имеется учетверенная микросхема И-ИЛИ- НЕ с двумя входами, которая допускает наращивание способом, показанным на рис. 2.22. Микросхема SN7454N, представляющая собой также 4-элементную логическую схему И-ИЛИ-НЕ с двумя входами, дальнейшего наращивания не допускает. Из элементов описанной серии можно собирать множество самых различных логических схем, часть из которых мы рассмотрим ниже.
Селекторы (канальные коммутаторы, мультиплексоры)
Селектор (канальный коммутатор или мультиплексор) в принципе работает так же, как переключатель каналов, широко используемый в радиотехнических устройствах. Если такой переключатель установить в некое положение п, то из группы, состоящей из нескольких каналов, будет выбран (селектирован) именно данный один канал. Другими словами, сигнал, поступающий из данного канала, будет передан переключателем дальше. Сигналы других каналов переключатель дальше не передаст. При этом совершенно не важно, является ли сигнал аналоговым или цифровым.
В селекторах, или, как мы говорим, канальных коммутаторах и мультиплексорах, собранных из логических элементов И-ИЛИ-НЕ, сигнал, несущий информацию, всегда имеет логическую форму; это значит, что он может принимать только два значения: либо логического 0, либо логической 1.
Помотрим, как работает селектор, или канальный коммутатор на логических элементах И-ИЛИ-НЕ, показанный на
рис. 2.43. Сначала будем рассматривать только верхнюю часть схемы N\. Мы знаем, что когда на обоих входах элемента И сигнал высокого уровня, то на выходе будет также сигнал высокого уровня. Если на одном из входов сигнал низкого уровня, то на выходе сигнал будет тоже низкого уровня. Таким образом, элемент И в отношении сигнала низкого уровня на обоих входах действительно реализует функцию И, а в отно- >шении сигнала высокого уровня на одном из входов тот же элемент реализует функцию ИЛИ. С этим обстоятельством мы
(Рис. 2.43. Коммутаторы каналов (мультиплексоры, селекторы) и таблица истинности.
познакомились еще в томе 1. Проиллюстрируем еще раз состояния входов и выходов на таблице истинности. Рассматривая таблицу, можно заметить следующее: когда сигнал выбранного канала Л имеет высокий уровень Н, то на выход проходит информация с входной линии Л. Если же сигнал выбранного канала Л имеет низкий уровень L, то информация с входной линии на выход элемента И не проходит, поскольку при A=L сигнал на выходе элемента И тоже имеет низкий уровень. Стрелки на таблице показывают, как логический элемент И выполняет функцию селектора. Итак, согласно таблице, имеем: если LA = H, то при входном сигнале уровня L на выходе получим сигнал уровня L, а при входном сигнале уровня Н на выходе 'будет сигнал уровня Н. Если LA=L, то на выходе всегда будет сигнал уровня L, независимо от того какой уровень сигнала на :входе.
То же самое можно сказать и о нижней части схемы, так как она совершенно идентична верхней. Выходы обоих элементов И подключены к элементу ИЛИ-HE, который в зависимости от того, какой из подключенных элементов селектирован, инвертирует его сигнал и передает дальше на выход. Таким •образом, видим, что получен действительно селектор, или канальный коммутатор.
Число входов канального коммутатора не ограничивается двумя. Можно, например, селектировать один канал из четырех, как показано на рис. 2.44 с использованием HCSN7454N, или один из еще большего числа каналов, для чего элемент ИЛИНЕ должен иметь дополнительные входы. При таком наращи-
Рис. 2.44. Коммутатор каналов (селектор) на элементе И-ИЛИ-НЕ SN7454N.
*5В*5Ввании надо позаботиться о том, чтобы соединительные линии были по возможности короче. Сказанное о работе простого коммутатора можно проверить экспериментально.
*5В
*5В
Простой канальный коммутатор на ИС SN7451N
На рис. 2.45 приведена схема канального коммутатора, в котором использован сдвоенный логический элемент И-ИЛИ- НЕ. На информационных входах Л и В могут появляться либо 1, либо 0, которые получаются переключениями выключателей S1 и S2. Когда выключатели разомкнуты, линии через резисторы 2К2 получают напряжение +5 В. В этом состоянии линии посылают на входы канального коммутатора сигнал 1. Если замкнуть выключатели, то линии соединяются с шиной заземления и информационные входы канального коммутатора получают сигнал 0. Селектирующие входы на схеме обозначены ВЛ и LB (сигналы выбранных каналов Л и В). На эти входы сигналы поступают от переключателя S3. Если в цепи переключатель одного из селектирующих входов разомкнут, то сигнал на этом входе будет иметь уровень Н, так как через резистор 2,2 кОм вход соединен с линией питания -(-5 В. На другом селектирующем входе в этой ситуации сигнал всегда будет
иметь низкий уровень (логический 0), потому что линия к нему замкнута на землю.
Посмотрим теперь, как поведет себя схема, если переключатель селекции установлен в положение, показанное на рис. 2.45. Заметим, что для удобства эксперимента к выходу канального коммутатора подключен индикатор, позволяющий воочию наблюдать за работой схемы при разных положениях
*56
Рис. 2.45. Коммутатор каналов на двух элементах микросхемы 75LS51N (SN7451N).
переключателя. В положении переключателя S3, показанном на рисунке, LA = H и LB=L. В этом положении должен селектироваться верхний канал, а нижний оставаться в неприкосновенности. Проверим это. Когда выключатель S1 разомкнут, сигнал на входной линии А имеет высокий уровень, т. е. А = Н. Уровень сигнала на входе LA тоже высокий, поэтому и на выходе ^l элемента И уровень сигнала высокий. Поскольку один из входов элемента ИЛИ, обозначенного 01, получает сигнал Н, уровень сигнала на его выходе будет L.
На нижнем элементе И уровень сигнала на вход LB низкий, следовательно, и на его выходе N2 уровень сигнала низкий. Теперь, что бы мы ни делали с выключателем S2 в линии В (его положения могут быть либо 0, либо 1), на выходе N2 ничего не изменится. Сигнал низкого уровня, поступающий на вход элемента ИЛИ-HE от элемента N2, остается неизменным, так как в отношении сигнала Н элемент выполняет функцию ИЛИ.
Если выключатель S1 замкнут, то на информационном входе элемента Afi (вход А) сигнал соответствует логическому 0. Несмотря на то что уровень на селектирующем входе ЛЧ высокий ^ЬА = Щ, на выходе элемента уровень остается низким, потому что элемент И в отношении сигнала L выполняет функцию ИЛИ. Таким образом, на обоих входах элемента ИЛИ-HE мы получаем сигнал низкого уровня L, следовательно, на выходе будет сигнал высокого уровня Н.
Из сказанного ясно, что если информация не инвертируется, то сигнал на выходе канального коммутатора следует за сигналом на входе А. Логическая единица на входе дает на выходе 0, а 0 на входе дает на выходе 1. Если перебросить переключатель S3 во второе положение, то селектироваться будет нижний канал, т. е. пропускаться будет сигнал с линии В.
Мы проанализировали работу схемы на рис. 2.45 в положении переключателя S3, показанном на рисунке. Как было сказано выше, в этом положении селектируется верхний канал. Если теперь замкнуть и сразу разомкнуть переключатель S1, то загорится и погаснет лампочка индикатора. Если то же самое проделать с переключателем S2, то увидим, что на выходе ничего не изменяется. Лампочка индикатора либо не горит, либо горит, что определяется положением переключателя S1 и совершенно не зависит от положения переключателя S2. Это говорит о том, что селектирована линия А. Если переключатель S3 перебросить в другое положение, то окажется, что выход схемы начнет реагировать теперь на замыкания и размыкания переключателя S2. Сигналы же 0, 1 выключателя S1 проходить не будут, потому что верхний канал не селектирован.
Канальный коммутатор на входе триггерного регистра
На рис. 2.46 приведена реальная схема канального коммутатора на входе регистра. Для упрощения выбран регистр на 2 бит. Вообще регистр собирается из большого числа триггеров, поэтому, естественно, коммутатор на его входе значительно сложнее.
С помощью канального коммутатора в регистр А (рис. 2.46) можно вводить информацию от разных источников: из накопителя G, ленточного регистра В, суммирующего регистра S, пер- фокарточного регистра К. Селектирующие сигналы соответственно обозначены LG (накопитель), LB (ленточный), LS (суммирующий) и LK (перфокарточный). В процессе передачи информации из всех селектирующих сигналов лишь один-единст- венный будет иметь уровень Н. Все остальные селектирующие сигналы должны иметь низкий уровень L, благодаря чему три
Сброс (L)
Рис. 2.46. Коммутатор каналов на входе двухразрядного регистра.
61, 2, 3 ... — биты записи; В1, 2, 3... — ленточный регистр; 51, 2, 3... — суммирующий регистр; /(1, 2, 3... — биты перфокарт.
из четырех информационных каналов, подключенных к данному регистру, будут заблокированы.
Если, например, информационный сигнал на входе селектируемого канала имеет высокий уровень, т. е. G1=H, то уровень сигнала на выходе верхнего элемента И высокий, а на выходе элемента ИЛИ-HE низкий. Этим сигналом переводится в поло-
жение 1 регистр, состоящий из элементов И-НЕ. Выход элемента ИЛИ-HE соединен со входом сброса регистра. До ввода информации на регистр подается сигнал сброса (он вводится в положение 0). Сигнал сброса регистра всегда имеет низкий уровень L.
Здесь следует отметить, что если, например, селектируется накопитель G, то уровень сигнала должен быть высоким в селектируемом канале и в верхнем и нижнем канальном коммутаторе. Короче говоря, участвующие в данной селекции входы обоих канальных коммутаторов можно соединить между собой, как показано на схеме.
Двойной канальный коммутатор
На рис. 2.47 показана схема двойного канального коммутатора, предназначенного для селекции четырех каналов. Чтобы селектировать один канал, надо на селектирующие входы S0 и S1 подать сигнал в виде комбинации двоичных знаков. При этом процесс селекции будет проходить согласно таблице на рис. 2.47.
Если в двух каналах (S0 и S1) уровни сигнала низкие (комбинация 00), то селектируется канал 1. Если же уровень сигнала в канале S0 высокий, а в канале S1 низкий, то селектируется канал 2. Чтобы ограничить число входов, в схеме в качестве селектирующих используются сигналы обоих уровней (полярностей). В этом случае оба сигнала участвуют в распознавании канала на входах элементов И. Использование обоих уровней имеет еще и то преимущество, что элементы, посылающие сигналы в каналы S0 и S1, нагружаются по одному-единственно- му инвертируемому входу.
Для селектирования канала 1 необходимо, чтобы оба селектирующих сигнала на входе элемента И в комбинации 00 были высокого уровня. Это условие действительно удовлетворяется, так_ как к среднему и нижнему входам поступают сигналы S0 и S1. Если проследить за селектирующими сигналами канала 2, то можно увидеть, что ими являются S0 и S1. Аналогично можно проследить и за селектирующими сигналами каналов 3 и 4.
Выходные сигналы канальных коммутаторов могут иметь противоположные полярности [сигналы Л1П(Н) и Afn(L)J. При необходимости если к информационному каналу подведен сигнал логической 1, то такой же сигнал можно снять и с выхода. В некоторых случаях чисто практических схемных решений это может позволить сэкономить один элемент инвертирования. К двойному канальному коммутатору, показанному на рис. 2.47, можно подключить двухбитный регистр. Если имеется регистр на большее число бит, то и канальных коммутаторов может быть больше. Схема включения показана на рис. 2.46.
12
8
Канал 1
11
Канал 2
Ю
Канал 3
9
Канал 4
soon 1
81(H)
4
Канал 1
Канал 2
М2 (НУ
6
Канал з
7
Канал 4
Таблица истинности
"Канал
SN74LS153К SN74153N
16
*58
2M2(L)
—М1(Н) ft M1(L)
L
L
Нанап
И н н
Напал", 3
L
SO
Ti
Конал г
SKH) 17
зо(Н) /
S1 (Н) П
н
L
1380(H)
Рис. 2.47. Восьмивходовый (2X4) мультиплексор (SN74LS153NJ.
ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматоры, компараторы
Обычный элемент ИЛИ собственно уже является схемой ИСКЛЮЧАЮЩЕЕ ИЛИ, потому что в этой схеме для получения результата (0 или 1) один из входов или оба входа одновременно должны принимать значение 0 или 1.
В схеме ИСКЛЮЧАЮЩЕЕ ИЛИ выход получает значение О или 1 (в зависимости от типа микросхемы), когда один из входов имеет значение 0 или 1. Выход не принимает логического значения, когда оба входа одновременно получают сигнал О или 1. Схема ИСКЛЮЧАЮЩЕЕ ИЛИ приведена на рис. 2.48. Она составлена из трех элементов И-НЕ микросхемы SN7400N. Два входных элемента реализуют функцию И-НЕ при высоком
Рис. 2.48. Схема ИСКЛЮЧАЮЩЕЕ ИЛИ, логический сумматор и компаратор.
а — схема эксперимента с переключателями входных сигналов; б — таблица истинности.
уровне сигнала (Я), третий входной элемент (01) реализует функцию ИЛИ-HE при низком уровне сигнала (L). К входам N1 и N2 обоих элементов И-НЕ подводятся сигналы Л и 5 или А и В. На выходе схемы уровень сигнала будет низким, если А=Н и B = L или A = L и В=Н. Если один из входов элемента 01 получает низкий уровень L, то уровень на выходе будет Н, потому что третий элемент И-НЕ по отношению к уровню L реализует функцию ИЛИ-HE. Но если и сигнал А, и сигнал В
ОбозначенияОбозначенияМЭНМЭНMILSPEGMILSPEGРис. 2.49. 4 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ в микросхеме 74LS86N (SN7486N).Рис. 2.49. 4 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ в микросхеме 74LS86N (SN7486N).
Обозначения
Обозначения
МЭН
МЭН
MILSPEG
MILSPEG
Рис. 2.49. 4 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ в микросхеме 74LS86N (SN7486N).
Рис. 2.49. 4 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ в микросхеме 74LS86N (SN7486N).
одновременно высокого или низкого уровня, то один из входов элемента N1 и один из входов элемента N2 получают сигналы низкого уровня, вследствие чего на обоих выходах уровни сигналов будут высокими. На обоих входах элемента 01 появляется сигнал высокого уровня Н, и поэтому на выходе сигнал будет иметь уровень L. Таблица истинности для описанной схемы приведена на рис. 2.48, б.
В приведенной на рис. 2.48, о схеме сигналы А и В, А и В поступают от двух переключателей. К выходу схемы ИСКЛЮЧАЮЩЕЕ ИЛИ подключены индикаторные лампочки, по которым можно определять, какой уровень — L или Н — имеют сигналы. В положении, показанном на схеме, сигналы А и В имеют высокий уровень и соответственно сигналы А и В — низкий. Если переключатель займет другое положение, то пары сигналов поменяют уровни на обратные. Манипулируя двумя пере-
ключателями, можно получить 4 двоичные комбинации, т. е. четыре комбинации истинности. Если внимательно рассмотреть таблицу истинности, то можно увидеть, что схема ИСКЛЮЧАЮЩЕЕ ИЛИ реализует функцию логического сумматора и элемента сравнения (компаратора). Если по известным правилам сложить сигналы А и В, то получим следующие четыре варианта суммы:
0+0 = 0
0+1 = 1
1+0 = 1
1 + 1=0 (передаче по каналу подлежит 1)
Если сравнить эти результаты с данными таблицы истинности, то оказывается, что схема ИСКЛЮЧАЮЩЕЕ ИЛИ действительно реализует функцию суммирования. Ее называют логическим полусумматором потому, что она не учитывает переноса. Сумматор, учитывающий перенос, называют полным сумматором. Его мы рассмотрим позже.
Схема ИСКЛЮЧАЮЩЕЕ ИЛИ может служить также компаратором. Если еще раз обратиться к таблице истинности, то можно видеть, что уровень на выходе оказывается высоким, когда А и В разнополярны, и низким, когда сигналы А и В имеют одинаковый уровень — высокий или низкий. В серии микросхем 7400 имеются сборки, в которых содержится по 4 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Это, например, схема SN7486N, показанная на рис. '2.49. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ имеет специальное условное обозначение, оно тоже показано на рис. 2.49.
Схемы сравнения на элементах И-ИЛИ-НЕ
На рис. 2.50 показан логический элемент И-ИЛИ-НЕ в микросхеме SN7450N. Если к верхнему элементу И (на схеме АН) подвести сигналы А и В, а к нижнему (А2)—сигналы А и В, то схема реализует функцию сравнения (компаратор). Если каждая из рассматриваемых пар сигналов, т. е. А и В или А и В, имеет на входе один и тот же уровень, то на выходе сигнал будет высокого уровня. В обоих этих случаях один из входов элемента ИЛИ-HE получает сигнал высокого уровня. Если же уровни сигналов А и В неоднополярны, то один из входов обоих элементов И получает сигнал низкого уровня и поэтому на обоих входах элемента ИЛИ-HE сигнал имеет низкий уровень. Поскольку элемент ИЛИ-НЕ по отношению к сигналу низкого уровня реализует функцию И-НЕ, то уровень сигнала
Рис. 2.50. Компаратор. а — схема; б — таблица истинности.Рис. 2.50. Компаратор. а — схема; б — таблица истинности.ВАFLLНLНLНL1НННВАFLLНLНLНL1ННН
Рис. 2.50. Компаратор. а — схема; б — таблица истинности.
Рис. 2.50. Компаратор. а — схема; б — таблица истинности.
В
А
F
L
L
Н
L
Н
L
Н
L
1
Н
Н
Н
В
А
F
L
L
Н
L
Н
L
Н
L
1
Н
Н
Н
на выходе низкий. Для этой схемы справедлива таблица истинности на рис. 2.50,6.
На схеме на рис. 2.51 к входам обоих элементов 7V1 и N2, выполняющих функцию И, поданы сигналы А-В и А-В. Схема очень похожа на приведенную на рис. 2.48, в. Отличие лишь в
Рис. 2.51. Компаратор на элементах микросхемы 74LS51N (SN7451N). а — схема; б — таблица истинности.Рис. 2.51. Компаратор на элементах микросхемы 74LS51N (SN7451N). а — схема; б — таблица истинности.
Рис. 2.51. Компаратор на элементах микросхемы 74LS51N (SN7451N). а — схема; б — таблица истинности.
Рис. 2.51. Компаратор на элементах микросхемы 74LS51N (SN7451N). а — схема; б — таблица истинности.
том, что после элемента И нет дополнительного инвертора. Его отсутствие сказывается только на полярности выходных сигналов.
Компаратор на трех микросхемах 74LS01N и монтажном ИЛ И
На рис. 2.52 приведен компаратор, в котором использованы три микросхемы 74LS01. Эти микросхемы имеют открытый коллекторный выход. Они образуют такую же схему сравнения, как показанная на рис. 2.48. Сравним теперь две группы схем (в каждой из которых имеются три двухполюсных выключателя). Можно сразу заметить, что, когда двоичные комбинации двух групп одинаковы, сигнал на выходе схемы сравнения дает ло-
Рис. 2.52. Экспериментальная схема компаратора с тремя микросхемами 74LS01N.
К выходу компаратора подключен индикатор.
гическую 1. Это можно установить по загоревшейся индикаторной лампочке на выходе схемы. Если же двоичные комбинации неодинаковы, то лампочка гаснет. Эта простейшая схема позволяет наглядно показать, как работает компаратор, сравнивая сигналы, различающиеся по числу бит.
Если Л1 и В1 имеют одинаковые (высокие или низкие), уровни, то сигнал на выходе имеет высокий уровень. Наконец, когда уровень сигнала на выходе элемента И низкого уровня L, то на выходе схемы уровень сигнала будет Н. Если Л2 и В2 и одновременно ЛЗ и ВЗ попарно одинаковы, например имеют уровень L или Н, то тогда не только сигнал первого элемента [71, но и второго, и третьего (П2 и ЕЗ) имеет высокий уровень Н. На общем выходе уровень тоже высокий, и лампочка индикатора загорается. Если положение данной пары переключателей (например, Л2 и В2) неодинаково, т. е. если уровни сигналов неодинаковы, то один из входов элемента М3 и один из входов элемента N4 получают сигнал низкого уровня. Это означает, что на обоих входах элемента 02 сигнал имеет высокий уровень, и, следовательно, уровень сигнала на выходе U2 низкий и на общем выходе уровень сигнала тоже низкий. Индикаторная лампочка гаснет.
Монтажная функция ИЛИ здесь по отношению к сигналу L является функцией ИЛИ-HE. Транзистор в конечном каскаде элемента 02 замыкает выходную линию на землю, независимо от того что сигналы на выходах £71 и U3 имеют высокий уровень. Приоритет получил сигнал с низким уровнем. Микросхема 74LS01N— это 4 элемента И-НЕ с двумя открытыми коллекторными выходами. Микросхему 74LS00N здесь применить нельзя, поскольку элементы И-НЕ в ней имеют двухстабильные выходы.
Использованный в нашей схеме элемент монтажного ИЛИ по отношению к сигналу высокого уровня реализует функцию И. В этом случае говорят о «монтажном И», или о функции монтажного И для сигнала Н, что физически эквивалентно функции монтажного ИЛИ по отношению к сигналу L. Об использовании функции монтажной логики свидетельствует условный знак рядом с обозначением элемента И или ИЛИ (рис. 2.52).
Дешифраторы
В логических системах дешифраторы применяются очень часто. Наиболее характерный пример — это схемы для преобразования двоичной цифровой информации в десятичную, что необходимо, например, в электронных часах. Другой пример — дешифровка информации, содержащейся в программах для ЭВМ. Вычислительное устройство имеет программный регистр, в котором записана информация о задачах, подлежащих реше-
fl=1
Рис. 2.53. Дешифратор в ИС и его таблица истинности (микросхема 74LS42N).
нию. Дешифратор, связанный с регистром, выдает на вычислительное устройство машины команду к действию, если записанная двоичным кодом программа указывает, что такая операция должна быть выполнена.
Схемы декодирования на элементах ТТЛ и ИС со средней степенью интеграции выпускаются разными фирмами. Пример см. на рис. 2.53. Это дешифратор 1 из 10 с десятью выходами. Чтобы получить десять различных комбинаций, двоичная последовательность импульсов на входе должна состоять из 4 бит. На рис. 2.53 четыре линии входа двоичной информации обозначены соответственно А, В, С и D. Управляющие сигналы, необходимые для дешифровки, вырабатываются в самой ИС, что позволяет ограничить число выводов двухрядного корпуса.
Управляющие цепи можно ограничить одним-единственным входом, для чего в корпус с двухрядными выводами помещают дополнительный инвертор._Схемы_обращения в ИС вырабатывают сигналы А и А, В и В, С и С, D и D. Таким образом, для дешифровки разных комбинаций двоичных посылок можно использовать четыре сигнала, каждый из которых имеет два противоположных уровня. Дешифровка реализуется на элементах И-НЕ с четырьмя входами. Если на всех четырех входах элемента И-НЕ появляется сигнал уровня Н, то уровень сигнала на выходе будет L. В элементе И-НЕ, обозначенном номером 0, это состояние наступает и в случае, когда низкий уровень будут иметь сигналы А, В, С и D. На входы верхнего элемента И-НЕ можно подавать сигналы А, В, С и D, что на практике происходит часто. Для элемента И-НЕ, обозначенного номером 1, сигналы должны иметь значения А, В, С, D; для элемента под номером 2 — соответственно А, В, С и D и т. д., как показано в таблице истинности на рис. ,2.53.
Дешифратор 74LS42N выполнен в корпусе с 16 двухрядно расположенными выводами.
Условные обозначения комбинированных функций
Условные обозначения функциональных связей на схемах рассмотрены в томе 1 настоящего курса. Там приведены примеры их обозначения в случае реализации функций И или ИЛИ (использовались буквы G и V, которые проставлялись внутри структурных блоков). Были описаны также обозначения функциональных связей сброса и ,ввода на структурных схемах триггеров, счетчиков, регистров. Наконец, было показано, как обозначаются функциональные связи между входами и выходами логических .схем с помощью цифр.
Говоря о связях, мы имеем в виду воздействия входных или выходных факторов и вызываемые ими входные или выходные последствия. Поясним это еще раз на некоторых примерах.
На рис. 2.54,а приведена схема четырех ключевых элементов И с двумя входами. За этими четырьмя схемами следует ключевой элемент ИЛИ-HE, причем выходы четырех элементов И соединены с входами элемента ИЛИ-HE. Внутренние соеди
нения здесь не показаны, поскольку элементы внутри корпуса
Рис. 2.54. а — комбинированный элемент И-ИЛИ-НЕ; б, в—условные обозначения функций и взаимосвязей.
Элементы И имеют два входа, из которых один общий.
позволяет упростить схему: не требуется изображать каждый элемент отдельно и сопровождать его дополнительными условными обозначениями. Из рисунка видно, что вход 3 верхнего элемента И соединен с одним из входов трех других элементов И. Таким образом, все четыре элемента И зависят от состояния входа 3. Эту зависимость можно упрощенно изобразить функциональным символом, как показано на рис. 2.54, б. Воздействующий вход здесь G1 (вывод 3). Входы 1, 2, 4 и 5 зависят от входа G1 элемента И, о чем говорит цифра у входов внутри блока. Буква G обозначает воздействие И, а цифра 1 указывает, что это воздействие распространяется на все входы, обозначенные цифрой 1. Символ функции ИЛИ, проставленный в верхней части блока, и полустрелка у выхода блока, обозначающая полярность, указывают, что после И выполняется функция ИЛИ.
Еще проще условное обозначение на рис. 2.54, в; оно имеет тот же смысл, что и обозначение на рис. 2.54, о. Элемент ИЛИ имеет выход, который зависит от входа G элемента И. Чтобы осуществить функцию ИЛИ, у элемента ИЛИ активным должен быть сигнал входа G1. Ситуация здесь точно такая же, как
на рис. 2.54, а. Там, чтобы активизировать сигналы входов элемента И, высокий уровень сигнала должен быть на третьем входе. Если на входе G1 уровень сигнала низкий, то он низкий и на всех входах элемента ИЛИ независимо от состояния остальных входов и внутреннего выхода элемента ИЛИ (рис. 2.54,в). Поэтому здесь цифрой 1 можно обозначить также и внутренний выход.
Документами МЭК предусмотрены условные обозначения не только для логических функций типа И, ИЛИ, но и для других функциональных связей и взаимозависимостей. Это обозначения команд, порядка (степени) мод, операций отрицания, временной зависимости. Кроме того, существует обозначение и такой зависимости, которая реализуется на элементах с трехстабильным выходом. Впрочем, об этом говорится в томе 1 настоящего курса.
Триггеры, например, могут реализовывать и функцию ввода, и функцию сброса; эти функции обозначаются соответственно буквами S и R. Более подробно об этом будет сказано в гл. 3. Если активны сигналы S, R или оба одновременно, то сигналы на выходе будут от них зависеть. Так, стандартный триггер переходит в состояние 1 (Q = l; Q=0), когда состояние внутреннего входа соответствует 1. Тогда мы говорим об установке триггера. С помощью входного сигнала R триггер возвращается в исходное состояние. В случае когда сигнал R внутри получает значение 1, элемент памяти (триггер) переходит в состояние О (Q=0; Q = l). Мыслимы также ситуации, когда доминирует один из сигналов R или S. Если приоритет за сигналом S, то его условное обозначение получает дополнительно цифру 1 и принимает вид SL Соответственно получают дополнительно цифру 1 условные обозначения выходов Q и Q. Если же приоритет за сигналом R, то к его условному обозначению добавляется цифра 1 и оно принимает вид Я1. Обозначения выходов тоже получают идентифицирующую цифру 1.
Может быть и такая ситуация, когда состояние выхода Q зависит от сигнала S, а состояние выхода Q — от сигнала R. Тогда условному обозначению S придается цифра 1, а обозначению R— цифра 2. При этом на ы^тходе Q внутри блока проставляется цифра 1, а на выходе Q — цифра 2. Если сигнал R воздействует на выход Q, а сигнал S на выход Q, то цифры у условных изображений, естественно, меняются местами. Наконец, возможна еще одна ситуация, когда состояния выходов Q не поддаются влиянию сигналов, имеющих одновременно одинаковые значения 1 или 0.
Говорить об установке (пуске) или сбросе в этом случае можно лишь при условии, что сигналы S и R неодинаковы.
На схемах это обозначается следующим образом: вход установки получает обозначение G1/2S, а вход сброса — G2i\R. Дополнительная цифра 1 у буквы 3 означает, что операция установки совершается, когда 3 = 1 и R = 0. Наконец, операция сброса 3 при реализации функции И может зависеть от Л, если про
Приоритет SПриоритет Ssi я a 1ft оо Qo ао 0 1 0 1 10 1011 tosi я a 1ft оо Qo ао 0 1 0 1 10 1011 toВтооды Sufi при реализации функции УЛИ Воздействуют на оба пазеда Пий. (приора - пета нет)sf иг та гаВтооды Sufi при реализации функции УЛИ Воздействуют на оба пазеда Пий. (приора - пета нет)sf иг та гаst «гR2 20.st «гR2 20.с оО 1с оО 1S1 2йR2 10.S1 2йR2 10.я яг za та о о % % о 1 о гя яг za та о о % % о 1 о г
Приоритет S
Приоритет S
si я a 1ft оо Qo ао 0 1 0 1 10 10
11 to
si я a 1ft оо Qo ао 0 1 0 1 10 10
11 to
Втооды Sufi при реализации функции УЛИ Воздействуют на оба пазеда Пий. (приора - пета нет)sf иг та га
Втооды Sufi при реализации функции УЛИ Воздействуют на оба пазеда Пий. (приора - пета нет)sf иг та га
st «г
R2 20.
st «г
R2 20.
с о
О 1
с о
О 1
S1 2й
R2 10.
S1 2й
R2 10.
я яг za та о о % % о 1 о г
я яг za та о о % % о 1 о г
S Воздействует на й в воздействует на ftS Воздействует на й в воздействует на ftS Воздействует на й R Воздействует на ftS Воздействует на й R Воздействует на ft
S Воздействует на й в воздействует на ft
S Воздействует на й в воздействует на ft
S Воздействует на й R Воздействует на ft
S Воздействует на й R Воздействует на ft
s ri та /а оо ао йо0 1 0 1 со 1 о 1 * 0 1s ri та /а оо ао йо0 1 0 1 со 1 о 1 * 0 1G1/2S 02/(ЯООС1го11G1/2S 02/(ЯООС1го11
s ri та /а оо ао йо
0 1 0 1 со 1 о 1 * 0 1
s ri та /а оо ао йо
0 1 0 1 со 1 о 1 * 0 1
G1/2S 02/(Я
ОО
С1
го
11
G1/2S 02/(Я
ОО
С1
го
11
S 10. —
— R1 10.^—Приоритет R
G1/2S а
G2/1R й ^
Выводы й и & зави-сят от SR и SR
Рис. 2.55. Варианты возможных взаимосвязей S/? (установка — сброс).Qo и Qo — содержание памяти в операции установки или сброса.
исходит инвертирование (черта над цифрой 2). Это значит, что сигнал R при установке не должен быть активным. Когда сигнал ^ = 1, то для возврата элемента памяти в исходное состояние сигнал 3 должен быть равным 0, т. е. неактивным. Описанные возможные ситуации взаимозависимостей сигналов пуска и сброса иллюстрирует таблица истинности на рис. 2.55.
В триггерах существуют и командные зависимости, поскольку они вообще свойственны элементам памяти. Смысл командного или управляющего сигнала в том, что он освобождает триггер для приема информации.
Выше уже было сказано, что счетчики позволяют загружать внутренние триггеры двоичной информацией, которая поступает на параллельный информационный вход. Счетчики такого рода позволяют производить подсчет по команде тактового сигнала и вводить параллельный поток двоичной информации. Для этого схема имеет специальный так называемый модовый вход; поступающий через него сигнал определяет режим работы — счет или ввод потока с информационного входа. Соотношение сигналов на этом входе и сигналов на других входах, а также их влияние на реализуемые функции можно также установить по условным обозначениям функций элементов на схеме. Функция отрицания используется в тех случаях, когда по команде с входа требуется инвертировать полярность сигнала на выходе. Для обозначения этой функции на схеме у входа элемента ставится буква N и цифра, которая указывает номер управляемого выхода.
Внутренние взаимосвязи элементов схем — это так называемые перекрестные взаимозависимости, свойственные счетчикам и сдвиговым регистрам. Они исключают необходимость организации внешних межэлементных связей. Условным обозначением внутренних взаимосвязей служит большая латинская буква Z и цифра рядом с ней; они ставятся на схеме у выхода элемента и означают, что данный выход оказывает влияние на вход, номер которого указывает цифра.
Наконец, существует и адресная зависимость, используемая в запоминающих устройствах и в других логических элементах. Селектирование нужного кодового слова, необходимого для ввода и считывания информации в запоминающем устройстве, зависит от сообщенного ему адреса. В этом и состоит адресная зависимость операции селектирования. Более подробно адресная зависимость будет рассмотрена в гл. 2 следующего тома. Чтобы исключить возможные ошибки и неясности на структурных схемах логических устройств, условные обозначения взаи- мозависимостей должны строиться по определенным правилам. Они состоят в следующем:
Вход или выход, который оказывает воздействие, обозначают буквой, рядом с которой ставится цифра. На одном и том же блоке эта цифра не должна применяться на обозначениях других воздействующих входов или выходов.
Вход или выход, который подвергается воздействию, обозначается той же цифрой, что и воздействующий вход или выход.
Если взаимозависимость между воздействующими входами и выходами, с одной стороны, и подвергающимися воздействию входами и выходами — с другой, наступает лишь в случае, когда внутренние воздействующие входы и вы-
ходы неактивны, то над цифрой у зависимого входа или выхода ставится знак минус (так, например, цифра 1 получает дополнительное обозначение 1).
Если данному зависимому входу или выходу уже придан дополнительный символ (буквенное условное обозначение), то цифра, обозначающая номер воздействующего входа или выхода, ставится перед буквой. Пример; на схеме мультивибратора среди прочих обозначены буквами входы С и S (тактовый и информационный). Пусть вход С оказывает воздействие на вход S. Вход 3 обозначен номером 1. Тогда эта единица ставится и перед буквой S; так получаем условное обозначение 13.
Если данный вход или выход подвергается воздействию нескольких других входов или выходов, то у этого входа или выхода ставится несколько цифр, разделенных запятыми. Временная последовательность (чередование) воздействий определяется порядком расположения цифр. При этом левая крайняя цифра является доминантой.
Если одна и та же буква вынужденно придана двум воздействующим входам или выходам, то одному из этих символов дополнительно придается большая буква Л. Если этой буквы нет, то следует считать, что обозначенные одинаковой буквой воздействующие входы или выходы взаимосвязаны между собой логической функцией ИЛИ.
Чтобы дополнительный функциональный символ не был ошибочно принят за другое обозначение на схеме или когда неясен его смысл, цифру можно заменить, например, буквой греческого алфавита.
Приведенные правила логически вытекают из практики применения условных обозначений и получились как бы сами собой. Но даже если их не знать, то и тогда в большинстве случаев можно все-таки прийти к правильной интерпретации схем. Заметим попутно, что для этого надо хорошо знать функции, искомые при чтении схем. При незнании их интерпретация схем для тех, кто не знаком с условными обозначениями МЭК, будет весьма затруднительна. Поэтому далее при рассмотрении цифровых функций мы в целях тренировки будем пояснять символику МЭК-
Обозначения комбинированных функций на структурных схемах
В томе 1 настоящего курса структурные схемы уже фигурировали. Было указано, что с помощью структурных схем можно наглядно отобразить процессы в пределах даже одной
функции. Хотя структурные схемы вряд ли будут применяться для отображения элементарных (базовых) функций, нам все- таки представляется целесообразным рассмотреть несколько таких структурных схем. Они легки для восприятия и очень помогут при рассмотрении более сложных функций; без них вряд ли можно обойтись.
При анализе сложных функций очень важно проследить за последовательностью частных операций (алгоритмом), а это очень хорошо можно отразить с помощью структурной схемы.
Рис. 2.57. Схема реализации функцеж ИЛИ для логической 1.Рис. 2.57. Схема реализации функцеж ИЛИ для логической 1.Рис. 2.56. Схема реализации функции И для логической 1.
Рис. 2.57. Схема реализации функцеж ИЛИ для логической 1.
Рис. 2.57. Схема реализации функцеж ИЛИ для логической 1.
На рис. 2.56 изображена структурная схема логической функции И. На схеме видно, что условное изображение операции решения (ромб) дает ответ на вопрос, являются ли А или В единицей. Если и Л, и В таковыми являются (оба да), то условие Л = 1 и В = 1 выполнено. Если Л = 0, или В = 0, или, наконец, и Л —О, и В = 0, то, очевидно, справедливо Л+В = 0. Это утверждение совпадает с данными таблицы истинности для логического элемента И. Структурная схема логической функции ИЛИ показана на рис. 2.57. И здесь условным изображением задается вопрос, является ли Л или В или оба единицей. Если Л = 1, или В = 1, или оба дают единицу (оба да), то и здесь справедлива запись Л+В=1 (истинны). Если Л = 0 и В = 0 (т. е. ответ на поставленный вопрос отрицательный), то тогда справедливо Л-В = 0. В принципе структурные схемы на рис. 2.56 и 2.57 мало отличаются друг от друга. Но есть различие в ответах, к которым пришли в отношении переменных Л и В.
На рис. 2.58 приведена структурная схема компаратора. Видно, что если Л и В одинаковы по логическому значению
(т. е. оба 1 или оба 0), то тогда А = В. Если же Л = 0, 5 = 1 или Д = 1, а 5 = 0, то тогда ответ имеет вид А#=В. Все это соответствует таблице истинности для компаратора. Функцию элемента памяти как разновидности триггера также можно изобразить структурной схемой. Такая схема показана на рис. 2.59, она описывает триггер типа SR. И здесь символы решения проводят опрос входных переменных. Если на вопрос, является ли 5 еди-
A,SA,SРис. 2.58. Схема реализации функции сравнения.Рис. 2.58. Схема реализации функции сравнения.Рис. 2.59. Схема реализации функции памяти (регистр SR).Рис. 2.59. Схема реализации функции памяти (регистр SR).
A,S
A,S
Рис. 2.58. Схема реализации функции сравнения.
Рис. 2.58. Схема реализации функции сравнения.
Рис. 2.59. Схема реализации функции памяти (регистр SR).
Рис. 2.59. Схема реализации функции памяти (регистр SR).
ницей, следует ответ «да», а на вопрос, является ли 5 единицей, следует ответ «нет», то это приводит к срабатыванию триггера (Q=l). Если справедливо 5 = 0 и 5 = 1, то произойдет сброс триггера в исходное состояние (Q = 0). Если обе входные переменные есть 1, то триггер не среагирует.
На рис. 2.60 показана структурная схема триггера, который срабатывает (запускается или сбрасывает) только нарастающим фронтом тактового импульса (7=1). В случае когда 5=1 и 5 = 0, положительный ответ на вопрос 7=f приведет к сбросу триггера. Если 5 = 0 и 5=1, то в момент нарастания тактового импульса произойдет сброс. Такой же структурной схемой изображаются триггеры типов JR и D, которые рассмотрены в следующей главе.
Если внимательно рассмотреть структурные схемы, то можно увидеть, что в последовательности элементарных логических функций существует определенный порядок. Вероятно, именно поэтому такими структурными схемами часто отображаются функции элементов, которые должны реализовываться в строго
Рис. 2.60. Схема реализации функции памяти с синхронизацией (SRT-триггер).Рис. 2.60. Схема реализации функции памяти с синхронизацией (SRT-триггер).
Рис. 2.60. Схема реализации функции памяти с синхронизацией (SRT-триггер).
Рис. 2.60. Схема реализации функции памяти с синхронизацией (SRT-триггер).
определенной последовательности. Впрочем, об этом уже говорилось. Это отчетливо видно по элементарным процессам, протекающим по заданной программе (программируемые функции). Определенную последовательность можно увидеть и в чередовании элементарных операций, управляемых ключевым устройством. Как правило, операции совершаются последовательно.
Рис. 2.61. Диаграмма последовательности состояний SRT-триггера.
Из структурной схемы логических элементов И, ИЛИ и компараторов может показаться, что сначала реализуется опрос Л = 1, а затем опрос В = 1. В действительности, однако, это не так. Внутри самого элемента эти две операции протекают почти одновременно. Если вообще здесь можно говорить о последовательности, то вполне возможно, что сначала совершается опрос 5 = 1 и затем опрос Л = 1. Четко выраженная последовательность операций прослеживается на структурной схеме SRT- триггера. (Триггер с входами установки, сброса и синхронизации.) Сначала должен появиться тактовый импульс, и затем уже следует опрос о том, какую информацию несут входы — информационный и сброса.
На последовательность элементарных операций указывают и так называемые диаграммы состояний, рассмотренные в томе 1
настоящего курса. Состояния на схемах имеют буквенные обозначения с цифровыми индексами, заключенными в кружок. На линиях, соединяющих обозначения состояний, указываются условия, при которых должен совершиться переход из одного состояния в другое.
Если изобразить диаграмму состояний SRT-триггера, то она получит вид, показанный на рис. 2.61. Исходным является состояние покоя /СО, за ним (после операции 7) наступает состояние /С2, когда совершается опрос, активен ли сигнал 3 или нет. Если ответ утвердительный, т. е. если 3 активен, то следует ответвление на КЗ. Если сигнал S неактивен, то следует ответвление на К4. Если сигналы 3 и R неактивны, то это приводит к запуску мультивибратора. Если R активно, а 3 неактивно, то далее последовательность через К2 и КЛ приводит к «сбросу». Видно, что диаграмма состояний во многом совпадает со структурной схемой.
Серия быстродействующих КМОП-элементов 74НС
Как было отмечено в томе 1 настоящего курса, быстродействие элементов КМОП-логики меньше, чем ТТЛ. Однако по сравнению с элементами ТТЛ у элементов КМОП-логики меньше рассеяние в статическом состоянии, поэтому элементы КМОП-логики применяются в системе, где требуется обеспечить минимальное потребление энергии.
Впервые элементы КМОП-логики появились в начале 70-х годов, но и сейчас технология их продолжает совершенствоваться. Многие фирмы-изготовители улучшают свойства этих элементов, в особенности быстродействие. В настоящее время разработчики микроминиатюрной радиоэлектронной аппаратуры уже имеют в своем распоряжении, правда в ограниченных количествах, быстродействующие логические элементы КМОП- технологии. Это серия элементов 74НС. Свойства таких элементов почти такие же, как элементов ТТЛ. Элементы двух серий совместимы между собой и по проводимости, поэтому в одной конструкторской разработке можно применять элементы ТТЛ и КМОП-логики серии 74НС. Взаимная замена элементов LS-ТТЛ и 74НС-МОП может привести к трудностям, прежде всего в связи с разными напряжениями логических уровней. Это значит, что при подключении элементов серии 74НС к элементам LS-ТТЛ может потребоваться преобразование уровней логических сигналов. Поэтому без крайней нужды применять совместно элементы этих двух серий не рекомендуется. К данной проблеме мы еще вернемся.
В технологии логических элементов серии 74НС использован новый элемент, так называемый «кремниевый ключ», являю-
щийся дальнейшим усовершенствованием КМОП-логики. Кремниевый ключ уже применяется в микропроцессорах (например, в микропроцессоре NSC800) и других периферийных устройствах ЭВМ фирмы National Semiconductor (NS).
Логические элементы серии 74НС в настоящее время изготавливаются несколькими фирмами, ведущими в КМОП-технологии, такими, например, как NS, RCA, Motorola и Philips. Уже выпускаются более ста различных по функциям БИС и сверх- БИС, в том числе и заменяющие элементы старых серий 4000 и 4000В. Фирмы — изготовители микроэлектронных логических элементов считают, что логические элементы серии НС к концу 80-х годов станут самыми распространенными и что на их базе будут разработаны периферийные устройства и микропроцессоры КМОП-логики. Что касается стоимости, то, как ожидается, в связи со значительным сокращением габаритов кристаллов (чипов) микросхемы новых серий, в том числе БИС, будут конкурентоспособными с аналогичными ИС ТТЛ.
При решении вопроса о целесообразности использования элементов серии 74НС при разработке ИС средней и большой интеграции важнейшими факторами являются компактность конструкции, ее масса и пониженная чувствительность к внешним помехам.
Некоторые свойства базовых элементов 74НС
Благодаря большей плотности размещения активных элементов и соединений в одном кристалле элементы серии 74НС работают при меньшем напряжении питания, чем элементы серии 4000 КМОП-логики. Оно может быть в пределах от +3 до 4-6 В, т. е. в среднем 4-5 В. Такое напряжение уже в течение ряда лет используется в схемах ТТЛ и в микропроцессорах NMOS- и НМОS-технологии. Для элементов КМОП-логики принято напряжение питания 5 В, что позволяет обеспечить взаимозаменяемость систем питания схем КМОП-логики и ТТЛ.
Несовместимость по напряжениям логических уровней 74НС- и ТТЛ-элементов выбрана умышленно. Как сказано выше, применять совместно элементы той и другой серии без специальных мер нельзя. Особенно сложен переход от элементов LS-ТТЛ к элементам серии 74НС по высоким логическим уровням. Для этой цели среди изделий фирм имеются специальные переходные элементы, позволяющие реализовывать такие переходы.
Предельные параметры некоторых микросхем серии 74НС даны в табл. 2.3. Максимальное напряжение питания 7 В, минимально допустимое — 0,5 В. Напряжения выше и ниже указанных могут вызвать разрушение микросхемы. Приведенные
Таблица 2.3. Предельные значения параметров микросхем серии 54/74 НС (быстродействующие КМОП-элементы)
Параметр
Минималь-
Максималь-
Единицы
ное значение
ное значение
измерения
исс
Напряжение питания (Пв)
—0,5
7,0
в
и., и„
Напряжение входа и выхо-
—0,5
исс + Н,Ь
в
да
150
7,
Температура хранения
—65
°C
Pd
Мощность рассеяния
500
300
мВт °C
TL
Температура нагрева ввода при пайке (10 с)
предельные значения справедливы и для входов, и для выходов элементов в разных функциональных режимах.
В табл. 2.4 даны рекомендуемые рабочие режимы. Выходной ток может принимать значения в пределах ±25 мА. Как и в других логических микросхемах, в серии 74НС имеется 54-я подгруппа специального (военного) назначения. В таблице это заметно по показателям допустимых рабочих температур.
Основные параметры микросхем серии 54/74НС приведены в табл. 2.5. Там даны минимальные и максимальные значения
Таблица 2.4. Рекомендуемые режимы работы микросхем серии 54/74 НС (быстродействующие КМОП-элементы)
Параметр
Минимальное значение
Максимальное значение
Единицы измерения
UccНапряжение питания (Пв)
3,0
6,0
в
■Ui, Uu Напряжение входа и выхода
0,0
«се
в
ТинВыходной ток при сигналах
уровней Н и L
0,0
±25
мА
ЛееТок при напряжении UCc
логического заземления
0,0
+50
мА
7От*Температура окружающей
среды у микросхем серии 74НС
—40
+85
°C
Тот*Температура окружающей
среды у микросхем серии 54НС
—55
+125
°C
Таблица 2.5. Основные параметры микросхем серии 54/74НС
Минимальные н максимальные значения справедливы в пределах рабочих температур ^сс=5,0 В±10% (UCC=UB)
Параметр
Условия
Минимальное значение
Максимальное значение
Единицы измерения
Um
Входное напряжение
И
[7=0,5 В
или Ucc — 0,5 В
Ucc™
4,5
В
3,15
В
U,L
Входное напряжение
L
Iuit<\ мкА
Uи = 0,5 В
или [7cc —0,5 В
исс=
Ucc=
5,5
4,5
В
В
3,85
0,9
В
В
U он
UoL
^он
IoL
h
Выходное напряжение
Выходное напряжение
Выходной ток Н
Выходной ток L
Входной ток
Н
L
7uZfCl мкА
Ui= Ucc
кн< 1 мкА
Ui=Ucc
Iuit< 1 мкА U^Ucc
Uu=Ucc -
Ut=Ucc
Uu-QAb
Ut=Ucc
или потенциал логического нуля (земля)
или потенциал логического нуля (земля)
или потенциал логического нуля (земля)
0,8 В
или потенциал логического нуля (земля)
или потенциал логического нуля (земля)
Ucc™
54НС
74НС
54НС
74 НС
5,5
В
67^—0,05
-3,4
—4,0
3,4
4,0
1,10
0,05
±1,0
в
В
в
мА
мА
мА
мкА
loz
Выходной ток в неопре-
Uuit = Ucc или потенциал логиче-
±1,0
мкА
деленном состоянии
ского нуля (земля)
(трехстабильиый вы-
ход)
SSI
2
мкА
Промежуточный каскад/триг-
4
мкА
гер 25 °C
MSI/каскад управления
8
мкА
Ice.
Потребляемый ток
Ui=Ucc или по- ' SSI
20
мкА
тенциал логиче- Промежуточный каскад/триг-
40
мкА
ского нуля (зем-гер 85 °C
ля), выход не- MSI/каскад управления
80
мкА
нагруженныйSSI
40
мкА
Промежуточный каскад/триг-
80
мкА
гер 125 °C
MSI/каскад управления
160
мкА
входных и выходных напряжений, входных и выходных токов. При высоком уровне (уровень Н) напряжение в заданных таблицей условиях может быть 1,6 В, а при низком уровне (уровень L) — 1,05 В в отсутствие нагрузки. Из табл. 2.5 видно, что на выходе ток нагрузки может быть равен потребляемому току (4 мА).
Мощность, ВтМощность, Вт(тактовой частоты) системы на элементах ТТЛ и КМОП-логики.(тактовой частоты) системы на элементах ТТЛ и КМОП-логики.200 элементов, 150 счетчиков, 150 полных сумматоров. Каждый выход нагружен на конденсатор емкостью 50 пФ.200 элементов, 150 счетчиков, 150 полных сумматоров. Каждый выход нагружен на конденсатор емкостью 50 пФ.
Мощность, Вт
Мощность, Вт
(тактовой частоты) системы на элементах ТТЛ и КМОП-логики.
(тактовой частоты) системы на элементах ТТЛ и КМОП-логики.
200 элементов, 150 счетчиков, 150 полных сумматоров. Каждый выход нагружен на конденсатор емкостью 50 пФ.
200 элементов, 150 счетчиков, 150 полных сумматоров. Каждый выход нагружен на конденсатор емкостью 50 пФ.
Интерес представляет зависимость потребляемой мощности от тактовой частоты системы. Приведенная кривая относится к системе, состоящей из 200 вентильных элементов, 150 счетчиков, 156 полных сумматоров. Все выходы нагружены на емкость 50 пФ (рис. 2.62). Из рис. 2.62 отчетливо видно, что если конструируемая система должна удовлетворять требованиям ограниченного теплорассеяния, то предпочтение по показателю потребляемой мощности следует отдать элементам серии 74НС.
На рис. 2.63 для сравнения приведены характеристики помехозащищенности микросхем серии 74НС и ИС ТТЛ. Для ИС ТТЛ пороговое напряжение помех при высоком уровне сигнала равно 0,7, а при низком — 0,4 В.
Что касается элементов серии 74НС, то у них, как это видно
Рис. 2.63. Сравнительные характеристики помехозащищенности микросхем серии 54/74 НС и ИС ТТЛ.
из табл. 2.5, помехозащищенность зависит от рабочего напряжения. При напряжении логического сигнала высокого уровня 5 В напряжение помехи равно 1,4 В, а при низком уровне сигнала равно 0,95 В. Из графика видно, что элементы обоих типов (74НС- и 74LS-TTJI) можно применять совместно, правда путем перекрестного включения, так как уровень Н элемента LS-ТТЛ может быть «очень низким» для элемента 74НС.
На рис. 2.64 дана зависимость между напряжением и током на выходах элементов обоих типов. Наконец, в табл. 2.6 приведены средние значения временных задержек для ключевых элементов И-НЕ и восьмизвенной согласующей схемы на элементах 74LS, 74С и КМОП-4000. Для сравнения в таблицах приведены также максимальные частоты работы декадных счетчиков на элементах обеих серий. Как следует из таблиц, по параметру временных задержек элементы 74НС благоприятнее 74LS. Счетчик на КМОП-элементах 74НС обладает большим быстродействием, чем такой же счетчик на элементах LS-ТТЛ. КМОП-элементы 74НС, как и обычные элементы КМОП, на входах имеют шунтирующие диоды, которые служат защитой от разрядов статического электричества.
Напряжение на выходе, ВНапряжение на выходе, В
Напряжение на выходе, В
Напряжение на выходе, В
; 2.64 Зависимость выходного тока от напряжения на выходе для мик-росхем 74НМ и 74LS.
выход в режиме втекания тока (в мА); б — выход в режиме вытекания тока (в мА).
Таблица 2.6. Временные и частотные свойства микросхем 74НС, 74LS, 74С и КМОП-4000
Функция
Параметр
КМОП ТИП
74НСХХ значение
Bip
74LSXX значение
КМОП
74СХХ значение
КМОП
CD4000 начение
Единицы измерения
Элемент И-НЕ
tp — время задержки распро-
74НС00
10
74LS00
10
74С00
35
CD4011B
105
НС
Декадный дс-
странения
tp — время от тактового нм-
74НС160
20
74LS160
18
74С160
230
CD40160B
230
НС
литель
пульса до момента выхода
tp — время от тактового им-
20
20
270
270
нс
пульса до сброса
f макс — максимальная тактовая
35
32
4,0
4,0
МГц
частота
Восьмиразряд-
tp — время от входа до выхо-
74НС241
11
74LS244
12
74С244
40
CD4503B
65
НС
ный промежу-
да
точный каскад
tn— время от третьего входа
15
15
45
80
нс
установки до выхода в неопределенном состоянии
tn — время от третьего входа установки до выхода сигнала уровня Н или L
15
20
50
95
НС
ггГлава 3
г
г
ЭЛЕМЕНТЫ ЗАПОМИНАЮЩИХ УСТРОЙСТВ
Введение
В предыдущей главе элементы памяти как устройства, способные хранить цифровую информацию, уже упоминались. Элементы памяти необходимы прежде всего в системах с последовательной обработкой информации, где они позволяют регистрировать результаты промежуточных этапов обработки. Элементы памяти могут существовать и как самостоятельные устройства. При этом, как правило, они используются большими группами, называемыми регистрами на п бит, где п — число ячеек памяти.
В одном регистре можно записать двоичную последовательность, представляющую двоичное число. Однако и отдельному биту можно придавать самостоятельное значение. Так, например, в одном регистре можно записать ситуацию на железной дороге с несколькими поездами (имеется в виду модель). Состояние на каждом участке дороги можно представить в регистре одним битом. Если на данном участке поезд есть, то бит получает значение, например, логической 1. Если на этом участке поездов нет, то бит получает значение логического 0. В промышленной электронике один бит в регистре может отражать, например, состояние какого-либо элемента или регулирующего устройства.
Однобитные регистры разных модификаций применяются не только в дискретной цифровой технике, но и в ЭВМ, где они служат для записи данных в блоке управления арифметическими операциями. Различают знаковые регистры, регистры передачи, регистры паритетности и т. д. При появлении прерываний в программе управления ЭВМ соответствующая информация записывается регистром и затем может анализироваться. Регистр с ячейками памяти на один или на несколько байтов (1 байт=8 бит) является составной частью арифметического блока ЭВМ, с помощью которого записываются текущие входные данные и получаемые результаты. Другие регистры выполняют в ЭВМ функции адресаторов и программных счетчиков. При вводе данных регистры могут использоваться для запоминания положений клавишей на пульте управления; в регистр можно вводить также цифро-буквенную информацию, преобра-
зованную в двоичную последовательность. Наряду с регистрами для записи одиночных бит или групповых (многобитовых) посылок существуют и так называемые регистровые большие ЗУ.
Современные твердотельные ЗУ в микросхемах обладают емкостью памяти в несколько тысяч бит. В качестве примера можно назвать ЗУ с прямым доступом к записанной информации (сокращенно в технической литературе на английском языке их называют RAM — Random Access Memory). Эти ЗУ обычно выполняются из элементов МОП-логики; их можно разделить на две категории: статические и динамические. В статических ЗУ ячейками памяти служат триггеры, а в динамических ЗУ — внутренние емкости управляющего электрода МОП-транзистора. Такие ЗУ периодически должны «освежать» свою память, так как емкости со временем вследствие утечки теряют заряд, т. е. теряют и записанную информацию. Более подробно большие ЗУ будут рассмотрены в гл. 2 тома 3 настоящего курса. Элементы памяти используются и в счетчиках для регистрации предыдущего результата при счете вверх или вниз.
В этой главе будет рассмотрено несколько наиболее типичных интегральных микросхем запоминающих устройств на триггерах, которые часто применяются в цифровой технике.
RS-триггеры
При рассмотрении комбинированных логических функций, реализуемых на элементах И, ИЛИ, И-НЕ и ИЛИ-НЕ, было показано, как из этих элементов можно собрать триггер. Триггер такого типа называют RS-триггером (Reset — сброс, Set—■ установка); здесь речь в принципе будет идти о мультивибраторах с двумя устойчивыми состояниями — установки и сброса.
Триггер на элементах И-НЕ представлен на рис. 3.1, а. Как уже было показано в гл. 2, двухстабильный триггер вводится в состояние логической 1 с помощью элемента И-НЕ, когда на входы установки S и сброса R поступают сигналы низкого уровня А. Это важно, поскольку означает, что вводить триггер в состояние установки при определенных условиях можно также, воздействуя на входы R и S сигналами высокого уровня от логических элементов И-НЕ или от элементов ИЛИ-НЕ.
Триггер же, состоящий из двух элементов ИЛИ-HE, вводится в состояние установки //-активными сигналами на обоих входах— установки и сброса. Пример триггера на элементах ИЛИНЕ приведен на рис. 3.1,6, а эксперименты с таким триггером описаны в гл. 2, разд. 2.15. Триггером на элементах ИЛИ-НЕ можно управлять, используя ключевые элементы И-НЕ или ИЛИ-НЕ, на входы которых подаются /.-активные сигналы. Для этого уровень на выходе ключевого элемента должен быть вы-
Функциональная таблица
Рис. 3.1. RS-триггер на элементах И-НЕ (а) и ИЛИ-HE (б).
Из функциональных таблиц видно, что элемент И-НЕ может управляться сигналами L, а элемент ИЛИ-НЕ — сигналами Н.
леса)
• й(Г) О_(Н)
А(Н) В(Н) С ГН)
Рис. 3.2 Установка и сброс RS-триггера на элементах И-НЕ (Д-З и N4).
соким. Здесь мы ограничимся лишь рассмотрением возможностей введения RS-триггера в состояние установки и сброса с помощью сигналов от логического элемента И-НЕ.
Триггер на элементах И-НЕ, показанный на рис. 3.2. вводится в состояние логической 1, когда переменные А, В и С одновременно имеют высокий уровень (функция И). Сброс происходит, если высокий уровень имеют переменные D, Е и F. То же самое осуществляется и в RS-триггерах с входными элементами ИЛИ-HE, но с тем лишь отличием, что сброс происходит, когда высокий уровень имеет хотя бы одна переменная.
На практике триггеры управляются (ввод — сброс) с помощью тактовых (синхронизующих) сигналов. Здесь имеются в виду триггеры, образующие регистры. Нетрудно представить себе ситуацию, когда цифровая информация с собирательной шины, согласно расписанию работы какой-то установки, должна вводиться в определенный момент времени в ЗУ на регистрах. Тогда переменные на входах установки и сброса данного триггера будут представлять собой соответственно тактовый сигнал 2ct и сигнал данных Dn.
Односторонняя и двусторонняя запись информации в RS-триггере
Записывать цифровую информацию в триггер тактовыми сигналами 2с/ можно двумя способами — односторонним и двусторонним. При одностороннем способе триггер сначала сбрасывается в нулевое состояние, а уже потом в него вводится новая информация. На рис. 3.3. показаны структурная и принципиальная схемы реализации односторонней записи.
Видно, что L-активный сигнал 2с/(L), поступающий на вход сброса, возвращает триггер в исходное состояние 0. Затем под действием //-активного сигнала 2ct(H), полученного в результате обращения сигнала L, вводится сигнал с шины D. Переход сигнала с шины в регистр произойдет, если вход сброса триггера свободен. Другими словами, этот вход незадолго до ввода должен получить высокий уровень Н. Возможность ввода сигнала обеспечивается тем, что сигнал 2с1^Щ из-за задержки поступает немного позже, чем сигнал 2сЦЕу
Задержка, создаваемая в процессе обращения сигнала, оказывается достаточной для достижения желаемого эффекта, потому что N2 и 7V3 взаимно компенсируют друг друга. Чтобы ввести в триггер информацию с шины данных, сигнал 2с/ должен следовать за сигналом Q(//) на выходе, в то время как сигнал на выходе Q(L) сначала сохраняет низкий уровень, а затем, когда сигнал сброса 2с/(L) исчезает, следует за вводи-
мым сигналом. Тактовый сигнал 2с/(Я), как это вытекает из сказанного ранее, должен быть выделен из сигнала 2c/(L).
На рис. 3.4 приведена временная диаграмма процессов ввода информации и сброса в элементарном RS-триггере. Видно, что после прихода сигнала установки или сигнала сброса срабатывает задержка длительностью, достаточной для двух обращений. Триггер окончательно принимает информацию по истечении этой задержки. Это действительно так, потому что сигнал установки или сброса должен претерпеть два обращения ^l и N2 для того, чтобы на данном входе эффект был таким же, какой создается входным информационным сигналом.
На рис. 3.5 приведена временная диаграмма односторонне управляемого триггера. Тактовый сигнал 2с/(L) поступает раньше и приводит к сбросу. После задержки в одно обращение поступает вводимый сигнал 2с/(Я). В тот же самый момент (т. е. после задержки) сигнал низкого уровня на выходе Q(L) обращается в сигнал высокого уровня N2. Вход освобождается для вводимого сигнала лишь после двух обращений сигнала (N3 и /VI) на выходе Q. Сигнал высокого уровня на выходе Q за время 2с/ повторяет сигнал D на информационном входе и его запирание может наступить лишь после того, как исчезнет
ттRR
т
т
R
R
Рис. 3.3. Односторонний (о) и двусторонний (6) ввод информации в RS- триггер.
Приведены также структурные схемы триггера.
Рис. 3.4. Временная диаграмма установки и сброса RS-триггера.Новое положение триггер принимает после двух задержек инвертирования.Рис. 3.4. Временная диаграмма установки и сброса RS-триггера.Новое положение триггер принимает после двух задержек инвертирования.Рис. 3.5. Задержки сброса и установки односторонне управляемого RS-триггера.См. схему на рис. 3.3. аРис. 3.5. Задержки сброса и установки односторонне управляемого RS-триггера.См. схему на рис. 3.3. а
Рис. 3.4. Временная диаграмма установки и сброса RS-триггера.
Новое положение триггер принимает после двух задержек инвертирования.
Рис. 3.4. Временная диаграмма установки и сброса RS-триггера.
Новое положение триггер принимает после двух задержек инвертирования.
Рис. 3.5. Задержки сброса и установки односторонне управляемого RS-триггера.
См. схему на рис. 3.3. а
Рис. 3.5. Задержки сброса и установки односторонне управляемого RS-триггера.
См. схему на рис. 3.3. а
сигнал 2сЦЩ. В этом интервале времени триггер информации
не содержит.
Как говорилось выше, наряду с односторонним способом ввода информации в триггер существует и так называемый двусторонний, или двойной, способ. Структурная схема реализации этого способа показана на рис. 3,3, б. Чтобы ввести в триггер информацию с шины данных, управляя тактовым сигналом Set, кроме двух элементов И-НЕ, включенных соответственно в цепи входов ввода данных и сброса, надо иметь еще
один элемент для инвертирования информационного сигнала. Если информационный сигнал сам по себе имеет две полярности, то дополнительное инвертирование не требуется. Будем
считать, что информационный сигнал на входе D в момент времени 2 с/ имеет высокий уровень Н. Тогда на входе установки будут существовать две переменные, которые имеют высокий уровень. Это означает, что сигнал на выходе ЛЗ будет иметь низкий уровень L. Поэтому уровень на выходе Q триггера будет высоким. С другой стороны, на входе сброса сигнал 2с/ имеет низкий уровень и вводимый сигнал тоже низ-
кого уровня. Поэтому выход N4 сохраняет высокий уровень Н. Поскольку триггер по входу сброса N2 реагирует только на L-активный сигнал, то в описанной ситуации сброса не произойдет. Если по линии данных подать сигнал Q(£), то на выходе N3 будет сигнал уровня Н, а на выходе N4 будет сигнал уровня L. Теперь и на входе сброса триггера (/V2) уровень станет низким, и, следовательно, Q^L) получит значение логической 1, a Q^H^—значение 0. Триггер вернулся в нулевое состояние в соответствии с информацией с линии данных D.
Рис. 3.6. Задержки установки двусторонне управляемого RS-триггера.Рис. 3.6. Задержки установки двусторонне управляемого RS-триггера.При двустороннем способе ввода данных с использованием тактового сигнала триггер принимает информацию уже на переднем фронте импульса, но после задержки, соответствующей трем инвертированиям импульсов ^N3, NX и N2Y Как видно из рис. 3.6, информация после трех инвертирований остается стабильной на двух выходах Q(/7) и Q(L) и может подвергаться дальнейшей
Рис. 3.6. Задержки установки двусторонне управляемого RS-триггера.
Рис. 3.6. Задержки установки двусторонне управляемого RS-триггера.
обработке. Заметим здесь, что блокировка схемы наступит лишь после прохождения сигнала 2с/. Если сигнал 2с/ неактивен, то
сигнал на входе данных уже не оказывает влияния на состояние триггера. RS-триггер, выполненный в виде интегральной схемы, обычно содержит логические элементы И-НЕ, которые реализуют функции памяти, ключей установки и сброса. Эти же функции можно реализовать с помощью элементов ИЛИ-HE, но тогда на входах установки и сброса надо использовать £-активные переменные. Элементы И-НЕ, из которых построены триггеры, обычно дополняются еще двумя входами. Это позволяет осуществлять ввод данных и сброс триггера независимо от информации, поступающей на другие входы.
Дополнительные входы триггера называют входами предустановки и предсброса. Их можно использовать, например, для того, чтобы перевести триггер регистра в состояние 0 или 1 до начала обработки сигнала. Особенно полезной эта мера может оказаться при включении напряжения питания, потому что бывают ситуации, когда невозможно заранее предсказать, в каком состоянии окажется триггер. Для надежности непосредственно после включения напряжения питания на триггер автоматически подаются импульсы предустановки и сброса, которые переводят его в желаемое состояние.
Рис. 3.7. RS-триггер с несколькими входами установки и сброса (а) и его структурная схема (б).
Выше мы исходили из того, что сигнал вводится в триггер от единственного источника, а для управления используется тактовый сигнал 2с/. В триггер могут, однако, вводиться сигналы и от нескольких источников, как показано на рис. 3.7. Структурная схема такого устройства приведена на рис. 3.7,6. Видно, что число ключей установки и сброса увеличено до 3. К ключам можно подводить несколько линий, с которых информация может вводиться в разное время. Способ ввода данных может быть и двусторонним и односторонним. При этом единст-
Oct let 2ct 3ct 4ct Set 6ct 7ct t
Рис. 3.8. Последовательная работа RS-триггера.
В моменты Oct, let и 2ct записывается информация от источника Dy, в моменты 3ctи 4ct — от источника £>2 и в моменты Set, Oct и let — от источника D3.
венный триггер можно использовать для записи информации, поступающей с разных линий и в разное время. Временная диаграмма процесса последовательной записи информации приведена на рис. 3.8. Видно, что информацию Dy можно записывать (вводить в регистр) в интервале времени от Oct до Зс/; следующую информацию Da можно записывать в интервале от Set до 5с/ и, наконец, информацию D3— в интервале от Set до 7с/. При дальнейшей обработке информации, естественно, следует иметь в виду, что для записи она поступает с определенными интервалами. Микросхема 74LS279 на рис. 3.9 содержит четыре триггера. Там же указаны назначения выводов и приведена функциональная таблица. Из таблицы видно, что сигнал на выходе Q имеет высокий уровень, когда на вход S подается сигнал низкого уровня L. На том же выходе сигнал получается низкого уровня, когда сигнал низкого уровня на входе R. В случае если сигналы на обоих входах имеют низкий уровень, триггер оказывается в состоянии псевдостабильности. Это означает, что высокий уро-
Функциональная таблица
входы
Выход
6(0 «(L)
СКН)
н* н
L Н
И* L
L L
^0 Н L
Н
Н=1
1=0
*- Неопределенное _ состояние О и о. (оба 1)
«-триггер с 56ууя входами установки S (оба Н)
Qq- состояние б момент установки или сброса
Рис. 3.9. RS-триггер типа 74LS279.
вень на выходе остается до тех пор, пока низкий уровень существует на входе установки. На внутреннем выходе Q(£) уровень сигнала тоже высокий, что в принципе придает триггеру неустойчивое состояние.
Четырехбитный регистр из RS-триггеров с односторонним вводом
На рис. 3.10 приведена микросхема 74LS279 четырехбитного регистра с четырьмя триггерами. Ключи образованы четырьмя элементами И-НЕ микросхемы 74LS00, информация же поступает от четырех кнопочных выключателей. Тактовые сигналы, управляющие вводом информации, тоже поступают от кнопочного выключателя (LS). Если кнопками 50—S3 набрать
♦58
НогтанЗы Ввода
Рис. 3.10. Односторонний ввод информации в 4-битный регистр от 4 переключателей.
двоичный код, то, нажав на кнопку LS, этот код можно ввести в регистр. Если теперь поданную на вход информацию убрать (снять сигналы с входа), то в регистре она сохранится, о чем будут свидетельствовать четыре светящиеся индикаторные лампочки, подключенные к выходам регистра. При срабатывании выключателя LS регистр переходит в состояние сброса, и затем, в момент, когда выключатель размыкается, происходит запись.
Время установки, время удержания, время сброса, время перезаписи
В предыдущих разделах уже говорилось о временных задержках при вводе сигналов в регистры. Процессы инвертирования всегда вызывают временную задержку момента установления состояния триггера. В цифровой микроэлектронике принят целый ряд параметров, характеризующих задержки при процессах преобразования и обработки сигналов; это требует некоторых пояснений.
Существует понятие времени установки. Под ним понимается отрезок времени, необходимый для внутренней обработки поступившего сигнала до его подачи на элемент записи, осуществляемой с помощью тактового сигнала. В самом триггере между входом ввода данных и входами установки и сброса, а также между входом тактовых сигналов и двумя дополнительными входами (преднабора и сброса) существуют конечные фи-
ttЗадержка -L । удержания к^Задержка -L । удержания к^СтабильностьСтабильностьDD
t
t
Задержка -L । удержания к^
Задержка -L । удержания к^
Стабильность
Стабильность
D
D
в
Рис. 3.11. а—в — время установки и время удержания на временной диа-грамме.
зические промежутки, которые и вызывают временные задержки. Если задержка сигнала данных больше, чем задержка тактового сигнала, то вводить сигнал данных надо с некоторым опережением. При этом говорят о положительном времени установки. Если задержка тактового сигнала больше, чем задержка сигнала данных, то сигналы данных должны поступать немного позже. В этом случае говорят об отрицательном времени установки.
Наряду со временем установки следует рассмотреть еще время удержания (hold time). Дело в том, что после появления
фронта тактового импульса может оказаться необходимым на некоторое время придержать информационный сигнал для того, чтобы триггер пришел в полную готовность для приема его. В процессе удержания также возможны и запаздывание, и опережение. Соответственно различают положительные и отрицательные задержки. Если информационный сигнал необходимо немного задержать перед вводом, то говорят о положительной
ф/IСтабильностьТ\ ।даннь/зсI।। Время।I*—*1разрешения аф/IСтабильностьТ\ ।даннь/зсI।। Время।I*—*1разрешения аЛСтабильность АЛСтабильность АСтабильность ВСтабильность В
ф/IСтабильность
Т\ ।даннь/зс
I।
। Время।
I*—*1
разрешения а
ф/IСтабильность
Т\ ।даннь/зс
I।
। Время।
I*—*1
разрешения а
Л
Стабильность А
Л
Стабильность А
Стабильность В
Стабильность В
ВВ
В
В
1 Время _переприема
6.
Рио. 3.12. Время разрешения (а) и время переприема (б) на временной диа-грамме.
задержке. Если же, напротив, сигнал должен быть послан с некоторым опережением, то мы имеем дело с отрицательной задержкой. Сущность этих понятий поясняет временная диаграмма на рис. 3.11.
Существует также понятие времени сброса. Дело в том, что при вводе данных в регистр иногда из-за физически обусловленных задержек возникает необходимость искусственной задержки тактовых импульсов. На рис. 3.12, а приведена временная диаграмма, которая поясняет сущность этой задержки.
Наконец, имеется еще понятие времени перезаписи, которое в особенности касается ключевых схем. Рассмотрим сущность этого понятия на примере схемы ИЛИ-HE, в которой информация с одного входа должна быть передана на другой. На рис. 3.12,6 эта ситуация представлена графически. Допустим,
что сигнал А имеет высокий уровень и, следовательно, приводит к сигналу низкого уровня L на выходе. Пусть этот сигнал требуется продлить. Для этого хотя бы на один из входов элемента ИЛИ-HE должен поступать сигнал высокого уровня Н. Это значит, что два сигнала одновременно коммутироваться не могут. В то время, как один из сигналов уже потерял свою активность, другой (выходной) сигнал еще не стал активным в такой степени, чтобы удержать выход на низком уровне L. Отсюда видно, что время перезаписи — это время между фронтами импульсов, необходимое для полного инвертирования сигнала исходного уровня.
Многопозиционные элементы памяти
Регистры можно соединять между собой так, чтобы получить многопозиционный (многоразрядный) элемент памяти, или ЗУ, наподобие механического многопозиционного коммутатора. Такие ЗУ иногда называют мультиплетами. Отдельные триггеры в многопозиционных ЗУ соединяются между собой так, что только один из них может находиться в состоянии логической 1 (рис. 3.13). При перемене состояния одновременно сбрасывают один вход установки выбранного триггера и входы сброса всех остальных триггеров. В результате такой коммутации сигнал на выходе триггера Q, который имел высокий уровень, вследствие задержки наложится (наползет) на другие сигналы; как говорят, произойдет перекрещивание сигналов. В технике многопозиционных коммутаторов это явление хорошо известно. В цифровой технике такое наползание импульсов крайне нежелательно. Если в качестве выходных сигналов многопозиционного ЗУ будут поступать импульсы низкого уровня, то наползание может вообще привести к сбою, так как сначала выход, имевший сигнал низкого уровня, получит сигнал высокого уровня и лишь после этого уровень сигнала на выбранном выходе станет низким.
В многопозиционном ЗУ селектирование всегда однозначно, поскольку активным может оставаться сигнал одного выхода. Если на входы такого ЗУ одновременно поступают несколько сигналов, подлежащих записи, то выходы становятся пассивными и никакого селектирования не произойдет (рис. 3.13,а—в).
Если два вводимых сигнала S попеременно следуют друг за другом, то в течение этого времени сигналы на выходе становятся пассивными. В этом состоит одно из важнейших свойств многопозиционных ЗУ. Условное графическое обозначение многоразрядного элемента памяти в системе МЭК показано на
Обозначения МЭК
Рис. 3.13. а — схема мультиплета (многовходового триггера); б—его условное обозначение по системе МЭК; в — алгоритм работы.
рис. 3.13,6. Видно, что выходы связаны с входами избирательно с помощью функции И.
Рассмотрим для примера процессы на выходе Q(L). Этот выход активен, если активен сигнал низкого уровня на входе S1, а сигналы на входах S2 и S3 неактивны (они высокого уровня). На условном обозначении многоразрядного элемента памяти такая ситуация показана цифрами 5, 6 и 1. Заметим здесь, что сигналы 5 и 6 приоритетны, т. е. они должны стать неактивными до того, как сигнал на выходе станет сигналом низкого уровня под воздействием сигнала на входе S1. В противном случае, как говорилось выше, произойдет сбой. То же самое можно наблюдать и на выходах Qa(L') и Qs(E).
Многопозиционные ЗУ очень часто применяются в комбинации с селектирующими элементами, позволяющими однозначно выбрать один определенный сигнал из нескольких поступивших на входы. Селектирующие элементы подробно будут описаны в гл. 1 тома 3 данного курса. Здесь же рассмотрим пример многопозиционного ЗУ, работающего в комбинации с многопозиционным переключателем, позволяющим осуществить безошибочное селектирование.
В механическом многопозиционном переключателе нарушение одного контакта или случайное замыкание другого приводят к сбою, который нарастает по мере нарушения контактов. В электронных цифровых устройствах любое нарушение контактов приводит к весьма нежелательным последствиям, поэтому для их предотвращения применяют специальные электронные устройства. В многопозиционном переключателе при нарушениях контакта до того, как замкнется следующий контакт, создается состояние неопределенности, что весьма нежелательно. Надежную коммутацию, однако, в таких переключателях можно все-таки обеспечить даже при некачественных контактах. Для этого после переключателя ставится многопозиционное ЗУ. Схема такого комбинированного коммутатора показана на рис. 3.14. Это переключатель режимов работы микропроцессора. В данном случае имеем следующие четыре режима: выполнение команд автоматическое, выполнение команд шаговое, режим воспроизведения и режим записи. Каждый из этих режимов устанавливается по команде, поступающей извне. Естественно, что каждая команда и выбранный по ее поступлении режим должны быть однозначными.
В схеме, приведенной на рис. 3.14, программируемое многопозиционное ЗУ состоит из трех триггеров, хотя положений переключателя четыре. В нашем случае можно было обойтись меньшим числом триггеров благодаря тому, что один из режимов (автоматическое выполнение команд) можно получить путем комбинации трех других режимов реализации функции
И-НЕ. В режим автоматического выполнения команд переключатель устанавливается в том случае, когда сигналы трех остальных режимов неактивны.
Внимательно рассматривая схему, можно заметить, что если один из триггеров //-активным сигналом переводится в поло-
*56
10к\10к\ЮкЮкАвтоматическое выполнениеЛеренлю-',Автоматическое выполнениеЛеренлю-',5(05(0ST МОЕ(L)ST МОЕ(L)551/4xHEF40MB1/4xHEF40MB1/2xHEF4072B1/2xHEF4072B3(H)3(н)Шаговое вб/-3(H)3(н)Шаговое вб/-МультиплетМультиплетчатель ‘р полнение 5реми-^и,*чатель ‘р полнение 5реми-^и,*мобмобЗаписвЗаписвЮкЮкЮк*5ВЮк*5В447/4XHEF4011B 8(H) 8(H)7/4XHEF4011B 8(H) 8(H)10108S(L) s8S(L) sWHEF4011BWHEF4011BRMOD(L)RMOD(L)9 Ю 119 Ю 111/2xHEF4012B1/2xHEF4012BWMC3(L )WMC3(L )557/2xHEF4012B7/2xHEF4012B
10к\
10к\
Юк
Юк
Автоматическое выполнение
Леренлю-',
Автоматическое выполнение
Леренлю-',
5(0
5(0
ST МОЕ(L)
ST МОЕ(L)
5
5
1/4xHEF40MB
1/4xHEF40MB
1/2xHEF4072B
1/2xHEF4072B
3(H)
3(н)
Шаговое вб/-
3(H)
3(н)
Шаговое вб/-
Мультиплет
Мультиплет
чатель ‘р полнение 5
реми-^и,*
чатель ‘р полнение 5
реми-^и,*
моб
моб
Записв
Записв
Юк
Юк
Юк
*5В
Юк
*5В
4
4
7/4XHEF4011B 8(H) 8(H)
7/4XHEF4011B 8(H) 8(H)
10
10
8
S(L) s
8
S(L) s
WHEF4011B
WHEF4011B
RMOD(L)
RMOD(L)
9 Ю 11
9 Ю 11
1/2xHEF4012B
1/2xHEF4012B
WMC3(L )
WMC3(L )
5
5
7/2xHEF4012B
7/2xHEF4012B
Рис. 3.14. Схема селектора с мультиплетом для микропроцессора.
жение логической 1, то при этом два других триггера переводятся в положение 0. В состоянии, приведенном на схеме, верхний триггер в положении переключателя «шаговое выполнение» переходит в положение 1, а два других одновременно принимают положение 0. В режиме автоматического выполнения все три триггера переводятся в положение 0, но сигнал автоматического выполнения опять можно получить путем комбинации трех остальных сигналов ST(L), R(L) и W^Ly
Разумеется, механический переключатель режимов можно заменить электронным, позволяющим намного расширить возможности коммутации, при которой для селектирования актив-
яым может быть только один сигнал, все же остальные сигналы должны быть неактивными. Как упоминалось выше, встречаются случаи, когда использовать сигналы Q (//) в качестве выходных нельзя: например, когда логическая 1 исчезает с некоторой задержкой, может произойти слияние импульсов.
SRT-триггеры
Рассматривая выше RS-триггеры, мы видели, как с помощью дополнительных ключевых элементов можно записывать информацию, осуществлять сброс и управлять с двух сторон. Компонуя дополнительные ключевые элементы в одном корпусе вместе с одним или несколькими RS-триггерами, можно получить ЗУ, которые называются SRT-, JK- или D-триггеры. У таких ЗУ имеются один или несколько входов ввода информации и один вход тактовых импульсов (его называют также входом разрешения или очистки). По команде тактового импульса (импульса разрешения) информация вводится в ячейку памяти, где сохраняется в неизменном виде до поступления очередной команды (тактового импульса). Это свойство является отличительным признаком для ЗУ на триггерах.
В свою очередь триггеры подразделяются на две группы: у одних запись происходит в течение всего периода существования импульса (триггеры, управляемые уровнем), у других — только во время перепада уровней импульса (триггеры, управляемые фронтом). SRT-триггеры в качестве ЗУ часто используются в счетчиках и в сдвиговых регистрах; в обоих случаях это могут быть как триггеры, управляемые уровнем, так и триггеры, управляемые фронтом.
На рис. 3.15 показана схема SRT-триггера второго типа. В принципе эта схема аналогична RS-триггеру с двусторонними ключевыми элементами записи, рассмотренными выше. Элементы N2 и N4 образуют собственно триггер, a N1 и N3— ключевые элементы записи и сброса. Заметим попутно, что входы ключевых элементов здесь являются и входами триггеров, поэтому их обозначили S и R. Как это видно на схеме, триггер имеет еще один дополнительный вход предустановки и дополнительный вход очистки, с помощью которых в триггер можно вводить информацию и осуществлять сброс независимо от переменных на входах S, R и Т.
Из функциональной таблицы и структурной схемы на рис. 3.15 видно, что, когда на дополнительном входе предустановки сигнал имеет низкий уровень, триггер действительно принимает положение логической 1. И соответственно когда сигнал имеет низкий уровень на дополнительном входе сброса, триггер принимает состояние логического 0. При этом состояния сигналов
И-НЕ относительно сигнала пробел И- ИЛИ-НЕ относительно сигнала уробня L
Функциональная таблица
ПреВиста новка
Очистка
S
R
с
ахн)
6L<t) )
L
Н
X
L
L
н
!
Н
L
L
X
L
L
Н
Н
Н
н
L
_п_
н
L
н
L
Н
-TL
L
н 1
X-неопределенное состояние; Е=0, Н=1
Рис. 3.15. а — SRT-триггер, синхронизуемый уровнем; б—его функциональная таблица; в—алгоритм работы.
на входах S и R никакого значения не имеют. Что касается входа разрешения (вход С), то у триггера этого типа он в процессе записи или сброса должен получать сигнал низкого уровня с дополнительного входа предустановки или очистки. Сигналы, появляющиеся на входах S и R, передаются дальше ключевыми элементами Ml и N3 на элементы памяти N2 и N4, когда появляется сигнал высокого уровня на входе разрешения С. В регистр записывается информация, существующая в момент перепада тактового импульса. В нашем случае это перепад импульса от Н к L. На время существования импульса разрешения сигналы на выходах Q^H) и Q(L) будут повторять изменения сигналов на входах S и R. Таким образом, схема оказывается как бы прозрачной от входа до выхода.
Схема SRT-триггера, синхронизуемого фронтом, показана на рис. 3.16. Дополнительные входы предустановки и очистки здесь имеют то же назначение, что и на схеме на рис. 3.15. Вообще говоря, SRT-триггер, синхронизуемый фронтом, состоит из двух триггеров: ведущего и ведомого. Первый отдает команды, второй их исполняет. Ведущий триггер (М3, М4) получает сигналы с двух сторон через ключевые элементы Ml и N2 в тот момент, когда уровень тактового импульса высокий. Ключевые элементы N5 и N6 при этом оказываются заблокированными, так как на их входах уровень низкий. В момент перепада тактового импульса с высокого уровня на низкий заблокированными оказываются ключевые элементы Afi и М2 и поступающая информация фиксируется ведущим триггером. Инвертируемый тактовый импульс Л дает разрешение записи на ключевые элементы N5 и N6, и теперь уже поступающая информация будет передана ведущим триггером на ведомый для регистрации.
Мы видим, что ведомый триггер принял новую информацию действительно на спаде тактового импульса, и эта информация будет им сохраняться до тех пор, пока не появится следующий тактовый импульс. Функциональная таблица и структурная схема SRT-триггера, синхронизуемого фронтом, приведены на рис. 3.16. Сигналами на дополнительных входах предустановки и очистки триггеры переключаются в положение 1 или 0 независимо от состояний сигналов на входах SRT. В таблице истинности буква X означает, что сигнал данного входа может иметь значение как 0, так и 1 и не влияет на выходной сигнал.
В триггерах ТТЛ дополнительные входы предустановки и очистки во время появления тактового импульса должны быть в устойчивом состоянии. Отсюда понятно, что сигналы вводятся в триггер через входы 5 и R в моменты, когда тактовый импульс имеет низкий уровень L.
Триггеры в сдвиговых регистрах, в счетчиках и в частотных делителях за один цикл сдвига пли счета по одной команде
Предустановка (L)
Фснкционалбная таблица
Г
Предцсгпа- ноока
Очистка
S
R
Т
a (hi
6(L)
L
Н Н н
Н L Н Н
X X н L
X X L Н
X X t f-
н L Н L
L Н
L Н
X-неопределенное состояние; Н-1, L-0
Рис. 3.16. а — SRT-триггер, синхронизуемый фронтом; б — его функциональная таблица; в — алгоритм работы.
должны передать дальше ранее записанную информацию и принять от предыдущих триггеров новую. Элемент памяти на одном триггере реализовать эти функции без дополнительных элементов задержки не может. Но как следует из сказанного выше, лара из ведущего и ведомого триггеров, реализующих функцию элемента памяти, вполне может выполнить эту задачу.
Условные обозначения SRT-триггеров с управляющим входом
Из сказанного выше вытекает, что SRT-триггер может по- разному реагировать на управляющие и командные сигналы. Например, триггер может управляться импульсом в течение всей его длительности (уровнем) и фронтами импульса — его перепадами. Триггеры второго типа можно также разделить на две категории в зависимости от того, каким фронтом импульса они управляются — нарастающим или спадающим. Кроме того, существуют еще типы триггеров, которые принимают информацию с входов на одном фронте тактового импульса, а передают ее на выход на другом, т. е. с временной задержкой. Все эти функции изображаются символами на структурных схемах.
Нам уже известны SRT-, JK- и D-триггеры. В условных обозначениях тип триггера указывается буквами SR, JK и D, которые проставляются у входов. Управляющий вход обозначается буквой С. Командная зависимость входов обозначается цифрами около букв.
Стрелка у входа и прямой уголок у выхода показывают соответственно, что триггер синхронизуется уровнем или фронтами импульса, а также о том, что информация с входа передается на выход с задержкой. Примеры условных обозначений триггеров разных типов, осуществляющих разные комбинации функций, а также временные диаграммы реализуемых операций приведены на рис. 3.17. Для JK- и D-триггеров., описываемых ниже, можно применять одинаковые условные обозначения, указывая способ синхронизации и задержку при передаче сигнала с входа на выход. Условное обозначение SRT-триггера показано на рис. 3.17,а. На временной диаграмме видим, что на отрезке времени, когда тактовый сигнал Т имеет высокий уровень Н, сигнал на выходе Q следует за сигналом на входе установки, в данном случае на входах SR.
Перезапись информации в триггере происходит на спадающем фронте тактового импульса Т, и, для того чтобы она состоялась, информационный вход в момент появления фронта должен находиться в устойчивом состоянии. Условное обозначение SRT-триггера, синхронизуемого фронтами тактовых импуль-
Т(тактобь/й импульс) — 3(R),J(K) — или бтоЗ DТ(тактобь/й импульс) — 3(R),J(K) — или бтоЗ D&(Н)Т( тактовый импульс)S(R), J(K) или вход ВGW)&(Н)Т( тактовый импульс)S(R), J(K) или вход ВGW)I7 (талтобыи— — импульс)Стабильность jR(R) , J(R)fили вход Вй(ЮI7 (талтобыи— — импульс)Стабильность jR(R) , J(R)fили вход Вй(Ю7 (тактовый импульс)S(R), J(K) или ВхоЭвШН)7 (тактовый импульс)S(R), J(K) или ВхоЭвШН)Рис. 3.17. с—г—работа SRT-триггеров разных типов.Рис. 3.17. с—г—работа SRT-триггеров разных типов.
Т(тактобь/й импульс) — 3(R),J(K) — или бтоЗ D
Т(тактобь/й импульс) — 3(R),J(K) — или бтоЗ D
&(Н)
Т( тактовый импульс)
S(R), J(K) или вход В
GW)
&(Н)
Т( тактовый импульс)
S(R), J(K) или вход В
GW)
I7 (талтобыи
— — импульс)
Стабильность jR(R) , J(R)
fили вход В
й(Ю
I7 (талтобыи
— — импульс)
Стабильность jR(R) , J(R)
fили вход В
й(Ю
7 (тактовый импульс)
S(R), J(K) или ВхоЭв
ШН)
7 (тактовый импульс)
S(R), J(K) или ВхоЭв
ШН)
Рис. 3.17. с—г—работа SRT-триггеров разных типов.
Рис. 3.17. с—г—работа SRT-триггеров разных типов.
Концы стрелок указывают на то, что триггер синхронизуется фронтом. Уголок (условное обозначение задержки) на выходе указывает на то, что новая информация на выходах Q появляется с задержкой. Знак полярности перед символом С указывает иа то, что триггер реагирует на отрицательный импульс или на спадающий фронт импульса. Этот же смысл приведенные условные обозначения имеют на схемах JK- и Q-триггеров.
сов, показано на рис. 3.17,6. Запись информации, поступающей на вход S/?, происходит на переднем фронте тактового импульса. Если запись происходит на спадающем фронте, то перед буквой, обозначающей вход С, ставится знак полярности. В интервалах нарастания уровня ts и его удержания th информация должна сохраняться.
Условное обозначение триггера, синхронизуемого уровнем и принимающего информацию на входах SR, которая не должна изменяться в течение всей длительности импульса Т, показано на рис. 3.17, в. На выходе Q информация сохраняется и после потери активности тактовым импульсом.
Управляющий импульс принимает устойчивое состояние по истечении времени установки. Затем после окончания процесса установки следует период удержания. Реакция триггера на управляющий импульс отрицательной полярности обозначается и здесь знаком минус перед буквой, обозначающей вход.
И наконец, на рис. 3.17, г показан SRT-триггер, синхронизуемый фронтом и принимающий информацию с входов SR на нарастающем фронте тактового импульса Т. Но здесь информации, появляется на выходе после того, как импульс Т становится неактивным. Если триггер реагирует на тактовый импульс обратной полярности, то на схеме перед буквенным обозначением входа ставится знак минус. Условное обозначение на рис. 3.17, г указывает на то, что это триггер с ведущим и ведомым элементами.
J К-триггер
JK-триггер— это такой же элемент памяти, как рассмотренный выше RS-триггер, но с существенно отличными процессами ввода информации и сброса. Вход / у JK-триггера является входом установки, а вход К — входом считывания. Ввод информации и возврат триггера в исходное состояние происходят по команде тактового импульса в момент его инвертирования в любом направлении, т. е. в момент перехода от Н к L или, наборот, от L к И, что определяется типом триггера. Итак, JK-триггер реагирует на перепад импульса. Будем пока считать, что JK-триггер реагирует на перепад от высокого уровня к низкому, т. е. от И к L.
В отличие от RS-триггера входы J и К JK-триггера могут одновременно иметь высокий уровень. В этом случае при перепаде тактового импульса от Н к L инвертироваться будет и сигнал на выходе Q. Если триггер находился в положении 1, то после спада тактового импульса он перейдет в положение 0. Если же он находился в положении 0 [Q(Ef) =L; Q(L) = H], то при спаде тактового импульса триггер перейдет в положение 1. Повторяем, это произойдет только при условии, если уровень на обоих входах высокий. Если же уровни на обоих входах низкие, то ничего не произойдет.
Условное обозначение JK-триггера показано на рис. 3.18. Слева на блоке обозначены входы J, К и тактовый вход С1. Справа на блоке обозначены два выхода Q(H) и Q(L). Иногда JK-триггер имеет еще по одному входу записи и сброса. Их обозначения наносятся сверху и снизу блока. На основании сказанного о свойствах JK-триггера можно составить таблицу истинности, которая приведена на рис. 3.18,6. В таблице фигурируют входные переменные J и К; Qn— состояние триггера в момент появления тактового импульса, Qn+i — состояние триггера после исчезновения тактового импульса. Другими словами, Qn — предыдущее состояние триггера, a Q„+i — вновь приобретенное.
Рис. 3.18. а — условное обозначение JK-триггера; б — его таблица истинности; в — алгоритм работы.
Мы видим, что если обе входные переменные J и К имеют низкий уровень, то при исчезновении тактового импульса триггер свое состояние не изменит. Если же Qn=L и на входе J уровень Н, то при спаде тактового импульса триггер возвращается в состояние 1. Если Qn = H, сигнал на входе К имеет высокий уровень и тактовый импульс отсутствует, то триггер перейдет в состояние 0. Если, наконец, на входах J и К уровни одновременно высокие, то триггер меняет свое состояние. Если бы Qn = H, то состояние Qn+i при исчезновении тактового импульса определялось бы низким уровнем L. Если триггер находится в состоянии 0, то при исчезновении тактового импульса состояние Qn+t будет определяться высоким уровнем Н. Обе эти ситуации отображены в таблице истинности. Структурная схема JK-триггера приведена на рис. 3.18, в.
Фирмы-изготовители поставляют в продажу JK-триггеры, укомплектованные чаще всего в одном корпусе. Но несмотря на
это, очень интересно самостоятельно собрать такой триггер из логических элементов И-НЕ и поэкспериментировать с ним, проанализировав все возможности.
JK-триггер из логических элементов И-НЕ
На рис. 3.19 показан JK-триггер, составленный из элементов серии 7400. В принципе он состоит из двух триггеров, один из которых ведущий, другой ведомый. Ведомым служит правый триггер; он, следуя за ведущим, срабатывает в момент исчезновения тактового импульса, что будет показано ниже. Левый триггер, состоящий из элементов И-НЕ (N3 и А74), как мы уже знаем, срабатывает от сигналов низкого уровня. Запись происходит в положении 1, когда уровень на всех трех входах элемента записи /VI высокий. Эта ситуация возникает, если QS^L)=H, J = H и Т=Н. Тот факт, что Qs(L)=H, означает, что JK-триггер находился в положении 0, потому что Qs^H1) и Qs(L) —это его нормальные выходные уровни.
Таким образом, в момент прихода тактового импульса ведомый триггер переводится в положение 1 и уровень на выходе Qm(H) становится высоким (Qm(Ц=ц. Когда на входе тактовый импульс исчезает, оба входа элемента ^5 получают высокий уровень и ведомый триггер переходит в положение 1. Уровень на выходе элемента N6 не становится низким, потому что Qm(E)=L. Итак, видно, что если уровень на входе I был высоким, то при последующем исчезновении тактового импульса триггер действительно переходит в положение 1, Qs^H) =Н. По поводу входа К можно сказать то же самое, только при исчезновении тактового импульса триггер переходит в положение 0.
Исключение составляет случай, когда уровень высокий на обоих входах / и К. Допустим, что триггер находится в положении 1. Тогда Qs(H)=H и QS(L)=L. Таким образом, на два входа элемента /VI поступают сигналы высокого уровня, а на третий, связанный с выходом Qs, — сигнал низкого уровня. На входе же элемента N2 все три входа получают сигнал высокого уровня, поэтому при появлении тактового импульса (С1 = Д) ведущий триггер переводится в положение 0. Уровень на выходе Qm^M становится низким. Когда тактовый импульс исчезает, ведомый триггер принимает на себя информацию с ведущего триггера и переходит в положение 0. После этого оба входа элемента 7V6 получают высокий уровень Н, что для ведомого триггера означает сигнал сброса. Мы видим, что JK-триггер переходит из положения 1 в положение 0 раньше, чем исчезает тактовый импульс. Когда JK-триггер находится в положении 0, то Qs(L) =Н. Теперь представим себе, что поступил тактовый им-
| и? Ведущий ,3*42 S
6
sni^on 74LS1CN
Г
К
Обозначение
&$СН)
&S(L)
N5 Ведомый
6
R
12
9
emW9
zSN7W0H ^(SOON
6JL)
&
В
5 s
R
у
'УНТбООН Ставки нв\
N8
i3H7WN 770LS00N
Q-S(H)
ело
8 C(H)
^S^OON
N3 z^LSOQH
T(L)
пн)
1
J о
к °
Напряжение питания +56 (конденсаторы
past
шине
заземления 2x0,1 мкФ)
7= ® ®
2,2k н=^+5В
г,гк а-о*5В
Индикаторы
Рис. 3.19. JK-триггер, собранный из дискретных элементов И-НЕ.
пульс. Тогда три входа элемента 2V1 получат высокий уровень и на ведущем триггере наступит режим записи. Уровень сигнала на выходе Ст(Я) становится высоким, а на другом выходе Qm(L)—низким. При исчезновении тактового импульса оба входа элемента № получают высокий уровень и ведомый триггер переходит в положение 1. Уровень на выходе Qs(^) становится высоким, а на другом выходе QS(L) ■—низким. При исчезновении тактового импульса JK-триггер из положения 0 переходит в положение 1. Таким образом, и в этом случае триггер из положения 0 переходит в положение 1, когда исчезает тактовый импульс и когда предшествующие сигналы на обоих входах (/ и К) высокого уровня.
С помощью переключателей J, К и блока коммутации Т работу триггера можно проверить экспериментально. Для полу-
чения тактовых импульсов здесь необходим электронный датчик, поскольку обычный переключатель из-за контактных дребезгов не может давать резко ограниченные импульсы, а это может привести к ошибочным выводам, во многом отличающимся от тех, к которым мы пришли выше. К выводу JK-тригге- ра подключено индикаторное устройство, по которому можно определять положения триггера. Если установить переключатели J и К в положения 1 и затем замкнуть и сразу разомкнуть ключ Т, то увидим, что триггер только тогда изменит свое положение, когда ключ Т установлен в положении 0. Если JK-триг- гер находился в положении 0, то при включении и выключении ключа Т таблица истинности получит вид
т
QSW
0 1
0
1 0
1 0
1
0 0
1
1 0
0 1
1
и т. д.
При внимательном анализе таблицы можно видеть, что JK- триггер, когда оба его входа находятся под высоким уровнем, ведет себя как делитель на 2. Частота, с которой изменяется положение на выходе триггера, вдвое меньше частоты перепадов тактовых импульсов. Экспериментируя с приведенной схемой, можно показать, что JK-триггер переходит из положения О в положение 1 в момент спада тактового импульса, когда на входе 7 сигнал имеет высокий уровень. Триггер возвращается в исходное положение 0, когда исчезает тактовый импульс, а уровень на входе К высокий. На практике JK-триггеры применяются для многих целей, но чаще всего в двоичных и десятичных счетчиках и делителях логических систем.
Триггеры, синхронизуемые уровнем и фронтом
Английское слово «триггер» означает спуск затвора оружия с боевого взвода. Спуск вызывает выстрел, и в этом значении (как «спускатель») понятие триггера перешло в электро-
нику. Триггер всегда чем-то управляет на старте, что-то запускает. Процесс стартует в тот момент, когда происходит какое- то изменение в запускающем импульсе. Этим изменением может быть и нарастающий, и спадающий фронты импульса.
Неправильно думать, что фронты импульсов определяют только моменты начала переключения. Для JK- и D-триггеров (о них речь пойдет ниже) различают два способа запуска, а именно запуск фронтом, когда операция спуска вызывается самим перепадом импульса — нарастающим или спадающим, и запуск, вызываемый всей плоской вершиной импульса (синхронизация уровнем). Как было показано выше, неизбежные временные задержки сигналов в каналах ввода (записи) и сброса (считывания) триггера приводят к необходимости искусственно подводить сигналы к входам с соответствующим опережением. При переключении уровнем ввод сигнала происходит в течение всего импульса, а его окончательная фиксация (запись) — только в момент спада импульса, т. е. на его спадающем фронте. На время плоской вершины импульса поступивший сигнал (логическая 1 или 0) должен оставаться в неизменном состоянии. Чтобы обеспечить достаточное время для ввода сигнала, импульс должен быть по возможности коротким.
При переключении фронтом информация должна поступать на входы также с опережением, что вызывается необходимостью обеспечить время для процесса записи. Собственно процесс фиксации информации происходит на нарастающем фронте тактового импульса.
Целесообразно, по-видимому, еще раз пояснить эти понятия на примере двух типичных схем JK-триггеров и соответствующих им временных диаграмм. Схема JK-триггера, синхронизуемого фронтом, приведена на рис. 3.20. Схема состоит из двух триггеров, из которых один ведущий, а другой ведомый.
Ведущий триггер состоит из транзисторов 71 и 72 и присоединенных к ним ключевых элементов ^1, N2, N3, Ni). Ведомый триггер состоит из двух элементов И-НЕ, обозначенных N5 и N6. Когда тактовый импульс 7 имеет низкий уровень, эмиттеры транзисторов 71 и 72 получают высокий уровень Н. Оба транзистора заперты, значит, запись невозможна. Хотя на входах / и К сигналы есть, но на них триггер не реагирует. Однако ключевые элементы в состоянии готовности, поэтому операция может состояться сразу, как только будет восстановлена функция памяти.
Но вот тактовый импульс получил высокий уровень, и операция состоялась. Уровень на выходе инвертирующей схемы h становится низким, и эмиттеры транзисторов 71 и 72 замкнутся на землю. Под влиянием обратной связи на входы N4 и N2 триггер остается в состоянии удержания, входы J и К блокиру-
,ются сигналами А и А. Одновременно с записью, происходящей в ведущем триггере, такая же запись происходит в ведомом триггере, потому что один из двух входов элементов И-НЕ ведомого триггера при высоком уровне тактового импульса получает низкий уровень L, значит, триггер переходит либо в положение 0, либо в положение 1. Работу триггера, синхронизуемого фронтом, иллюстрирует временная диаграмма на рис. 3.21. До тех пор пока тактовый импульс Т имеет низкий уровень,
Рис. 3.20. JK-триггер, синхронизуемый фронтом, в микросхеме SN7470N.
ведущий триггер остается пассивным. Информация должна быть подана тогда, когда входные ключевые элементы находятся в состоянии готовности. Этой операции должно быть отведено определенное время (время установления). В момент времени to тактовый импульс на входе получает высокий уровень, тоанзисторы 74 и 72 отпираются в зависимости от поступившей на вход информации. В этот же момент времени по линиям обратной связи А и Л запираются входы ключевых элементов. Это состояние сохраняется до исчезновения тактового импульса. Затем вновь освобождаются входы I и К. Таким •образом, момент записи совпадает с нарастающим фронтом тактового импульса, в то время как сама информация для записи должна быть подана на вход немного раньше.
Типичная схема триггера, синхронизуемого уровнем, показана на рис. 3.22. И здесь два элемента И-ИЛИ-НЕ в нижней части схемы образуют ведущий триггер. Этот триггер выполняет функцию записи при тактовом импульсе Т высокого уров-
ня. Когда тактовый импульс получает низкий уровень, ведомый триггер, состоящий из элементов Л'5, 7V6, N7 и N8, принимает информацию с ведущего триггера на себя. Как только тактовый импульс стал низкого уровня, входы J и К оказываются заблокированными. Процессы, происходящие в этом триггере, иллюстрирует временная диаграмма на рис. 3.21,6. Если так-
Входы Ju кзаблокированы
Тактовые импульсы ГТактовые импульсы ГВходы Ju кМомент заблокированыВвода ведущего и Ведомого триггеровВходы Ju кМомент заблокированыВвода ведущего и Ведомого триггеровСинхронизацияфронтомСинхронизацияфронтом^г^гtataВходыдиВосвобожден^№№нт 6Ма 5е9у_ВходыдиВосвобожден^№№нт 6Ма 5е9у_ааТактовыеТактовыеимпульсы Т ^импульсы Т ^е0е0Момент ' Ввода ведущего триггераМомент ' Ввода ведущего триггераtt' Момент Ввода ведомого ^триггера' Момент Ввода ведомого ^триггераМомент Ввода Ведомого триегераМомент Ввода Ведомого триегераСинхронизация уровнемСинхронизация уровнемщего и Ведомого триггеровщего и Ведомого триггеровВходы Ju к освобожденыВходы Ju к освобожденыВходы Ju К входы J и К шаблона -Входы Ju К входы J и К шаблона -освобо-жденыосвобо-жденырованырованыбб
Тактовые импульсы Г
Тактовые импульсы Г
Входы Ju к
Момент заблокированы
Ввода ведущего и Ведомого триггеров
Входы Ju к
Момент заблокированы
Ввода ведущего и Ведомого триггеров
Синхронизацияфронтом
Синхронизацияфронтом
^г
^г
ta
ta
ВходыдиВосвобожден^№№нт 6Ма 5е9у_
ВходыдиВосвобожден^№№нт 6Ма 5е9у_
а
а
Тактовые
Тактовые
импульсы Т ^
импульсы Т ^
е0
е0
Момент ' Ввода ведущего триггера
Момент ' Ввода ведущего триггера
t
t
' Момент Ввода ведомого ^триггера
' Момент Ввода ведомого ^триггера
Момент Ввода Ведомого триегера
Момент Ввода Ведомого триегера
Синхронизация уровнем
Синхронизация уровнем
щего и Ведомого триггеров
щего и Ведомого триггеров
Входы Ju к освобождены
Входы Ju к освобождены
Входы Ju К входы J и К шаблона -
Входы Ju К входы J и К шаблона -
освобо-ждены
освобо-ждены
рованы
рованы
б
б
Рис. 3.21. Тактовые импульсы при сихронизации JK-триггеров фронтом (a)iи уровнем (б).
товый импульс стал высокого уровня, сигнал записывается ве- дующим триггером (/о). Для установки этого триггера используется промежуток времени от Н до ip Когда тактовый импульс получает низкий уровень, эмиттеры транзисторов 74 и 72 замыкаются на землю. Запись производится и ведущим, и ведомым1 триггерами. Процесс записи в JK-триггере на этом заканчивается. Поскольку уровень тактового импульса низкий, то входы / и К заблокированы. Мы видим, что в триггерах этого типа запись в ведущем триггере происходит на нарастающем фронте тактового импульса, а ведомый триггер воспринимает информацию на спадающем фронте.
Обозначение МЗК
Рис. 3.22. Синхронизуемый уровнем JK-триггер с ведущим и ведомым элементами в микросхеме SN7472N.
Как упоминалось выше, JK- и RS-триггеры имеют дополнительные входы преднабора и очистки, что позволяет записывать информацию и проводить сброс независимо от состояния входов J, К и тактового сигнала. Сигналом с входа очистки триггер или несколько триггеров регистра сбрасываются в положение 0. Этот процесс совершенно однозначный. Сигналом на входе преднабора триггер или несколько триггеров могут быть
тоже переведены в положение 0, а могут быть введены и в другое состояние. Так, например, в счетчике вход «преднабор 9» может означать, что этим сигналом счетчик возвращается в положение 9. Микросхема 74LS90 как раз имеет такой вход, обозначенный R9.
ВлодыВыхоУыОчистка 7JКG(H)Q(L)LXXXLHНJ~LLLO0(HIQo(L)нjn_HLHLнJ-LLHLHнHHДелениеВлодыВыхоУыОчистка 7JКG(H)Q(L)LXXXLHНJ~LLLO0(HIQo(L)нjn_HLHLнJ-LLHLHнHHДелениеФункциональная таблица S№f73NФункциональная таблица S№f73NРис. 3.23. JK-триггеры в микросхемах SN7473N/74LS73N и их функциональные таблицы.Рис. 3.23. JK-триггеры в микросхемах SN7473N/74LS73N и их функциональные таблицы.в-Я?О$6/Вб/аюдыОчисткаTJкQW)Q(ULXXXLHH1LLQo(H)Qo(L)H1HLHLH1LHLHHIHHДелениеHHXXQo(H)в-Я?О$6/Вб/аюдыОчисткаTJкQW)Q(ULXXXLHH1LLQo(H)Qo(L)H1HLHLH1LHLHHIHHДелениеHHXXQo(H)Функциональная таблица 74LS73NФункциональная таблица 74LS73N7- неопределенное состояние', Н-1, L=O7- неопределенное состояние', Н-1, L=O
Влоды
ВыхоУы
Очистка 7
J
К
G(H)
Q(L)
L
X
X
X
L
H
Н
J~L
L
L
O0(HI
Qo(L)
н
jn_
H
L
H
L
н
J-L
L
H
L
H
н
H
H
Деление
Влоды
ВыхоУы
Очистка 7
J
К
G(H)
Q(L)
L
X
X
X
L
H
Н
J~L
L
L
O0(HI
Qo(L)
н
jn_
H
L
H
L
н
J-L
L
H
L
H
н
H
H
Деление
Функциональная таблица S№f73N
Функциональная таблица S№f73N
Рис. 3.23. JK-триггеры в микросхемах SN7473N/74LS73N и их функциональные таблицы.
Рис. 3.23. JK-триггеры в микросхемах SN7473N/74LS73N и их функциональные таблицы.
в-Я?О$6/
Вб/аюды
Очистка
T
J
к
QW)
Q(U
L
X
X
X
L
H
H
1
L
L
Qo(H)
Qo(L)
H
1
H
L
H
L
H
1
L
H
L
H
H
I
H
H
Деление
H
H
X
X
Qo(H)
в-Я?О$6/
Вб/аюды
Очистка
T
J
к
QW)
Q(U
L
X
X
X
L
H
H
1
L
L
Qo(H)
Qo(L)
H
1
H
L
H
L
H
1
L
H
L
H
H
I
H
H
Деление
H
H
X
X
Qo(H)
Функциональная таблица 74LS73N
Функциональная таблица 74LS73N
7- неопределенное состояние', Н-1, L=O
7- неопределенное состояние', Н-1, L=O
Таким образом, сигналом с входа преднабора триггер или несколько триггеров вводятся в определенное состояние. Преднабор совершается до операции (например, счета), а сброс совершается после данной операции. В принципе операция очистки в триггере — это то же, что и сброс, т. е. возврат в положение 0. Однако, для того чтобы отличить просто сброс от сброса, совершаемого по команде специальной переменной, ввели разные названия для операций и входов. Среди микросхем ТТЛ имеется много типов JK-триггеров. Микросхемы серий 73, 76 и 109 выпускаются в стандартном исполнении и в этом виде включаются в состав некоторых ИС. Три типа JK-триггеров и их функциональные таблицы приведены на рис. 3.23—3.25. Из них триггер микросхемы SN7473N относится к группе синхронизуемых уровнем, а два других серии LS — это триггеры, син-
PR(U^
S
Cf
•ОЧистнаил^
R
Обозначение ПЭК (SN7476N)
PR(D-^
5 и
>а 1К R
ни=^
Очистпкгд (L)—— “^
О
бозначе
кие МЭН
, (74 LS76N)
иапумсьг Т
Функциональная таблица SN7576N
Входы
Выходы
пред- установка
Очистка
(L)
т
J
К
QIH)
Q(L)
L
Н
X
X
X
Н
L
Н
L
X
X
X
L
Н
L
L
X
X
X
Н*
н*
н
Н
л.
L
L
Оо(Н>
СЦ(и
н
Н
н
L
Н
L
н
н
L
Н
L
н
н
н
Н
н
Деление
Функциональная таблица 74LS76N
Входы
Выходы
Предустановка
Счистка (С)
J
к
QIH)
Q(L)
L
н
X
X
X
н
L
Н
L
X
X
X
L
Н
L
L
X
X
X
Н*
Н*
Н
Н
1
L
L
Оо(Н)
Qo(L)
Н
Н
X
н
L
Н
L
н
н
1
L
н
L
Н
н
н
1
Н
н
Деление
н
н
н
X
X
QOIH)
ac(L)
H=f, 7=0
* - неопределенное состояние
Рис. 3.24. Сдвоенные JK-триггеры в микросхемах SN7476N/74LS76N и ихфункциональные таблицы.
Функциональная таблица
. 8ягоды
Выагоды
Предустановка-
Очистка
Т
J
K(L)
0(8)
O(L)
L
Н
X
X
X
8
L
н
L
X
X
X
L
8
L
L
X
X
X
H*
н*
; Н
Н
1
L
L
L
н
Н
Н
t
H
L
Деление
н
8
♦
L
8
й0№)
Qo(L)
н
8
t
H
H
К
L
н
8
L
X
X
Qo^
*-неопределенное состояние
X—неопределенное состояние; Н=1, L=0
Рис. 3.25. Сдвоенный JK-триггер в микросхемах SN74109N/74LS109AN и его функциональная таблица.
хронизуемые фронтом. То же самое относится к триггерам микросхем SN7476N и соответственно 74LS76N. Триггеры микросхем SN74109 и 74LS109 относятся к группе синхронизуемых фронтом.
Коэффициент разветвления, время включения, время распространения
В вводном разделе главы о ключевых схемах приводилось понятие коэффициента разветвления по выходу. Он определяет количество стандартных входов, которые можно подключить, не ухудшая паспортных свойств схемы. Увеличение числа подключенных входов увеличивает соответственно нагрузку выхода. Поэтому было введено понятие коэффициента разветвления, который показывает, во сколько раз данное число подключенных входов увеличивает нагрузку по сравнению с одним подключенным стандартным входом.
Применительно к JK-триггерам коэффициент разветвления по тактовому входу равен 2. Это означает, что по создаваемой нагрузке тактовый вход эквивалентен двум стандартным. В паспортах JK-триггеров указываются также параметры, имеющие размерность времени. Это, в частности, время установки и время включения, время распространения при включении и время выключения. Как уже было указано, из-за физически обусловленной задержки распространения в данной схеме для обеспечения точности записи может потребоваться подать сигнал на вход с определенным опережением тактового импульса. Часто бывает необходимо, наоборот, задержать на некоторое время поступившую информацию, чтобы обеспечить верный обмен данными внутри схемы. Что касается JK-триггеров, то у них сигнал на входах J и К должен оставаться стабильным в течение 5 нс от фронта тактового импульса до установления номинального уровня.
Обычно JK-триггеры в десятичных и шестнадцатеричных делителях и счетчиках монтируются как составные элементы на общем кристалле. Они используются также и в регистрах. Мы ограничимся рассмотрением нескольких элементарных схем, что поможет уяснить, как работают делители и счетчики на JK-триггерах.
Двоичный счетчик на двух JK-триггерах
В микросхеме SN7473N (ее входные параметры и таблица истинности приведены на рис. 3.23) содержатся два JK-триггера. Рассмотрим экспериментальное поведение этой микросхемы при выполнении функции двоичного счетчика, тактовые импульсы для которого вырабатывает электронный переключатель S (рис. 3.26). Применять здесь простой тумблер нецелесообразно из-за свойственных ему переходных колебаний контактов, практически всегда возникающих в таких переключателях.
В схеме на рис. 3.26 два триггера соединены между собой по схеме двоичного счетчика. Уровни на входах J и К обоих триггеров всегда высокие. Последовательность тактовых импульсов для триггера с минимальной разрядностью вырабатывает коммутатор S. Для второго триггера тактовые импульсы снимаются с выхода первого триггера. К выходам обоих триггеров подключены два индикатора, по которым можно следить за изменениями состояний. С помощью переключателя S2 триггеры можно возвращать в положение 0. Для этого переключатель должен быть переброшен в положение 0.
Предположим сначала, что оба триггера находятся в положении 0. Если включать и выключать переключатель S, то, как
показано на рис. 3.26, б, на входе получим последовательность импульсов, регулярность которой будет определяться частотой переключений.
Мы уже знаем, что JK-триггер с высоким уровнем сигнала на входах J и К меняет свое состояние, когда инвертируется
Рис. 3.26. а — двоичный счетчик с JK-триггером; грамма.Рис. 3.26. а — двоичный счетчик с JK-триггером; грамма.
Рис. 3.26. а — двоичный счетчик с JK-триггером; грамма.
Рис. 3.26. а — двоичный счетчик с JK-триггером; грамма.
б — его временная диа-
тактовый импульс, т. е. когда из положения 1 (высокий уровень) он возвращается в положение 0 (низкий уровень). Это показано на временной диаграмме. Второй триггер меняет свое состояние, когда уровень выходного сигнала первого триггера меняется на противоположный (с 1 на 0). Эти переходы от одного состояния к другому также видны на временной диаграмме. Если рассмотреть ее внимательно, то бросается в глаза, что частота тактовых импульсов делится триггером на 2 и что схема осуществляет их двоичный счет. На диаграмме цикл счета обозначен единицами
и нулями. Таблица истинности имеет вид
т
Qi
<2.
0
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
1
1
0
0
0и т. д.
Из таблицы ясно видно, что счетчик действительно проводит двоичный счет. При наличии двух триггеров счет можно проводить от 0 до 3. При трех триггерах число возможных комбинаций двоичных знаков будет 23=8, а при четырех триггерах — 24 = 16 и т. д. Включая и выключая переключатель 5, можно убедиться, что схема действительно ведет счет, точно совпадающий с таблицей. Цикл счета можно прослеживать на индикаторах. Если соединить вход С1 с переключателем Т, а вход С2 с выходом Qi(L) первого триггера, то счетчик будет считать не вперед, а назад. Этот процесс подробно рассмотрен в следующей главе.
D-триггер
Целым рядом свойств, интересных для цифровой техники, обладает D-триггер (триггер задержки). Триггеры этого типа с успехом применяются для временной записи информации в регистрах и цифровых счетчиках. Такой триггер интересен тем, что информация с входа D сохраняется в нем до прихода команды (тактового сигнала) с другого входа — входа С. После очередного тактового сигнала триггер как бы блокируется и информация сохраняется в нем неизменной до прихода следующего импульса даже в том случае, если изменяется сигнал на самом входе D.
Существуют две разновидности D-триггеров. Одни блокируются сигналом с входа С, имеющим низкий уровень L. В других информация фиксируется в тот момент, когда тактовый сигнал на входе С меняет низкий уровень на высокий.
йП- прежнее содержание гприггера 0.^^ новое содержание триггераН=1, 1=0йП- прежнее содержание гприггера 0.^^ новое содержание триггераН=1, 1=0DО-пL L Н НL н L НL L Н НDО-пL L Н НL н L НL L Н НФункциональная таблица.Функциональная таблица.
йП- прежнее содержание гприггера 0.^^ новое содержание триггера
Н=1, 1=0
йП- прежнее содержание гприггера 0.^^ новое содержание триггера
Н=1, 1=0
D
О-п
L L Н Н
L н L Н
L L Н Н
D
О-п
L L Н Н
L н L Н
L L Н Н
Функциональная таблица.
Функциональная таблица.
Рис. 3.27. а — условное обозначение D-триггера; б — его функциональная таб-лица; в — алгоритм работы.
В триггере первого типа выходной сигнал следует за сигналом на входе D, когда тактовый сигнал имеет высокий уровень Н. В D-триггере второго типа процесс иной. Здесь выход перенимает информацию с входа D лишь в тот момент, когда тактовый сигнал инвертируется с L на Н. D-триггер первого типа часто называют «триггер-защелка», триггер второго типа называют триггером, синхронизуемым фронтом.
На рис. 3.27,а показано условное обозначение D-триггера. Видно, что кроме входов D и С триггер имеет еще входы установки S и сброса R, благодаря которым его можно переключать в состояние 0 или 1 независимо от состояния сигнала на вхо-
де D. В большинстве случаев исходят из того, что сигнал на входе С имеет низкий уровень L. Схема алгоритма работы D- триггера приведена на схеме рис. 3.27, в.
На рис. 3.27, б дана функциональная таблица D-триггера. Видно, что после триггирования выход действительно перенимает информацию с входа D. Если сигнал на входе D имел низкий уровень, то и на выходе уровень сигнала будет низким; если же сигнал на входе имел высокий уровень, то и на выходе он будет высоким.
D-триггер, состоящий из элементов И-НЕ
Чтобы читатели лучше смогли уяснить работу D-триггеров, на рис. 3.28 представлен триггер, собранный из микросхем И-НЕ типов SN7400N—74LS00N. Собственно триггер образуют элементы Л/З и Л/5. Элементы ^2 и N4 выполняют функцию ввода, а элемент ЛИ — инвертирования. Это «триггер-защелка».
Допустим, что тактовый импульс Т имеет высокий уровень, как показано на временной диаграмме на рис. 3.28. Если сигнал
1ПШи1ПШи1 блонирования1 блонированияРис, 3.28. а—триггер на элементах И-НЕ;Рис, 3.28. а—триггер на элементах И-НЕ;Обозначение6Обозначение6
1ПШи
1ПШи
1 блонирования
1 блонирования
Рис, 3.28. а—триггер на элементах И-НЕ;
Рис, 3.28. а—триггер на элементах И-НЕ;
Обозначение
6
Обозначение
6
.. б — его временная диаграмма;
в — условное обозначение по МЭК.
на входе D имеет низкий уровень, то сигнал на выходе элемента ЛЧ будет высокого уровня Н. Это значит, что на обоих входах элемента N4 уровень сигнала высокий. Сигнал на выходе элемента N4 отвечает состоянию 0, и под действием этого сигнала триггер возвращается в состояние 0. Если через небольшой интервал времени сигнал на входе D становится сигналом уровня Н (это показано на временной диаграмме), то тогда оба входа элемента W2 получают сигнал высокого уровня, а вход ввода триггера получает сигнал низкого уровня. В результате триггер переходит в состояние 1. До тех пор пока тактовый импульс Т сохраняет высокий уровень, сигнал на выходе будет продолжать следовать за сигналом на входе D. Таким образом, триггер от входа D до выхода становится прозрачным. Когда тактовый сигнал исчезает, триггер, как это видно из временной диаграммы, продолжает оставаться в состоянии 1. То обстоятельство, что тактовый сигнал Т становится сигналом низкого уровня, означает, что ключевые элементы ввода N2 и N4 заблокированы, поэтому сигнал на входе D не влияет больше на состояние триггера. До этого он был приведен в состояние 1, в этом состоянии он и остается независимо от последующих изменений сигнала на входе D. Это также видно на временной диаграмме.
Как следует из сказанного выше, блокирование схемы происходит в момент исчезновения тактового импульса. В этом можно легко убедиться из приведенной схемы, если установить переключатель, соединенный с входом Т, в положение 0. Тогда при манипуляциях переключателя уровни на выходе (высокий и низкий) изменяться не будут. На состояние, в котором находится триггер, будет указывать индикаторное устройство.
D-триггер, синхронизуемый фронтом
Типичная функциональная схема триггера, синхронизуемого фронтом, приведена на рис. 3.29. Два таких триггера содержатся в микросхемах SN7474N/74LS74AN. В D-триггере информация с входа передается дальше на выход в момент положительного инвертирования тактового импульса, т. е. на его нарастающем фронте.
Когда на входе Т уровень низкий, на выходах элементов N2 и N3 уровень высокий независимо от информации, поступающей на вход D. До тех пор пока уровень на входе Т не изменится, состояние триггера также не изменяется.
Когда уровень сигнала на входе D станет высоким, на выходе N4 он станет низким, так как оба других входа элемента N4 также получают сигнал высокого уровня. Один из входов элемента ЛЧ имеет низкий уровень сигнала, поэтому на его
выходе уровень сигнала высокий. Так как выход элемента N1 соединен с верхним входом N2, то логический элемент И-НЕ будет на выходе иметь сигнал низкого уровня, когда уровень тактового импульса станет высоким. Нижний вход элемента N2 соединен с входом сброса, уровень сигнала на котором тоже высокий. Таким образом, когда уровень тактового импульса
Рис. 3.29. Синхронизуемый фронтом D-триггер в микросхемах SN7474N/74LS74AN.
становится высоким, уровень сигнала на одном из входов установки элемента N5 станет низким и триггер N5/N6 переключится в положение 1. На входах сброса элемента N6 остается сигнал высокого уровня, так как выход элемента N2 соединен с верхним входом элемента N3. Когда уровень сигнала на входе D станет низким, уровень сигнала на выходе элемента N4 будет высоким. До тех пор пока уровень тактового импульса низкий, он на триггер N5/N6 никакого влияния не оказывает. Но как только уровень тактового импульса станет высоким, на входе элемента N3 получатся три единицы и выход этой логической схемы И-НЕ даст сигнал низкого уровня. Триггер N5/N6 будет
переведен этим сигналом в исходное состояние, что произойдет именно в момент положительной инверсии тактового импульса (на фронте его нарастания).
До тех пор пока уровень импульса на входе Т будет низким, информация в триггерах 1V1/1V2 и N3/N4 остается незафиксированной. Но как только уровень импульса на этом входе станет высоким, сразу произойдет фиксация информации. Два таких D-триггера находятся в микросхеме SN7474N, а два — в эквивалентной микросхеме 74LS74AN. Структура и разводка выводов микросхемы 74LS74AN показаны на рис. 3.30. Там же при-
Рие. 3.30. Сдвоенный D-триггер, синхронизуемый фронтом, в микросхеме 74LS74AN.
ведена таблица истинности, из которой видно, что триггером можно управлять с помощью сигналов на входах преднабора и очистки независимо от сигналов на входах D и Т, уровень которых никакого значения не имеет. Как и в ранее рассмотренных RS- и JK-триггерах, сигналы на дополнительных входах преднабора и очистки не должны быть одновременно низкого уровня, так как это приводит триггер в неопределенное состояние.
При управлении триггером с помощью сигналов на входах D и Т уровни на обоих дополнительных входах должны быть высокими. Если сигнал на входе D имеет высокий уровень, триггер принимает поступивший сигнал в момент, когда становится высоким уровень тактового сигнала. При этом длительность нарастания фронта должна быть не больше 150 нс. Это же требование справедливо для SRT- и JK-триггеров ТТЛ. Когда уровень тактового импульса становится низким, триггер переходит в состояние удержания, т. е. на выходах Q(H) и Q(E) будет сохраняться поступившая информация.
D-триггер, синхронизуемый фронтом, как двоичный делитель
На рис. 3.31 показана схема D-триггера, выход которого Q(L) соединен с входом D. Если подавать на триггер последовательность тактовых импульсов, то он будет принимать на се-
бя информацию с выхода Q(L) в моменты нарастающих переходов тактовых импульсов с низкого уровня на высокий. Иначе говоря, триггер синхронизуется нарастающим фронтом импульса. Как это отчетливо видно из временной диаграммы на рис. 3.31,6, в том и состоит функция двоичного делителя. D-триггер, включенный по такой схеме, называется двоичным делите-
aa.)aa.)Рис. 3.31. a—D-триггер, синхронизуемый фронтом, как делитель на 2; б — его временная диаграмма.Рис. 3.31. a—D-триггер, синхронизуемый фронтом, как делитель на 2; б — его временная диаграмма./Уребустакобка (L)
aa.)
aa.)
Рис. 3.31. a—D-триггер, синхронизуемый фронтом, как делитель на 2; б — его временная диаграмма.
Рис. 3.31. a—D-триггер, синхронизуемый фронтом, как делитель на 2; б — его временная диаграмма.
74LS7Mp(SN747W)
Очистка (Z.) aОчистка (Z.) a—t R Q.OT
Очистка (Z.) a
Очистка (Z.) a
лем, или двоичным счетчиком. Взаимосвязь между двумя понятиями— “деление" и “счет" — подробнее будет рассмотрена в разд. 4.1.
D-триггеры, синхронизуемые фронтом, как делители на 4
На рис. 3.32 показана схема делителя на 4, в которой использованы два D-триггера. Выходы триггеров Q(L) соединены с входами D, благодаря чему каждый из триггеров образует делитель на 2. Вход Т второго триггера соединен с выходом Q(L) первого триггера, так что счет идет вперед. Если же указанный вход триггера соединить с выходом Q^H'), то счет будет идти назад.
Тактовые сигналы вырабатываются элементом S, который, заменив электрический переключатель, позволяет получать импульсы без затухающих переходных процессов. Временные соотношения тактовых импульсов и сигналов на выходе делителя показаны на диаграмме на рис. 3.32,6. Процесс счета можно контролировать по индикатору. Логическая структура (алгоритм работы) схемы показана на рис. 3.32, в.
Сдвиговые регистры на D-триггерах, синхронизуемых фронтом
На D-триггерах можно легко построить и сдвиговый регистр. Если выход Q одного триггера соединить с входом D следующего триггера, то в момент положительного инвертиро-
^в
Рис. 3.32. Счетчик по модулю 4 на D-триггере, синхронизуемом фронт а— схема; б — временная диаграмма; в — алгоритм работы.
*5В
Индикаторы
Рис. 3.33. Сдвиговый регистр на D-триггерах. а — схема; б — времепнйя диаграмма; в — алгоритм работы.
вания тактового импульса с уровня L на Н информация, поданная на вход регистра, сдвинется на один шаг.
Регистр, представленный на рис. 3.33, состоит из четырех триггеров, содержащихся в двух микросхемах типа SN7474N и 74LS74AN. Тактовые импульсы вырабатываются коммутатором S0, показанным на схеме слева. С помощью переключателя S1 на вход регистра можно подавать либо 0, либо 1. С помощью переключателя S2 выход триггера может соединяться с входом.
Интересно проследить по индикатору, как логическая 1 передвигается по регистру. Что для этого надо проделать и что получается, показывает временная диаграмма на рис. 3.33, б. Сначала переключателем сброса все триггеры устанавливаются в положение 0. Переключатель S0 при этом должен быть в положении 0. Далее переключатели S1 и S0 устанавливаются в положение 1. Затем переключатель S1 возвращается в положение 0, а переключателем S2 соединяем вход регистра с выходом. Если теперь замкнуть и разомкнуть S0, то по индикатору увидим, как единица, введенная переключателем S1, передвигается по регистру слева направо. Если единица поступила на выход Q(H) триггера FF4, то она опять возвращается на вход триггера FFi и т. д. Точно так {же по регистру можно прогнать две единицы или один нуль. Функциональная схема регистра показана на рис. 3.33,8.
Применение D-триггеров в сдвиговых регистрах
Используя D-триггеры, можно создать сдвиговый регистр, в котором информация передвигается как слева направо, так и справа налево. Информацию в регистр можно вводить и параллельно, и последовательно. Такой сдвиговый регистр становится уже относительно сложной логической схемой, с которой интересно познакомиться с познавательной целью. Анализируя схему, можно получить представление о работе уже небольшого микропроцессора, исполняющего, например, такие команды, как «сдвинуть налево» и «сдвинуть направо».
На рис. 3.34 приведена схема свигового регистра на 2 бита, способного реализовать функции, перечисленные в начале раздела. Чтобы сделать работу схемы более наглядной, мы ограничим поток информации двумя битами. Разумеется, схему можно усложнить, получив сдвиговый регистр на значительно большее число битов. Это будет показано ниже.
Внимательно рассмотрев схему, можно различить на ней три следующих основных элемента: слева — элемент выбора данных; в центре — элемент записи, или ЗУ, на D-триггерах; справа— выходное устройство с тремя устойчивыми состояниями.
B(H) 8(H) А(Н) А(Н)
ПоследователбНб/й ввод(сдвиг влево) j
Ofls(H)_,
ЛоследователбНбтц 1 выход Sв
11
3
В
А
Вь/бор
вправо)
В(Н)
А(Н)
10
"В
2
ОД
Выбор
01
В Г
00
— 1D
Триггер r->C1
Треэсста- вилбный буфер
О.(Н)
И " (араллель- 1 №'й выход/
—"1 вход
Трехста- вилбный буфер
а/ад(Н)
2D8
Триггер t~VC2
а
О/д)
Парил- лельный выход/ вход
Ь/%(Н)
Последователб- , Тантовек ный вход (сдвиг SR(H) импульсьтТ Послесю- вольный вправо)батель -
Трехста-
- . --- о улрав- „ ныи выход лякщшх
SL вход 3-5(Н)
SL
(Резким селекша-рования
Рис. 3.34. Двунаправленный сдвиговый регистр с 2 триггерами (последовательно-параллельный вход и последовательно-параллельный выход).
Используются D-триггеры, синхронизуемые фронтом. Четыре селектирующих входа на каждом D-триггере, обозначенные цифрами от 0 до 3, позволяют коммутировать входные сигналы по командам выбора, которые поступают от элементов А и В (слева внизу). В реальном микропроцессоре селектирующие сигналы поступают от командного регистра.
Итак, мы имеем дело с двумя переменными, варьируя которыми, можем выбирать 1 из 4 регистров. Сигналы модовой селекции подаются на селектирующие ключевые элементы, которые на каждый селектирующий вход освобождают только один- единственный логический элемент И. Если, например, A = L и B=L, то тогда В=Н и А=Н. Это в свою очередь означает, что элементы И, обозначенные цифрой 0, освобождены для приема информации. Из схемы видно, что у D-триггеров третьи входы логических элементов И соединены с выходами Q. Если на входы триггера подать тактовый импульс, то триггер примет на себя информацию, которая была записана ранее. Другими словами, в конечном счете не произойдет ничего. По команде тактового импульса D-триггеры будут удерживать ранее записанную информацию.
Если А = Н и B = L, то на двух входах логических ключевых элементов, обозначенных цифрой 1, уровни сигналов станут высокими. На ключевые элементы будут поступать сигналы А и В. С третьим входом соединен последовательный вход «сдвинуть вправо». Для триггера В эта информация будет внешней, для триггера А эта информация будет с выхода Qbs триггера В. Если теперь подать тактовый .импульс, то триггер А примет информацию с триггера В, а сам триггер В получит информацию (0 или 1), которая поступит извне с последовательного входа (слева внизу). Смещенный бит (Д) можно получить с последовательного выхода Qa$. В результате проведенной операции сдвига мы переместили информацию в регистре на один шаг вправо (на рисунке это сдвиг вверх), в то время как триггер В получил информацию извне.
Если модовым сигналом выбрать сигнал второго ключевого элемента схемы селектирования (Д = Е; В = Н), то тогда сдвиг информации произойдет сверху вниз, что соответствует команде «сдвинуть влево». Триггер А примет информацию извне (на рисунке слева вверху, линия со стрелкой вниз), а триггер В возьмет на себя информацию с триггера А. Если выбрать ключевой элемент, обозначенный цифрой 3, тогда параллельные входы а и b регистра будут подключены к входам D-триггера, который будет параллельно наполняться информацией по команде датчика. Трехстабильный буферный элемент, естественно, должен при этом находиться в неопределенном состоянии, благодаря чему выходы Q триггера окажутся заблокированными. Соеди-
Таблица 3.1. Функциональная таблица двунаправленного универсального сдвигового регистра (схема на рис. 3.34)
Входы
Выходы
Состояние
Селектиро- вание
В А Т
Последовательный
3-S SL SR
Параллельный выход °№а ^В
Последовательный выход °Л5 CBS
Ю. Запись
Сдвинуть вправо
Сдвинуть влево '
Параллельный вход■
Трехстабильный режим
L L |
L Н |
Н L t
Н Н f
XXX XXX X X н XXL X Н X X L X Н X X н
Qa0 Qb0 Одо QB0 Qen 1 QS„ о 1QAn
о QAn ab
Неопределенное состояние
<2л0 Qb0
Оло Qb0
QBn 1 ^вп 0 1<2a„
®Олп
ab
QAq Qb0
/7—1; £=0;
<34, Q6 — параллельный выход;
а, b — параллельный вход;
^4 Б * Qbs— последовательные выходы;
X — неопределенное состояние;
4 — переход от L к Н;
а, b— информация на входах А и В;
Q4о» Qвсостояние триггера до изменения;
Q4 • Qb — состояние выходов до изме- Л ц
нения.
нительные элементы q/Qa и Ь/Qb двунаправленные: параллельная информация может по ним передаваться в обоих направлениях— вводиться и выводиться. Если разблокировать трехстабильный буфер, то на указанных соединителях информация будет поступать с выходов Qa и Qb, которую можно передавать дальше и использовать по назначению. При вводе информации выход трехстабильного буфера переходит в неопределенное состояние, и линии данных в это время можно использовать для ввода информации в регистр через входной селектор.
Все сказанное о работе сдвигового регистра вытекает также из табл. 3.1. В режиме удержания информация в триггере остается неизменной. При сдвиге вправо триггер А принимает на себя информацию с триггера В, который в это время наполняется информацией, поступающей извне (0 или 1). При сдвиге влево триггер В принимает на себя информацию с триггера А, и теперь уже триггер А принимает информацию, поступающую извне (0 или 1). При поступлении команды «параллельный ввод» оба триггера А и В принимают информацию, поступающую по параллельным линиям а или Ь, для чего выходной буфер должен быть переключен в неопределенное состояние.
Регистр описанного типа используется в микропроцессорах в качестве универсального накопителя. С помощью входного селектора в регистр можно параллельно вводить для записи информацию от разных источников. Ее можно использовать сразу или ввести в память для использования в другое время. Кроме того, информацию, хранящуюся в регистре, можно сдвигать влево или вправо.
Регистр ввода и вывода данных на D-триггерах
Для оперативной записи информации, которая обычно поступает в микропроцессор по шине данных, разработаны регистры, содержащие 8 триггеров. Все 8 триггеров помещаются в одном корпусе с двухрядными выводами.
Для связи ЭВМ с другими периферийными устройствами используется шина данных, по которой информация передается в соответствии с поступающими командами. Своими командами ЭВМ указывает, каким должен быть очередной режим регистра: воспроизведение или ввод. Эти команды записываются сокращенно IOR (Input/Output— Read) и IOW (Input/Output— Write).
Разумеется, данные для воспроизведения должны быть известны в определенный момент времени или заранее. Именно этому требованию удовлетворяют сдвиговые регистры. Наконец, все процессы, происходящие в самой ЭВМ, вообще говоря, несинхронны с процессами, происходящими на периферии. Используемый в системе связи с ЭВМ так называемый сигнал прерывания позволяет давать ей указания о том, что необходимая в данный момент информация содержится во внешнем регистре, связь с которым осуществляется по общей шине данных. По этому сигналу ЭВМ прерывает работу и сигналом 1OR посылает сообщение о том, что для продолжения работы должна быть получена информация из памяти внешнего регистра. Точно так же и выдача данных ЭВМ происходит в очень коротких интервалах времени и тоже с использованием регистров. При этом время воспроизведения информации с регистров определяется процессами на периферии.
Интересно проследить, как практически используются регистры в конкретных случаях. Для этого в качестве примера рассмотрим схему на рис. 3.35. Здесь микропроцессор управляет работой модели железной дороги, используя данные, поступающие от самой модели. По ним микропроцессор определяет текущее состояние на каждом участке дороги, порядок переключения стрелок, устройств сигнализации и т. д. Рассмотрим момент, когда микропроцессор принимает решение о включении тока привода локомотива на данный участок. Решение вклю-
чать или не включать ток на данный участок дороги микропро- дессор принимает на основе оценки поступающих данных. Принятое решение передается дальше по шине данных.
Чтобы информацией можно было пользоваться долго, ее надо .записать. Шиной данных можно связать между собой несколько регистров, которые записывают оперативную информацию
Регистр командРегистр командНа электронные устройства дороги (24 участка)На электронные устройства дороги (24 участка)"Рис. 3.35. Система управления моделью железной дороги с микропроцессором, использующим триггеры для ввода и вывода данных."Рис. 3.35. Система управления моделью железной дороги с микропроцессором, использующим триггеры для ввода и вывода данных.
Регистр команд
Регистр команд
На электронные устройства дороги (24 участка)
На электронные устройства дороги (24 участка)
"Рис. 3.35. Система управления моделью железной дороги с микропроцессором, использующим триггеры для ввода и вывода данных.
"Рис. 3.35. Система управления моделью железной дороги с микропроцессором, использующим триггеры для ввода и вывода данных.
с выхода микропроцессора, в данном случае информацию о том, следует ли включать напряжение на данный участок дороги. До тех пор пока на нем ничего происходить не должно, соответствующий триггер в регистре остается в состоянии 1 и напряжение, поддерживаемое электронными устройствами на участке, сохраняется неизменным.
На схеме на рис. 3.35 микропроцессор наполняет данными три регистра по 8 бит. Эта информация записывается в виде трех сигналов IOW, обозначенных BVRS0, 1 и 2. (BVRS — импульс записи регистра участка). Сигналы постоянно подаются на участки дороги, на стрелки, светофоры, а микропроцессор по программе продолжает свою работу, наполняя информацией регистры. Сами же механизмы управления стрелками, двигатель
поезда и другие устройства не изменяют своего состояния до тех пор, пока не изменится ситуация. В системе можно использовать восьмиразрядный D-триггер типа SN74273 или 74LS273, схема которого приведена на рис. 3.36. Там же показаны назначения выводов и функциональная таблица. Каждый из восьми D-триггеров имеет D-вход и Q-выход. Входы тактовых сигналов и сброса объединены в две группы, имеющие два внешних вывода. Таким образом, все триггеры очищаются одним импульсом сброса и запускаются тоже одним тактовым импульсом. Со-
*WB)*WB)ттОчистка (L)Очистка (L)ЗемляЗемляТактовые импульсыТактовые импульсыкостиН=Г, L=0костиН=Г, L=0Рис. 3.36. D-триггеры (8 шт.) в микросхемах SN74273/74LS273 и их функциональная таблица.Рис. 3.36. D-триггеры (8 шт.) в микросхемах SN74273/74LS273 и их функциональная таблица.
*WB)
*WB)
т
т
Очистка (L)
Очистка (L)
Земля
Земля
Тактовые импульсы
Тактовые импульсы
кости
Н=Г, L=0
кости
Н=Г, L=0
Рис. 3.36. D-триггеры (8 шт.) в микросхемах SN74273/74LS273 и их функциональная таблица.
Рис. 3.36. D-триггеры (8 шт.) в микросхемах SN74273/74LS273 и их функциональная таблица.
прягающие элементы и инверторы обеспечивают раздельную нагрузку по входам схемы.
Из функциональной таблицы видно, что все триггеры переключаются в положение 0, когда импульс на входе очистки имеет низкий уровень L. Уровень сигналов на выходах получается высоким тогда, когда данный вход D на время нарастания тактового импульса получает сигнал высокого уровня Н. Уровень сигнала на выходах будет низким в случае, если он низкий на входе. Ранее мы видели, что триггер сохраняет информацию до тех пор, пока тактовый импульс имеет низкий уровень. (Разумеется, при расчете схемы, в частности условий подачи информации на вход D, должны учитываться задержки включения (20 нс) и установления (5 нс).)
D-триггеры серии 273 относятся к группе триггеров, синхронизируемых фронтом. В микросхемах 74LS363 и 74LS373 использованы триггеры-защелки (рис. 3.37), которые, как показано раньше, «прозрачны». Другими словами, это означает, что если на разрешающем входе уровень высокий, то сигнал на выходе повторяет входной сигнал. В этом и состоит сквозная (от входа до выхода) прозрачность схемы. В тот момент, ког-
Управление (Выхоб ОЕ)
В
В
решения
В G
О
G
В
G
В G
В-триггер с Вход раз- защелкой
ВтоЭы<В
О
G
Трехстабильные * Выходы
а
Трете тиоильный буфер
Рис. 3.37. а — восьмиразрядный регистр с трехстабильными выходами навосьми триггерах с защелкой в микросхемах 74LS363 и 74LS373; б—услов-ное обозначение регистра с указаниями функциональных зависимостей по си-стеме МЭК.
РазрешающийЗемля
Выход
Рис. 3.38. Соединение двух шин с помощью восьмиразрядных регистров на D-триггерах в микросхемах 74LS364.
да уровень сигнала на разрешающем входе становится низким, информация переключается на вход D и наступает режим блокировки. С выходов D-триггера сигналы подаются на входы трехстабильного сопрягающего элемента. Только при этом условии регистр можно использовать как входное устройство микропроцессора. До тех пор пока микропроцессор не запрашивает данных с регистра, выходы регистра должны быть в неопределенном положении. Дело в том, что микропроцессор получает данные с общей шины, в которой информации триггера может
Считыба- Считывание Запись ние Запись
импульсы
Рис. 3.39. Четыре восьмиразрядных регистра в микросхемах 74LS364 (4X8 бит).
не быть. В общий поток данных информация триггера может вводиться байтами только по команде через трехстабильный элемент сопряжения.
Микросхема 74LS363 имеет сопрягающий элемент с двухстабильным выходом; этот элемент может нагружаться на шину с относительно большой емкостью или соответственно с малым волновым сопротивлением. Кроме того, общий вход разрешения выполнен как триггер Шмитта, что обеспечивает повышенную помехозащищенность. Входы триггеров выполнены как эмиттерные повторители на транзисторах, благодаря чему нагрузка логических управляющих схем получается минимальной. Условное обозначение по системе МЭК микросхемы LS373 показано на рис. 3.37, б. Трехстабильные выходы получают разрешение (разблокируются) в момент, когда становится низким уровень на
Рис. 3.40. Условное обозначение схемы управления элементами памяти по системе МЭК.Рис. 3.40. Условное обозначение схемы управления элементами памяти по системе МЭК.
Рис. 3.40. Условное обозначение схемы управления элементами памяти по системе МЭК.
Рис. 3.40. Условное обозначение схемы управления элементами памяти по системе МЭК.
входе ОЕ. Входы принимают информацию, если вход С получает высокий уровень. Цифра 1 у входа D указывает на то, что переприем данных зависит от состояния сигнала на входе С1.
Весьма интересно применение синхронизуемых фронтом D-регистров с трехстабильным выходом в качестве элементов сопряжения двух шин для двунаправленного и асинхронного обмена данными. Такая ситуация возникает, когда несколько микропроцессоров со своими ведущими и ведомыми регистрами.
работающими самостоятельно и асинхронно, должны связываться между собой. Между шинами данных можно включить последовательно и параллельно несколько регистров (рис. 3.38). Согласовать регистр с соответствующей шиной данных можно с помощью сопрягающих элементов с трехстабильным выходом. Синхронизуемые входы D-триггеров позволяют вводить информацию в регистр в любое время и (сразу же или в любое другое время) передавать ее на другую шину.
Другие применения можно получить от нескольких регистров, объединенных в группы, например в группу из 4-байтных регистров, показанную на рис. 3.39. Входы D и сопрягающие элементы с трехстабильными выходами выведены группами по 8 линий записи и воспроизведения. Благодаря тому что тактовый сигнал на триггеры четырех регистров подается по дешифратору «1 из 4», на запись можно вводить сигнал селективно, выбирая его из 4 линий. Осуществлять селективное воспроизведение одного из четырех сигналов позволяет элемент сопряжения с трехстабильным входом, который имеется в самом селекторе (на схеме слева).
Условные обозначения функции управления элементами памяти в системе МЭК
Условные графические обозначения функции управления элементами памяти на триггерах, которые могут встретиться в практике на схемах, приведены на рис. 3.40. По назначению входов элементы памяти могут относиться к типам SR, JK и D. На приведенных обозначениях входы триггеров не показаны. Для процессов управления они значения не имеют.
Двойные стрелки указывают моменты времени срабатывания триггеров. Это моменты времени поступления сигналов на вход для записи. Стрелки с зачерненными кружками указывают, что сигнал на выходе в течение всего импульса следует за изменениями сигнала на входе, т. е. указывают состояние прозрачности триггера. Обозначения справедливы для положительных и отрицательных импульсов и для фронтов нарастания и спада. Ниже приведены участки временных диаграмм, соответствующие данному типу триггера. Прямые уголки у выходов указывают на то, что сигнал на данный выход поступает с задержкой.
Глава 4
СЧЕТЧИКИ И ДЕЛИТЕЛИ ЧАСТОТЫ
Введение
Двоичные счетчики и делители частоты используются в самых разных областях техники, в частности в управляющих системах ЭВМ, в цифровых электронных часах и частотомерах. Наиболее часто на практике применяются двоичные и десятичные счетчики и делители. Счетчики и делители (по модулю п) подразделяются на синхронные, у которых разряды деления синхронизуются поступающими извне тактовыми импульсами, и на асинхронные, у которых каждый данный разряд синхронизует следующий разряд деления. В асинхронных двоичных счетчиках между фронтом тактового импульса и моментом переключения разряда деления в цепочке существует определенный временной интервал (задержка), т. е. фронт тактового импульса не совпадает с моментом переключения разряда, деления. Это обстоятельство особенно неприятно в случаях, когда результаты счета должны быть декодированы в последовательность импульсов. Временные задержки при декодировании приводят к ошибочным результатам.
Отличительная особенность синхронных счетчиков состоит в том, что фронты импульсов деления когерентны, т. е. фронты импульсов деления всегда синхронны с фронтами тактовых импульсов. Десятичные счетчики по структурной организации подразделяются на последовательные и параллельные. Первые, как это видно по самому названию, работают в режиме последовательной подачи счетных импульсов на входы разрядов, вторые — в режиме параллельной подачи. Поскольку обработка сигналов всегда требует определенного времени, то параллельные счетчики оказываются более быстродействующими, чем последовательные, и работают при более высокой частоте синхронизации. На рис. 4.1—4.4 показаны структурные схемы синхронных и асинхронных счетчиков последовательного и параллельного типов. Десятичные счетчики (счетчики по модулю п) работают по коду, который часто выбирается из соображений минимизации числа необходимых элементов схемы. При этом важным является фактор пригодности кода к арифметической обработке сигналов в ЭВМ. Для преобразования десятичных цифр в двоично-десятичный код необходимо иметь как минимум четыре
Рис. 4.1. Асинхронный счетчик.
Рис. 4.2. Синхронный счетчик.
Шифратор
Рис. 4.3. Последовательный счетчик.
Рис. 4.4. Параллельный счетчик.
триггера. Число возможных двоичных комбинаций будет равно 24=16. Из них по прямому назначению используются только десять комбинаций. Десятичные числа получаются путем умножения значащих единиц на разряд столбца кода и последующего сложения полученных чисел. Если столбцу кода разряд не придан, то правило недействительно и тогда по конструкции двоичных комбинаций определить, какому десятичному числу он соответствует, уже невозможно.
Разработаны интегральные схемы ТТЛ и КМОП-логики, в которых на одном кристалле помещаются один или два полных делителя на 10 или на 16. В качестве элементов памяти в делителях используются JK-, D- или SRT-триггеры. Для реализации специфических функций в схемы счетчиков вводятся дополнительные логические элементы. Такими функциями являются, например, параллельный ввод и запись данных триггеров, синхронизация делителей внешними тактовыми импульсами, а также реверсирование счета с прямого на обратный.
Как уже отмечалось, для деления частоты входного сигнала используется двоичный код. Десятичные делители обычно работают по двоично-десятичному коду, хотя встречаются и разработки с применением других кодов, например в счетчике Джонсона. Чаще всего код Джонсона применяется в счетчиках на элементах КМОП-логики. Это объясняется тем, что в этих счетчиках дешифровка разрядов кода реализуется проще, чем в делителях по двоичному, десятичному или двоично-десятичному коду. Для многих целей оказывается более простым предустановка счетчика Джонсона. Говоря о счетчиках с предустановкой, мы прежде всего имеем в виду делители в синтезаторах частот.
В цифровой технике счетчики и делители применяются очень широко. При этом вовсе необязательно, чтобы импульсы числовых кодовых посылок поступали к счетчикам регулярно. Это обстоятельство позволяет использовать счетчики, например, для строгого упорядочения ряда событий с помощью команд извне. В этой связи говорят о счетчиках управления или о схемах управления. Одна из таких схем управления, используемая в стиральных автоматах, будет рассмотрена ниже. В общих чертах скажем лишь, что программа стирки разделена на несколько частных операций, которые должны быть осуществлены в строго определенной последовательности. Схема управления как раз и следит за тем, чтобы эта последовательность была выдержана.
Порядок работы систем управления вообще задается так называемой, структурной схемой, которую иногда называют также диаграммой Гуфмана. Схема алгоритмов управления стиральным автоматом приведена на рис. 4.5. Внимательно рас-
■END
О Состояние покоя
SWP
/ Наполнить вара Бан водой, {добавить моющее средство
NDHNDHZ НагретьZ НагретьTEMP80TEMP80
NDH
NDH
Z Нагреть
Z Нагреть
TEMP80
TEMP80
IISMT fOOSMT fOO» Включить вращение° {барабана
I
I
SMT fOO
SMT fOO
''
л Слито использованную жадность
11■NDL■NDL
1
1
■NDL
■NDL
■NDH■NDH
■NDH
■NDH
5 Наполнить Барабан водой
у Включить вращение \бараБана
££SMT100SMT100
£
£
SMT100
SMT100
7 Слить использованную воду
-NDL
8 Центрифугировать
SWP-пуск программы стирки
NDH-сигнал датчика верхнего уровня жидкости
TEMP 80-сигнал датчика температурь! (80°С) Smttoo -сигнал датчика счетчика (ЮО оборотов) NDL -сигнал датчика нижнее о уровня жидкости END - пятиминутный цикл центрифугирования и конец стирки
Рис. 4.5. Программа работы стирального автомата.
смотрев ее, можно заметить, что цепь управления начинает свою работу из состояния покоя, характеризуемого положением- счетчика 0. Цепь управления автоматически переходит в состояние 0, как только на нее подается напряжение питания.
Когда с пульта подается команда на включение автомата,, цепь управления из положения 0 переходит в положение L Команда на включение может подаваться и с дистанционного- пульта, установленного в другом помещении. В положении Г цепь управления руководит операцией наполнения стирального барабана водой, в который одновременно подмешивается моющее средство, поступающее из резервного бачка. В этом положении цепь управления открывает электромагнитный вентиль,, после чего стиральный барабан начинает наполняться. В положении 1 цепь управления остается до тех пор, пока датчик «уровень высокий» не дает соответствующего сигнала, означающего, что воды в барабане достаточно. Сигнал «уровень высокий» записывается кратко NDH (Niveau Detector High). По этому сигналу цепь управления переходит в положение 2, в котором производится нагрев моющего раствора и находящихся в нем вещей. В положении 2 цепь управления через реле включает нагревательные элементы и остается в этом положении до того момента, когда температура моющего раствора достигнет заданного значения (80°C). При достижении этой температуры срабатывает датчик, посылающий сигнал («ТЕМР 80»), по которому цепь управления переходит в положение 3. Включается двигатель привода барабана, вращающий его то влево, то вправо (режим двунаправленного качания барабана). Операция- качания барабана (полоскания) контролируется счетчиком циклов, которых должно быть 100. После циклов качания новый’ сигнал SMT 100 переводит цепь регулирования в положение 4. В этом положении цепь управления включает помпу, откачивающую из барабана использованный раствор. Затем срабатывает датчик «уровень низкий», который выдает сигнал о том,, что из барабана использованный раствор выведен. Этот сигнал; записывается кратко NDL (Niveau Detector Low). Он переводит цепь управления в положение 5, при котором барабан опять начинает наполняться водой до уровня NDH, достаточного для следующего цикла полоскания. Повторное полоскание проводится в положении цепи управления 6. Барабан опять совершает 100 качаний, после чего цепь управления по сигналу. SMT100 переходит в положение 7, при котором из барабана опять откачивается использованная вода. Включенная этим-, сигналом помпа будет работать до тех пор, пока не сработает датчик низкого уровня NDL. Сигнал этого датчика переведет цепь управления в положение 8, при котором начинается отжим1 вещей за счет быстрого вращения барабана. Отжим продолжа-
ется 5 мин; время отсчитывается электронными часами, синхронизуемыми частотой напряжения сети. По истечении пятиминутного цикла часы посылают сигнал END, который возвращает цепь управления в положение 0. Программа стирки окончена.
Характерным для этого процесса управления является то, что каждый очередной шаг программы совершается лишь после того, как завершился предыдущий. Цепь управления срабатывает от команд различного происхождения в отличие от обычных счетчиков или делителей, на входы которых сигналы поступают от единственного источника. Временной режим программы, например моменты переключения цепи регулирования в положение 0, можно изменять, можно также пропускать отдельные положения. В нашем примере со стиральным автоматом, в случае когда стираются вещи, не выдерживающие температуру 80е, можно пропустить операцию кипячения. Тогда цепь управления, минуя положение 2, из положения 1 сразу перейдет в положение 3. Само собой понятно, что варианты программы стирки, задаваемые цепи управления, могут быть различными.
В ЭВМ блоки управления регулируют счетно-вычислительными операциями, совершаемыми в процессе обработки данных. Частные операции в ЭВМ совершаются одна за другой. Блок управления задает не только моменты начала операций, но и порядок их чередования. И в данном случае блок управления периодически возвращается в нулевое положение, например при сокращении длительности циклов или когда какая-нибудь частная операция исключается из полного цикла.
При обработке данных в ЭВМ длительность операций может быть различной, т. е. цикличность неравномерная. Бывает даже и так, что блок управления для продолжения процесса управления должен ждать поступления команды извне. Чаще всего режим ожидания в ЭВМ связан с временем прохождения информации из ЗУ до адресуемого блока по шине данных. Определенного времени требует и выбор нужной ячейки в ЗУ. Поэтому быстродействующий микропроцессор вынужден будет ждать поступления из ЗУ сигнала «ГОТОВО». Разумеется, блоки управления имеются не только в ЭВМ. Их используют, например, и в комбинированных цифровых логических схемах. Рассмотрим еще два примера использования цепей управления.
Первый пример — цифровой частотомер в коротковолновом радиоприемнике. Для измерения частоты принимаемого сигнала делитель частоты должен быть заранее запрограммирован на значение центральной частоты диапазона. После измерения цифровые индикаторы на светодиодах показывают значение частоты в течение 2 мс. Цепь управления в данном случае долж-
D
с
в
А
т
о
0
О
0
0
О 1
1
0
0
с
[71
О 1
2
0
О
и
0
О 1
3
О
0
1
[7|
0 1
в
О
[71
О
0
°1
5
О
1
0
Г7|
0 1
6
О
1
7
0
0 1
7
О
1
1
[71
0 1
8
/
О
О
о
0 1
9
1
О
0
[71
0 1
ГО
1
О
[71
0
О 1
Я
1
О
1
[71
0 1
12
1
[7
0
0
0 1
13
1
1
О
[71
О 1
14
1
1
и
0
0 1
15
1
1
/
[71
0 1
Таблица кодирования чисел -
т(П а№) B(f/4) Cff/8) S(f/f6)т(П а№) B(f/4) Cff/8) S(f/f6)О1оfО10101О1О1о1о
т(П а№) B(f/4) Cff/8) S(f/f6)
т(П а№) B(f/4) Cff/8) S(f/f6)
ОО11ОО1Оо110о11о
ОООо111ООоО1111о
ОООООООО 11111111 о
о123456789101112131415О 1 22?
в \ НДесятичные числа
Временная диаграмма
Рис. 4.6. Взаимосвязь между счетчиком и делителем.
на иметь 4 положения: подготовки, измерения (измеряется количество периодов входного сигнала за 1 мс), далее третье и четвертое положения, при которых цифровые индикаторы на светодиодах 2 раза загораются в течение 1 мс. Таким образом, мы имеем дело с простой цепью управления с четырьмя равномерными фазами управления по 1 мс.
Второй пример — цепь управления генератором кода в автоматах-излучателях позывных сигналов Морзе в коротковолновых радиостанциях. Согласно международному регламенту радиосвязи, позывной сигнал Морзе, присвоенный радиостанции, до начала передачи должен быть повторен не менее трех раз. Допустим для примера, что позывной сигнал Морзе получен на выходе генератора один раз, а затем автоматически повторяется три раза. Допустим далее, что после трехкратного повтора позывного сигнала должна излучаться очень короткая тональная одиночная посылка («пип»). В этом случае цепь управления должна организовать процесс в виде трех событий одинаковой длительности (три позывных сигнала) и одного, четвертого, со значительно меньшей длительностью. По окончании четырехфазового цикла работы цепь управления возвращается в исходное состояние покоя.
Выше мы не раз уже пользовались понятиями счетчика и делителя. Взаимосвязь между ними станет ясной, если таблицу двоичных чисел перевести во временную диаграмму, показанную на рис. 4.6. Сравнивая горизонтальные ряды единиц и нулей, получаемых на двух последовательных триггерах, убеждаемся, что действительно имеем дело с делением частоты.
В сериях выпускаемых микросхем ТТЛ и КМОП-логики имеется множество всевозможных делителей и счетчиков, в том числе в корпусах с двухрядными выводами. Эти микросхемы разделены на несколько основных типов, которые рассматриваются в последующих разделах.
Двоичные счетчики
Рассматривая выше JK-триггеры, мы видели, что если одновременно на оба входа (информационный и тактовый) подаются активные сигналы при переходе тактового импульса с высокого уровня на низкий, то такой же переход совершит и содержавшийся в триггере информационный сигнал. Если такой процесс инвертирования отобразить на временной диаграмме, то можно заметить, что и здесь мы, в сущности, имеем дело с делением частоты на 2, .поскольку за каждый цикл синхронизации тактовым импульсом содержание информации триггера изменяется только один раз.
012345678910110101010101 01010101010101012345678910110101010101 01010101010101tt
01234567891011
0101010101 01010101010101
01234567891011
0101010101 01010101010101
t
t
ДесятичныечислаТактовыеимпульсы То
Ga
^ Gg
Go
J -
и
—GOT
т-^
>С1
к—
1К
^G(L)
•—щ—т
ZXZx£p^XZ7A
~l>iаг1 1
6
Таблица кодирования чисел
Десяти числа
D
с
в
А
То
0
О
0
о
0
0
7
О
0
0
Al
О' г
2
0
о
7-
0
О'
11
3
0
о
/
Я
О'
4
О
7
o'1
о
01
5
О
/
0
и
О'
6
О
1
О
7
0
/
1
п
8
/
о"
О
О'
Т,
9
1
0
0
Al
01
1а
10
1
о
г
О
о! /
и т.д.
1=н; 0-L
Рис. 4.7. Асинхронный делитель на 16.
с — схема; б — временная диаграмма; в — таблица состояний (таблица кодирования чи-сел).
Если соединить последовательно несколько JK-триггеров, причем выход Q каждого предшествующего соединить с синхронизующим входом последующего, то получим двоичный счетчик асинхронного типа. Схема такого двоичного счетчика и временная диаграмма показаны на рис. 4.7.
Если внимательно рассмотреть временную диаграмму, то можно увидеть, что содержание информации триггера изменяется, когда уровень управляющего импульса на входе меняется с Н на L. Если в триггере была записана 1, то после прихода тактового импульса она изменится на 0, и наоборот. На временной диаграмме переходы от 0 к 1 обозначены сплошными стрелками, а переходы от 1 к 0 — штриховыми.
Выходные сигналы Qa, Qb, Qc и Qd между собой некогерентны, т. е. фронты сигналов несинхронны во времени. Эти понятно, поскольку изменения состояния сигналов передаются по цепочке триггеров, на что требуется некоторое время. Если рассмотреть, например, переход от цифры 7 к цифре 8, го видно, что сначала переход с 1 на 0 совершится на выходе Qa, затем уже как следствие этого перехода 1 станет 0 на выходе Qb и лишь потом 1 станет 0 на выходе Qc- Следствием третьего перехода будет переход сигнала на выходе Qd от 0 к 1.
Если делитель используется исключительно для деления частоты, то эта некогерентность никакого значения не имеет. Несущественна роль некогерентности и в работе генераторов тактовых сигналов и частотомеров. Когда же выходные сигналы этих устройств используются для управления другими цифровыми устройствами, то эта некогерентность может привести к определенным трудностям. Так, например, даже очень кратковременные взаимные перекрытия сигналов на выходе дешифраторов вызывают нежелательные выбросы импульсов, которые в свою очередь приводят к другим нежелательным явлениям. Эти выбросы, как правило, очень кратковременны, поэтому цифровой индикатор воспринять их не может. Но выходные сигналы счетчиков и делителей могут стать когерентными, если каждый разряд делителя синхронизовать тактовыми импульсами, иначе говоря, сделать их синхронными с входными сигналами двоичного счетчика.
Синхронный двоичный счетчик
Схема синхронного двоичного счетчика на JK-триггерах показана на рис. 4.8. Чтобы обеспечить когерентность, на тактовые входы Сп триггеров подается последовательность импульсов То. Из таблицы кодирования и временной диаграммы видно, что содержание информации триггера изменяется, когда
Десятичные числа Таат/свые импульсы То йд
О В-в &с ао
О 1234567 89 10 11
о ^1 хо Х1 х0
1 хо Х1 ч0 \
О
О
о M—JL
ООО
^0
О Х1 1
ООО
0000000011/1
t
Рис. 4.8. Синхронный двоичный следовательный счетчик а — схема;б — временнаядиагра!
в — таблица состояний.
тактовый импульс переходит от 1 к 0. Информация триггера В изменяется при обратном переходе тактового импульса, т. е. от 0 к 1, если в триггере А до этого была 1. Информация триггера С изменяется при переходе тактового импульса от 1 к 0, если в триггерах А и В до этого была 1. Логическая схема И, состоящая из каскадов Ni и N2, определяет, действительно ли выходы находятся в состоянии 1. Если да, то входы / и К соответствующих триггеров получают высокий уровень, вследствие чего и достигается желаемое изменение информации. В триггере В входы J и К могут быть непосредственно соединены с выходом Qa, потому что здесь для перехода сигналов от 1 к 0 (или наоборот — от 0 к 1) должно удовлетворяться условие о том, что до этого перехода триггер А находился в состоянии 1. Условием перехода сигнала в триггере С является предшествующее одновременное равнофазное состояние 1 в триггерах А и В. Это условие обеспечивает элемент NV Аналогичное условие для D-триггера состоит в равнофазности предшествующих состояний трех предыдущих триггеров А, В и С. Ох«и также должны быть в состоянии 1. Это условие обеспечивается элементом N2.
Естественно, что такую организацию схемы можно продолжить и дальше, и это позволило бы получить синхронный двоичный счетчик со значительно большим потоком информации, т. е. способный оперировать со значительно большими числами. Обратим внимание на то, что для каждого шага расширения возможностей счетчика должен использоваться логический элемент И с двумя входами. Выходные сигналы такого счетчика получаются когерентными, так как все переходы состояний триггеров происходят под действием тактовых сигналов Тй одновременно. Строгая последовательность в организации тактовых сигналов, необходимая для удовлетворения условий А-В, а затем условия А-В-С, обеспечивается логическим элементом И. Счетчики, работающие по такому принципу, называют синхронными последовательными счетчиками.
Если условия перехода состояний триггеров формируются строго раздельно для каждого разряда деления, то говорят, что счетчик параллельный. Схема двоичного синхронного параллельного счетчика приведена на рис. 4.9. В этом счетчике на входах J и К триггера А сигналы постоянно имеют высокий уровень (состояние 1). Триггер В тоже управляется по входам J и К сигналами с выхода Qa, а переходы в триггер С совершаются вследствие удовлетворения условия А-В предшествующими двумя триггерами. До этого этапа работа синхронного параллельного счетчика ничем не отличается от работы последовательного счетчика. В триггере D созданное предшествующими двумя триггерами условие A-В и комбинация с С уже не
используются. Здесь все три триггера Л, В и С кодируют сигналы раздельно. Для следующего разряда аналогичным условием будет Л • В • С • D и т. д.
Так путем каскадирования достигается увеличение разрядности чисел до требуемых для данного счетчика пределов. В двоичном последовательном счетчике создается как бы цепочка логических элементов И, что, как нетрудно понять, приводит к увеличению времени обработки сигналов, т. е. к увеличению задержки. Поэтому по признаку высокочастотности (частоты
А(Н)
Рис. 4.9. Синхронный двоичный параллельный счетчик.
тактовых импульсов) последовательные счетчики уступают параллельным, у которых элементы И не вызывают увеличения задержки.
Разумеется, можно построить и комбинированный последовательно-параллельный счетчик. Такие счетчики конструктивно оформляются в виде групп JK-триггеров, объединенных в одну ИС. Внутри ИС сигналы обрабатываются триггерами параллельно, а сами ИС соединяются в последовательные цепочки. Сформированные предшествующими ИС пакеты сигналов подаются на разрешающий или зависимый вход последующей ИС, сигнал которой управляет входами J и К триггера, изменяющего свое состояние по командам тактовых импульсов. В последнее время разработаны ИС ТТЛ и КМОП-логики с четырьмя JK-триггерами в одном корпусе с двухрядными выводами.
Десятичный счетчик (делитель на 10)
Десятичные счетчики вообще работают по двоично-десятичному коду (ДДК). Схема десятичного асинхронного счетчика показана на рис. 4.10. Если рассмотреть временную диаграмму и таблицу чисел состояний этого счетчика, то можно видеть.
2*74LS73N2*74LS73NДесятичные числаТактовые импульсы То йА Овб ОсДесятичные числаТактовые импульсы То йА Овб ОсО 123456789 10О 123456789 10О ^7'*С^7 ^^Z ^^7 ^^Z 4 О О 0^1 1^0 0^1 1^0 О О О О О 0^1 1 1 1 хо ох^о 0 0 0 0 0 0 0 0 х! 1' ^оО ^7'*С^7 ^^Z ^^7 ^^Z 4 О О 0^1 1^0 0^1 1^0 О О О О О 0^1 1 1 1 хо ох^о 0 0 0 0 0 0 0 0 х! 1' ^оtt66
2*74LS73N
2*74LS73N
Десятичные числа
Тактовые импульсы То йА Ов
б Ос
Десятичные числа
Тактовые импульсы То йА Ов
б Ос
О 123456789 10
О 123456789 10
О ^7'*С^7 ^^Z ^^7 ^^Z 4 О О 0^1 1^0 0^1 1^0 О О О О О 0^1 1 1 1 хо ох^о 0 0 0 0 0 0 0 0 х! 1' ^о
О ^7'*С^7 ^^Z ^^7 ^^Z 4 О О 0^1 1^0 0^1 1^0 О О О О О 0^1 1 1 1 хо ох^о 0 0 0 0 0 0 0 0 х! 1' ^о
t
t
6
6
Рис. 4.10. Асинхронный десятичный счетчик.
а — схема; б — временная диаграмма; в — таблица состояний.
что триггер А изменяет свое состояние непосредственно под действием тактового импульса; состояние же триггера В меняется в момент перехода триггера Л от 1 к 0; состояние триггера С меняется, когда триггер В переходит к 0, и, наконец, триггер D меняет свое состояние, когда триггер А переходит от 1 к 0, причем сигналы на входах / триггеров В и С имеют значение логической 1 (высокий уровень).
Последнее условие отличает рассматриваемый счетчик от обычного двоичного счетчика. Оно связано с необходимостью подготовки перехода от цифры 9 к цифре 0. На входе К триггера D всегда будет высокий уровень, вследствие чего при первом же переходе триггера А от 1 к 0 триггер D возвращается в положение 0. Триггер В после результата 9 перейти в положение 1 не может, так как сигнал 0д(Я) на его входе J при результатах 8 и 9 низкий (см. таблицу на рис. 4.10, в). Варьируя варианты соединения триггеров между собой, можно обеспечить прекращение счета после достижения цифры 9. Достигнув этого состояния, счетчик возвращается в положение 0, после чего процесс счета может опять начаться с 0.
Синхронный десятичный счетчик
На рис. 4.11 приведена схема синхронного последовательного десятичного счетчика. Из временной диаграммы и таблицы кодирования видно, что, как и в случае двоичного счетчика, триггер А инвертируется при переходе тактового импульса от состояния 1 к 0. Поэтому для достижения цели на входы / и К триггера А постоянно подается сигнал высокого уровня. Триггер В должен инвертироваться, когда триггер А был в состоянии 1, а триггер D — в состоянии 0 [£>(Я)=Я]. После достижения результата 9 триггер В свое состояние больше менять не должен, да_это и произойти не может, потому что сигнал высокого уровня D(H) на триггере уже успел смениться на сигнал низкого уровня L(0), вследствие чего изменились и уровни на входах 1 и К триггера В. Что касается триггера С, то его состояние изменится при условии, что триггеры А и В были в состоянии 1, а триггер D — в состоянии 0 до перехода тактового импульса от Н к L (т. е. от 1 к 0). Это полностью совпадает с данными таблицы. Описанное условие обеспечивается каскадом Я2, который активирует сигналы на входах J и К триггера С. Триггер D при переходе тактового импульса от 1 к 0 совершает переход от 0 к 1 и достигает цифры 8, когда на триггерах А, В и С была единица, а на триггере D — нуль. Процессы этого этапа кодирования тоже описываются числовой таблицей и временной диаграммой. Вход К тригге-
Рис. 4.11. Десятичный синхронный параллельный счетчик. а — схема; б — временная диаграмма; в — таблица кодирования чисел.
pa D соединен с выходом Qi, который при результате счета 9 находится в состоянии 1 (высокий уровень). Это значит, что при следующем тактовом импульсе триггер D опять перейдет в положение 0. Триггер В после достижения результата 9 изменить свое состояние не сможет, так как на триггере D произошел переход от Н к L и такой же переход произошел на входах J и К триггера В. Таким образом, видим, что и здесь десятичный счетчик по достижении результата 9 опять возвращается в состояние 0. Как и двоичный, десятичный счетчик может работать в параллельном режиме. Необходимые для этого условия формируются раздельно для каждого разряда. Дальней-
ший счет от 9 к 0 происходит точно так, как в счетчике с последовательной обработкой сигналов.
Десятичные счетчики ТТЛ и КМОП-логики, как правило, работают в параллельном режиме и собираются в виде отдельных ИС. Соединив каскадно несколько таких ИС, можно получить систему десятичных счетчиков с нарастающей разрядностью. При этом каждый последующий каскад увеличивает разрядность на одну ступень вверх, когда счет ведется по поступающим тактовым импульсам.
Счетчики прямого и обратного счета
До сих пор в своих рассуждениях мы исходили из того, что двоичные и десятичные счетчики реализуют прямой счет, т. е. от 0 в сторону больших двоичных или десятичных чисел (суммирующий счетчик). Нетрудно показать, что счетчики можно заставить считать и в обратном направлении (вычитающий счетчик). Это отчетливо видно из таблицы кодирования на рис. 4.12. При прямом счете выходы Q триггеров дают результаты двоичного обратного счета, т. е. вычитания. Каскады счетчиков поставлены в такие условия, что полярность сигналов
Прямой счет/?
Обратный счет
Десяти, числа
Се
ал
Го
Не
й-в
Ид
десят. числа
Сс
Сд
Qa
То
о
О
О
о
О
1
*
7
V
ч
7
7
7
1
О
7
7
О
О
И
О <
1
1^
О
6
7
7
гл"
'О
1
2
о
1
О
о
1
7
О
1л
5
7
о
7
' О
7
3
о
I 7 I
/|
О f
7,
О
4
7
|»
° I
'О
7
4
1
()
О
О
7
О
ГТ-
11
3
о'
/О
1
5
1
0
гл
0 1
О
О
2
О
7
^
О
1
6
1
О
О
1
О
о
1л
7
О
z О
7
7
1
kJ
11
О
1
О
о
о
О
о
1 °
Л
О /
(0)
(У
'о 1
(7)
г
7^
7^
'О
1
Таблица кодиробаяия чисел
УН
O=L
о^ДЮ
Рис. 4.12. Таблицы кодирования при прямом и обратном счете
При прямом счете выходы Q последовательно принимают значения чисел от 0 до 7; выходы Q (как видно из таблицы) принимают значения от 7 до 0. Если инвертировать также и переменные, определяющие переходы между триггерами, то счет становится обратным.
меняется и на выходах. Сигналы на этих выходах тоже дают результаты обратного счета. В синхронных счетчиках условием передачи будет уже не А-В-С=\, а А-В-С=0, что видно из таблицы обратного счета.
Счетчик прямого счета легко можно превратить в свой антипод, т. е. из суммирующего сделать вычитающим, если поменять на обратные уровни сигналов, а именно активные сигналы заменить неактивными, а неактивные — активными. Пример схемы синхронного последовательного двоичного счетчика прямого
Н-прямои счет L-обратный счет
Рис. 4.13. Синхронный двоичный реверсивный счетчик.
и обратного счета приведен на рис. 4.13. При прямом счете разрешение получает верхний элемент И схемы И-ИЛИ, вследствие чего выходы Q соединяются со следующими разрядами. При обратном счете разрешение получает нижний элемент И и с последующими разрядами соединяются выходы Q.
В десятичных счетчиках процесс прямого и обратного счета несколько сложнее, чем в двоичных. Здесь осуществляется не только переход чисел от 9 к 0, но и переход от 0 к 9, который совершается при обратном счете.
На рис. 4.14, а показана схема декадного счетчика прямого и обратного счета. Таблица состояний приведена на рис. 4.14, б. Прежде чем приступить к детальному рассмотрению схемы, посмотрим по таблице, что необходимо сделать для того, чтобы реализовать описанные выше переходы.
Для прямого счета в особом режиме обработки оказываются триггеры В и D; для них цифра 9 в закодированном виде выражается как 1001. В нормальном режиме триггер А переходит от 1 к 0, а триггер С при двоичном счете остается в положении 0. Таким образом, триггер В следовало бы сохранить в по-
Рис. 4.14. Синхронный десятичный реверсивный счетчик. а — схема; б — таблица состояний.
ложении 0, а триггер D перевести из положения 1 в положе-ние 0. Каким образом можно реализовать такой счетчик? Циф-ра 9 кодируется элементом N7. В положении, соответствую-щем 9, на выходе элемента N7 сигнал имеет высокий уровень,который после инвертирования /1 поступает на вход разря-да 04 как 0. Это значит, что входы J и К триггера В одновре-менно получают уровень L и что этот триггер при очередном
переходе тактового импульса свое состояние не изменит. Выход элемента N7 соединен также с одним из входов разряда 06, который обеспечивает высокий уровень на входах / и К триггера D в положении цифры 9. Поэтому при очередном переходе тактового импульса триггер D также изменит свое состояние и перейдет от 1 к 0. Таким образом, желаемый переход от 9 к О достигнут.
В режиме обратного счета в триггере А должен совершиться переход от 0 к 1, что каждый раз и происходит в нормальном режиме; триггеры В и С должны сохранить свое положение неизменным, а на триггере D должен совершиться переход от О к 1. Сохранить триггер В в положении 0 можно следующим образом. Элемент N8 кодирует число 0, полученный сигнал инвертируется и поступает на вход разряда 04 с уровнем 0(£). Входы J и К триггера В в положении десятичного 0 получают сигналы низкого уровня. Вследствие этого при очередном переходе тактового импульса каскад не инвертируется, иначе говоря, триггер сохраняет значение 0. Переход от Н к L на триггере С также невозможен. На триггере D переход произойдет потому, что его вход / в положении 0 находится под высоким уровнем, а это значит, что при поступлении тактового импульса разряд от положения 0 перейдет к 1.
Сигналы прямого и обратного счета как управляющие подаются на элементы И-ИЛИ (на схеме сверху). На входы элементов И под номерами Nl, N3 и N5 поступают сигналы полярности Q, а на входы элементов И под номерами N2, N4 и N6— сигналы полярности Q, так что, изменяя на противоположную полярность сигналов на выходах, счетчик можно реверсировать, реализуя прямой или обратный счет. Сигнал «счет прямой» подается и на элемент N7, поскольку это условие справедливо только для прямого счета. По этой же причине переменная обратного счета (сигнал TW) подается на вход элемента N8. Сигнал получается в результате инвертирования переменной прямого счета VW.
Двоичные и десятичные счетчики выпускаются в вариантах и ТТЛ, и КМОП-логики. По командам извне их можно переключать на прямой или обратный счет.
Счетчики с переменным модулем счета
Во многих случаях желательно иметь счетчик, модулем счета которого управляют извне. В начале главы уже приводился пример использования делителя в качестве измерителя частоты сигналов, принимаемых радиоприемником. Обычно в таких случаях сначала определяется частота гетеродина в каскаде преобразования промежуточной частоты, а затем, суммируя
частоту и мгновенное значение центральной частоты полосы, можно найти искомую величину. Такая коррекция реализуется путем управляемого изменения начального модуля. Этого, например, можно добиться, сделав коэффициент деления счетчика зависимым от сигнала на управляющем входе. Так, если начальный модуль десятичного счетчика установить на 5, то новый счетчик будет счетчиком по модулю 5, а если он был шестнадцатеричным, то новый счетчик будет счетчиком по модулю 11.
Загрузка счетчика по отношению к тактовым сигналам может быть и асинхронной, и синхронной. В каждом конкретном случае это определяется характером схемы. Чаще всего загрузку счетчиков делают все-таки управляемой с помощью тактовых сигналов; прежде всего этот способ управления используется в синтезаторах частот, генерирующих периодические сигналы с заданным рядом частот. Цикл счета разрешается после загрузки счетчика.
На рис. 4.15 приведена схема двоичного счетчика с каскадами управления модулем. Состояние начального модуля счетчика устанавливается двоичными сигналами на управляющих входах а, Ь, с и d, каждый из которых соединен с элементом И-НЕ. На второй вход логических элементов подаются сигналы управления высокого уровня. Выходы четырех элементов И-НЕ (Wl, N2, N3 и W4) соединены и с входами установки триггеров и с второй группой логических элементов И-НЕ (W5, N6, N7 и W8). Вторая группа логических элементов инвертирует сигналы с выходов первой группы. Это необходимо для того, чтобы их можно было подавать на входы сброса JK-триггеров.
Сигналы на входах сброса триггеров, которые на управляющих входах имеют значение 0, должны инвертироваться дважды. Поэтому на второй вход элементов И-НЕ подается сигнал «загрузка». Схема работает следующим образом. Пусть сигнал «загрузка» имеет высокий уровень, тогда элементы И-НЕ (NX, N2, N3 и N4) с входов а, Ь, с и d передадут сигналы на входы установки и сброса триггеров. Если на входах предустановки счетчика уровень высокий (1), то на входах установки уровень низкий и, значит, триггеры загружаются единицами. Входы сброса остаются под высоким уровнем. Если же на входах предустановки уровень низкий (0), то на выходах элементов ЛП—N4 уровень высокий, следовательно, он высокий и на входах установки триггеров. На входах сброса уровень получается низким, так как на оба входа элементов И-НЕ (W5—N8) подан сигнал высокого уровня. Таким образом, триггеры возвращаются в положение 0 в соответствии с информацией, поданной на входы предустановки. Следовательно, счетчик, собранный по такой схеме, может быть заранее предустановлен в определенное двоичное состояние, которое задается сигналами загрузки.
Заарузиа (Н)
Рис. 4.15. Входы предустановки двоичного счетчика.
Логический элемент W9 в этой схеме предназначен для того,, чтобы запретить вход тактовому сигналу в случае, когда на двоичный счетчик подан сигнал загрузки.
Каскадирование двоичных и двоично-десятичных счетчиков
Двоичные и десятичные счетчики могут использоваться комбинированно. Для этого группы из 4 или 8 JK-трштсров монтируются в одном корпусе с двухрядными выводами. Если требуется расширить числовые пределы счета, то несколько таких корпусов соединяются каскадно. Фирмы — изготовители микросхем предусматривают возможность такого наращивания еще на стадии проектирования разработок, для чего корпуса заранее собираются по такой схеме, которая значительно облегчает их каскадное соединение.
Рассматривая схему десятичного каскадированного счетчика, можно видеть, что если предшествующий разряд совершает переход от 9 к 0, то последующий разряд увеличивается на 1. Из таблицы состояний десятичного счетчика видно, что при таком изменении сигнал на выходе QD переходит от 1 к 0. Если соединить выход Qd с тактовым входом С следующего каскада то мы и получим, очевидно, требуемое согласование между двумя каскадно соединяемыми десятичными делителями. Заметим,, что рассматриваемые здесь счетчики — это асинхронные десятичные счетчики.
Наглядное представление о процессах счета с переносом дает временная диаграмма на рис. 4.16. При значениях 8 и 9уровень сигнала на выходе Qd высокий. При переходе от значения 9 к 0 сигнал инвертируется (уровень сигнала становится низким). Во время этого переноса триггер А следующего разряда совершает переход от 0 к 1 и сохраняет это состояние до- очередного перехода триггера предыдущего разряда от 9 к 0. Следовательно, чтобы число в данном разряде увеличилось на одну единицу, триггер предшествующего разряда должен совершить 10 переходов. Соединяя между собой разряды двоичных или десятичных счетчиков показанным способом, можно расширять до желаемых значений числовые пределы счета.
В синхронных счетчиках процесс переноса проходит по-иному. Как показано выше, при последовательном и при параллельном режимах переноса сигналов между триггерами число' кодировалось перед каждым переносом, а сам перенос совершался на спадающем фронте тактовых импульсов То-
При переносе между двумя десятичными или шестнадцатеричными делителями число кодируется перед переносом. Для десятичных счетчиков это число 9, а для счетчиков-делителей
на 16 это число 15. Импульс переноса формируется внутри ИС и поступает на выход. Импульсы опережающего переноса дают разрешение следующему разряду, а тактовые сигналы, как это обычно делается в синхронных счетчиках, подаются на вход С следующего разряда. Все это видно на временной диаграмме на рис. 4.17. В некоторых счетчиках импульсы переноса объединяются с тактовыми и разрешающими импульсами внутри ИС.
О 1 2 3 1 5 6 7 8 9 10 // 1Z 13 ft Iff
—I—f111—i1111—I1111—-
Десятичные числа на счетчике
Рис. 4.16. Каскадирование асинхронных десятичных счетчиков.а — схема; б — временная диаграмма.
Получаемые на выходе такие импульсы называют тактируемыми импульсами переноса. Они подаются на тактовые входы следующих счетчиков-делителей на 10 или 16. При этом, естественно, речь идет не о синхронном делителе, так как тактовые сигналы в данном кристалле получаются из сигналов предшествующего кристалла, а это связано с временной задержкой. Счетчики с тактируемым импульсом переноса обычно имеют на выходе и просто импульс переноса, что позволяет путем каскадирования получать синхронные счетчики-делители на большее число разрядов.
Счетчик Джонсона
Отличительная черта счетчика Джонсона — наличие у него обратной связи, которая позволяет соединять инвертируемый выход последнего разряда с входом J первого и подавать инвертированный сигнал с того же выхода на вход К первого. Из пятиразрядных счетчиков Джонсона часто получают десятич-
ный счетчик, у которого значительно проще, чем у пятиразрядного, реализуется кодирование и который может работать с относительно простым двоичным или двоично-десятичным кодом. Кроме того, десятичные счетчики-делители легче перепрограм- мируются на n-модульные при использовании их в синтезаторах частот. Схема пятиразрядного счетчика Джонсона, его времен-
OV-переносИ-разрешение
0V0V
0V
0V
^А1
1,I1I।,, I .i i ^,
О 12 34 5 67 8 9 10 11 12 13
Десятичные уисла на суетчине
Рис. 4.17. Каскадирование синхронных десятичных счетчиков.а — схема; б—временная диаграмма.
ная диаграмма и таблицы состояний приведены на рис. 4.18. При рассмотрении принципа работы счетчика будем полагать, что он находится в состоянии логического 0. При появлении первого тактового импульса разряд А примет посылку с разряда Е (Qe=1). При появлении следующего тактового импульса эта единица передастся в разряд В и т. д. до тех пор, пока не достигнет разряда Е. Потом посылка разряда Е получает значение 0, и счетчик, как это видно из таблицы состояний, пол ностью загружается нулями. В отличие от двоично-десятичного счетчика счетчик Джонсона имеет дополнительный триггер и не имеет кодирующих цепочек. Иногда такой счетчик позволяет получить определенные преимущества. Столбцы числового
*5 В
tepe^a^ --^&^^«^
’।~1Г~
—
- 1 ^
•С
к а
J ^й в
^с к ё
j а С >с
к ё
А
JULGl в
>с к а
^с
к а
ВбСод Т7?аК771ОбЫ5С импульсов То
Десяти чные числаДесяти чные числаТоОд 6В ^ оТоОд 6В ^ ооО 1оО 122(А*С)В=1(А*С)В=1668 S О8 S О2201010101 010101010101 0101В* АО ОВ* АО ОII
Десяти чные числа
Десяти чные числа
То
Од 6В ^ о
То
Од 6В ^ о
о
О 1
о
О 1
2
2
(А*С)В=1
(А*С)В=1
6
6
8 S О
8 S О
2
2
01010101 0101
01010101 0101
В* АО О
В* АО О
I
I
Делитель на <0Десят. числаЕDсвА'О000000о1ооО01If11Т12О0О1ЧО) 1of<13О0111of 114111О1If1115//11ЛО)10 161111О0 171f1оО0 ♦ /1811о0о09 ’1о -Оооо! 1(О)О0Оо00 1Делитель на <0Десят. числаЕDсвА'О000000о1ооО01If11Т12О0О1ЧО) 1of<13О0111of 114111О1If1115//11ЛО)10 161111О0 171f1оО0 ♦ /1811о0о09 ’1о -Оооо! 1(О)О0Оо00 1А^И^еАель/тт^льАА ВЕ В С В А00 00 0 0 0 0И1о7]О О 0 О 1оТ 0О О О 1 1f0 оОО 1 1 1(А*с)в=1IF71 iff1 / 7 ^01110 0А^И^еАель/тт^льАА ВЕ В С В А00 00 0 0 0 0И1о7]О О 0 О 1оТ 0О О О 1 1f0 оОО 1 1 1(А*с)в=1IF71 iff1 / 7 ^01110 011 О О О ю о о о ООО о о11 О О О ю о о о ООО о о
Делитель на <0
Десят. числа
Е
D
с
в
А
'О
0
0
0
0
0
0
о
1
о
о
О
01
If
11
Т1
2
О
0
О
1
ЧО) 1
of
<1
3
О
0
1
1
1
of 1
1
4
1
1
1
О1
If
11
1
5
/
/
1
1
ЛО)
1
0 1
6
1
1
1
1
О
0 1
7
1
f
1
о
О
0 ♦ /1
8
1
1
о
0
о
0
9 ’
1
о -
О
о
о
о! 1
(О)
О
0
О
о
0
0 1
Делитель на <0
Десят. числа
Е
D
с
в
А
'О
0
0
0
0
0
0
о
1
о
о
О
01
If
11
Т1
2
О
0
О
1
ЧО) 1
of
<1
3
О
0
1
1
1
of 1
1
4
1
1
1
О1
If
11
1
5
/
/
1
1
ЛО)
1
0 1
6
1
1
1
1
О
0 1
7
1
f
1
о
О
0 ♦ /1
8
1
1
о
0
о
0
9 ’
1
о -
О
о
о
о! 1
(О)
О
0
О
о
0
0 1
А^И^е
Аель/тт^ль
А
А В
Е В С В А
0
0 0
0 0 0 0 0
И
1о7]
О О 0 О 1
о
Т 0
О О О 1 1
f
0 о
ОО 1 1 1
(А*с)в=
1
IF71 iff
1 / 7 ^0
1110 0
А^И^е
Аель/тт^ль
А
А В
Е В С В А
0
0 0
0 0 0 0 0
И
1о7]
О О 0 О 1
о
Т 0
О О О 1 1
f
0 о
ОО 1 1 1
(А*с)в=
1
IF71 iff
1 / 7 ^0
1110 0
11 О О О ю о о о ООО о о
11 О О О ю о о о ООО о о
Рис. 4.18. Пятиразрядный счетчик Джонсона (счетчик по модулю 10).а — схема; б — временнйя диаграмма; в — таблицы состояний.
кода для него значений разряда не получают, поэтому код относят к классу безразрядных. Пятиразрядный счетчик Джонсона, работающий по описанному принципу, реализуется обычно на элементах КМОП-логики. Такие счетчики содержатся, например, в микросхемах серий 4017 В и 4018 В. Чтобы исключить возможность сбоев кода при пуске или при самом процессе счета, которые могут быть вызваны внешними причинами, между разрядами В и С устанавливается кодер, который переводит третий триггер в состояние 1 только в случае, когда А или С и В получают сигнал высокого уровня [(Д + С)3/4В= 1]. На вре-
С(Ц
Рис. 4 19. Фрагмент пятиразрядного счетчика Джонсона с шифратором.
менной диаграмме счетчика Джонсона видно, что вход триггера в разряде С может получить значение 1 только в ситуации, которая показана на схеме Это условие удовлетворяется при значениях разрядов от 2 до 7. Во всех других случаях вход / получает сигнал низкого уровня, а вход К — высокого. Как это реализуется логически, показано на рис. 4.19, где приведена часть пятиразрядного счетчика Джонсона, обеспечивающая согласование разрядов В и С. Видно, что логика между разрядами В и С действительно обеспечивает требуемое условие: вход только тогда получает сигнал высокого уровня, когда А или С одновременно с В получают сигнал высокого уровня. Элемент И, обозначенный на схеме 01, реализует здесь функцию ИЛИ в отношении активных сигналов низкого уровня А^Ц или C(L), а элемент Ml реализует функцию И в отношении сигналов высокого уровня. В приведенных выше условиях (Л + С)-В=1 на выходе элемента Ml будет сигнал низкого уровня, поэтому для подачи на вход J-триггера сигнал должен быть инвертирован. Выход элемента Ml можно соединить с К-входом триггера непосредственно.
Счетчик Джонсона легко перестраивается на меньшие коэффициенты деления. Для этого вход Ja соединяется не с QE,
а с другим _неактивным выходом. Так, если вход JA соединить с выходом Qa, то получим коэффициент деления 2; при соединении этого входа с выходом QB получим коэффициент деления 4, при соединении его же с выходом Qc получим коэффициент деления 6 и, наконец, при соединении с выходом Qd получим коэффициент деления 8.
Для реализации коэффициентов деления 3, 5, 7 и 9 необходимы дополнительные кодирующие ИС. Для получения коэффициента деления 3 вход JA должен управляться при А-В^Ц = = Щ£); условием получения коэффициента деления 5 будет S-G^(L)=0, условием получения коэффициента деления 7 будет С • D ^Ц^О, и, наконец, условием получения коэффициента 9будет D-E(L) =0. Эти условия легко выводятся из временной диаграммы и таблицы состояний. Если для примера взять коэффициент деления 2, то видно, что триггер А после перехода в состояние 1 при появлении очередного тактового импульса должен перейти обратно в состояние 0. При делении на 3 триггер А возвращается в состояние 0 после того, как триггеры А и В имели сигнал высокого уровня. При делении на 9 возврат триггера А в состояние 0 под действием тактового импульса произойдет при условии, что триггеры D и Е до его появления имели сигнал высокого уровня. Условия трех последних ситуаций представлены в таблице состояний.
Счетчик по коду Грея на SRT-триггерах
Код Грея — код одношаговый. Как показано на рис. 4.20, это означает, что при увеличении или уменьшении разряда в кодовой комбинации изменяется один бит. Такое обстоятельство дает счетчикам по коду Грея определенные преимущества перед двоичными или двоично-десятичными счетчиками в областях со сложными переходами. При таком сопоставлении, вообще говоря, безразлично, являются ли счетчики двоичными или двоичнодесятичными. Это преимущество счетчиков по коду Грея обеспечивается благодаря управляющим цепям, задача которых состоит в том, чтобы обеспечить своевременность различных операций и организовать их в требуемой последовательности. Такие цепи широко используются в ЭВМ; они управляют частными операциями, которые должны совершаться в строго определенной последовательности по командам. Указанные управляющие цепи используются не только в ЭВМ. Ранее мы уже встречали подобную цепь в стиральном автомате. Элементами памяти в счетчике Грея, показанном на рис. 4.20, служат SRT-триггеры с ведущими и ведомыми элементами. Любое изменение на
Рис. 4.20. Счетчик по коду Грея на SRT-триггерах, синхронизуемых фрон-том.
а — схема; б — таблица состояний.
выходах этих триггеров может произойти только на спадающем фронте тактового импульса. Из схемы видно, что тактовый сигнал подается на все триггеры. Следовательно, перед нами синхронный счетчик с когерентными выходными сигналами. Впрочем, о когерентности выходных сигналов в этом счетчике говорит и тот факт, что в процессе счета меняется один бит.
Задача шифраторов здесь состоит в обеспечении правильной последовательности изменения содержания триггеров в процессе счета. Из таблицы состояний счетчика видно, что триггер А переходит от 0 к 1 на спадающем фронте тактового импульса при условии, что до этого момента триггеры С и В были в состоянии О (С-В = Н) или оба были в состоянии 1, что в двоичном выражении соответствует числам 0 и 4. Упомянутый триггер должен на спадающем фронте тактового импульса совершить переход от 1 к 0 при условии, что триггер С в этот момент был в состоянии 0, а триггер В — в состоянии 1 или триггер В — в состоянии 0, а триггер С — в состоянии 1. Триггер В по команде тактового импульса перейдет в состояние 1, если триггер А был в состоянии 1, а триггер С — в состоянии 0. Этот же триггер перейдет в состояние 0, когда триггеры А и С одновременно находятся в состоянии 1.
В таблице отражены условия изменений состояний триггера А; соответствующие состояния входных переменных триггера А обозначены на схеме счетчика. Для кодирования условий счета триггера А необходимы элементы И-ИЛИ-НЕ, поскольку для перевода триггера А в состояние_1 должны быть удовлетворены два следующих условия: С-В = Н или С-В = Н, а для перевода jto в исходное состояние 0 должны удовлетворяться условия: СВ или ВС=Н. В качестве элементов памяти для нашего счетчика выбраны SRT-триггеры. Понятно, что вместо них можно использовать также JK-триггеры. Тогда вместо входов S будут использованы входы /, а вместо входов R первых триггеров будут использованы входы К. Поскольку входными для SRT-триггеров служат активные сигналы низкого уровня, то при замене SRT-триггеров JK-триггерами между кодером и входами триггеров должен быть дополнительный инвертор, так как эти триггеры должны получать на входы активные сигналы высокого уровня.
Цепи управления
В повседневной жизни многие процессы управляются часами. Подобно тому как в школах составляются расписания уроков, большинство людей ежедневно составляет для себя свой рабочий план, по которому начинает свою работу в определенный момент времени и в определенный момент заканчивает ее. В определенный час мы ежедневно выходим из дома, чтобы в установленное время прийти на работу. Мы выполняем работы, намеченные на первую половину дня, затем наступает обеденный перерыв. Потом рабочий день продолжается до окончания в установленный час, после чего мы возвращаемся домой. У од-
ного работа связана с постоянными изменениями условий, другой работает по программе, которая долго остается неизменной, но сама по себе насыщена многочисленными изменениями производственных операций. Наконец, существует и монотонная работа, которая не требует никаких изменений в расписании рабочего дня. Такая работа поддается автоматизации. В программах автоматизации, которая должна заменить человеческий труд в рутинных операциях, также устанавливается план их проведения, но по-иному распределенный во времени.
В любых автоматах и ЭВМ имеются управляющие устройства, которые точно задают последовательность и вид проводимых операций. Упомянутая выше классификация видов деятельности на изменяющийся и рутинный относится и к автоматам. Один автомат, который, например, используется для сортировки монет, выполняет рутинную работу: он всегда делает одно и то же. ЭВМ в системе административного управления выписывает счета, контролирует бухгалтерский учет, составляет отчеты по инвентаризации складов готовой продукции и запасов сырья, может составлять ежедневные, ежемесячные и годовые отчеты предприятия. Функции такого автомата многообразны. Обратимся еще раз к описанному в начале главы примеру автоматической стиральной машины и посмотрим, каким для нее должен быть блок управления. В настоящее время выпускаются стиральные машины с заранее запрограммированными операциями, которые выполняются в требуемой последовательности по командам блока управления.
Допустим, что в стиральном автомате имеется блок управления, функции которого соответствуют приведенным на диаграмме на рис. 4.5, а структурная схема системы управления и таблица кодирования соответствуют изображенным на рис. 4.21 и 4.22. Частные операции, перечисленные в диаграмме, понятны каждому. Характерным для работы блока управления является то, что каждая очередная операция совершается лишь после того, как завершилась предыдущая. Например, барабан начинает нагреваться лишь после того, как наполнится водой с добавленным моющим средством, что контролируется датчиком уровня. Сигнал этого датчика на диаграмме записан кратко NDH. Ст ■ нал может быть подан датчиком в любой момент времени, который определяется уровнем наполнения барабана водой. Если впускной кран открыт не полностью, то барабан будет наполняться дольше. Но в программе имеется операция, которая в принципе управляется часами, — это центрифугирование стиранных вещей. Отрезок времени в 5 мин выделяется делителем частоты сети и счетчиком. В течение этих 5 мин блок управления остается в положении 8, управляя работой двигателя привода барабана.
Рис. 4.21. Схема алгоритмов управления стиральным автоматов
Сигналы
Операция
SWP
Пуск программы
NDH
Верхний уровень воды
TEMP 80
Температура 80 °C
SMT 100
100 циклов реверсирования
NDL
Нижний уровень воды
Т5М
5 мин
STOP
Стоп
SKIP
Переход в состояние ...
ШУ
Наполнение водой
WFV
Слив воды
VHT
Нагрев
SCM
Реверсируемые вращения барабана
CENT
Центрифугирование
б
ссооооооооНаеревНаеревКонецКонецЗаполнение ВодойЗаполнение ВодойСостояние понояСостояние понояРеверсируемые вращения Зура ба наСлив бодыРеверсируемые вращения Зура ба наСлив бодыЦентрифугированиеЦентрифугированиеНаполнение водойРеверсируемые вращения■барабанаСлив водыНаполнение водойРеверсируемые вращения■барабанаСлив воды^Стоп_\ СтОП*""1СтопSKIP -грptр КОСтопISMTZOO’ Стоп।NDL* Стоп,гон♦ СтопгSMT Z00 ' стоп।NDL’ Стоп,ТЗМ* Стоп^Стоп_\ СтОП*""1СтопSKIP -грptр КОСтопISMTZOO’ Стоп।NDL* Стоп,гон♦ СтопгSMT Z00 ' стоп।NDL’ Стоп,ТЗМ* Стоп
с
с
о
о
о
о
о
о
о
о
Наерев
Наерев
Конец
Конец
Заполнение Водой
Заполнение Водой
Состояние поноя
Состояние поноя
Реверсируемые вращения Зура ба на
Слив боды
Реверсируемые вращения Зура ба на
Слив боды
Центрифугирование
Центрифугирование
Наполнение водой
Реверсируемые вращения
■барабана
Слив воды
Наполнение водой
Реверсируемые вращения
■барабана
Слив воды
^Стоп_
\ СтОП*""
1
Стоп
SKIP -грptр КО
Стоп
ISMTZOO
’ Стоп
।NDL
* Стоп
,гон
♦ Стоп
гSMT Z00 ' стоп
।NDL
’ Стоп
,ТЗМ
* Стоп
^Стоп_
\ СтОП*""
1
Стоп
SKIP -грptр КО
Стоп
ISMTZOO
’ Стоп
।NDL
* Стоп
,гон
♦ Стоп
гSMT Z00 ' стоп
।NDL
’ Стоп
,ТЗМ
* Стоп
Рис. 4.22. и —таблица состояний (код Грея) блока управления стиральногоавтомата; б — переменные и их значения.
В нашем примере счетчик блока управления работает по коду Грея (рис. 4.22). Если вещи, подлежащие стирке, не выдерживают высокой температуры, то операцию 2 можно исключить из цикла. Поэтому в стиральной машине должен быть переключатель, с помощью которого соответствующая команда отдается автомату. Сигнал этого переключателя записан на диаграмме кратко SKIP. При получении его блок управления переходит из состояния 1 сразу в состояние 3. Мы привели этот пример, чтобы показать, что рабочие операции не обязательно должны управляться временным кодом и что в отдельных случаях можно просто исключать некоторые из них. Для этого блок управления может просто пропускать некоторые позиции или возвращаться на какое-то время в позицию 0. Эта возможность очень широко используется в ЭВМ, благодаря чему один и тот же блок управляет и сложными и более простыми процессами. При исполнении простых указаний блок управления может возвратиться в нулевое положение или пропустить отдельные этапы управления, благодаря чему конечная фаза процесса наступает быстрее.
Рассмотрим теперь, как должен быть организован процесс кодирования для реализации блоком управления своих функций. Во-первых, убеждаемся, что используются четыре триггера, содержащиеся в одном ЗУ. Функции и режимы триггеров прив_едены в табл. 4.1. Триггеры (ЕЕ) обозначены А!А, В]В, С!С и DID. Элементы установки обозначены ЛВ, BS и т. д., элементы сброса — соответственно AR, BR и т. д. Схема соединений элементов с ЗУ приведена на рис. 4.23. ЗУ выполнено на триггерах с двусторонним вводом. Для большей наглядности процессов кодирования будем пользоваться таблицей, как это делали раньше при анализе сложных схем. Условия ввода информации и сброса задаются так же, как и в случае счетчика, работающего по коду Грея. Выберем несколько условий кодирования и рассмотрим их подробнее. Пусть, например, блок управления переходит из позиции 3 в позицию 4. Для этого триггер С/С должен перейти из состояния 0 в состояние 1 при условии, что сигнал В имел высокий уровень, сигнал А — низкий уровень, а активным был сигнал ВЛ17100. Это видно из схемы. Если теперь сравнить условие, выраженное символами, с данными таблицы состояний, то убеждаемся, что сигнал D не участвует в качестве переменной, вводимой ключевым каскадом CS1 в разряд CjC. Условие кодирования В-Л-ВЛ17100 оказалось достаточным, поскольку кодовая комбинация 1110 (число 14) в таблице не фигурирует. Если бы блок управления продолжал счет до 16, то кодирование D было бы необходимым. Другой пример иллюстрирует переход блока управления из положения 6 в по-
Таблица 4.1. Операции блока управления стирального автомата. Приведены переменные и их значения FF-A/A
А: запись Л-|-ЛЯ-|-Л52-|-Л53
А: запись: Л+Л/?1 еЛ7?2+Л/?3 1-Стоп
ЛЯ: О-Ч: SWT-C+B
ЛЯ: 2-^3: TEMP 80-С-В-
Л52: 4->5: NDL-C-B
AR2: 6->7: SMT 100-С-В
ЛВЗ: 8-*9: ТШ-D-C
AR3: 1^3: SKIP-C-B A
FF-BIB
В: запись: B+SS1+5S2
В: запись: В+ВЯ+Стоп
ВЯ: 1^2: NDH-C-A
ВЯ: 5->6: NDH-C-A
BS2: 1->3: SKIP C-B A
FF-CIC
С: запись: С+СЯ
С: запись: С+Стоп
СЯ: 3->4: SMT ЮО-ВЛ
FF-DID
D: запись: D-VDS1
Г): запись: ВЦ-Стоп
DS1; 7->8: NDL-C-B-A
FF-Д/Х Л§ FF-B/B В
Рис. 4.23. Логическая реализация блока управления стирального автомата.
SWP, NDL, Т5М и т. д.— внешние сигналы.
ложение 7. Из таблицы функций на рис. 4.22 видно, что разряд А/А при этом переходе должен вернуться в состояние 0, когда активен сигнал SMTIOO, а В и С имеют значение 1 или 0. Это- полностью совпадает с условиями, описываемыми в табл. 4.1
В рассматриваемой ситуации активируется ключ сброса AR2 триггера А/А, сигнал которого приводит его к сбросу в исходное состояние. Обратим внимание на то, что в таблице кодирования на входах установки и сброса указаны переходы, которые они вызывают, когда сами приобретают состояние активности. Если активным становится сигнал SKIP, блок управления совершает переход из положения 1 в положение 2. В этой ситуации сначала в состояние 0 переходит триггер А/А, а затем в состояние 1 переходит триггер В/В. Это означает, что сначала активным становится сигнал AR3, а затем — сигнал BS2. Таким образом, видим, что триггер А/А под действием сигнала А на входе сброса возвращается в исходное состояние, что- возможно благодаря инвертированию сигнала в триггере.
В результате всех этих переходов триггер возвращается в исходное состояние, и после последующего инвертирования ключ сброса становится уже неактивным. Это справедливо и для триггера В/В.
По окончании программы управления (в данном случае- стирки) блок управления переходит в позицию 9 и остается в> этой позиции до получения от ручного выключателя сигнала «стоп», который переводит его в позицию 0. В программе управления стиральным автоматом несколько раз используются сигналы высокого и низкого уровня, поступающие от датчиков- состояния барабана и счетчика времени центрифугирования. Такое использование разнотипных по происхождению сигналов возможно лишь благодаря специальному блоку, управляющему работой автомата, без соблюдения строгой последовательности операций (по сигналам двух датчиков) управлять работой автомата было бы невозможно. Аналогичную ситуацию можно» наблюдать в повседневной жизни. Например, каменщик не может приступить к кладке стен верхнего этажа, пока не закончен нижний этаж. План строительства здания, конечно же, учитывает это простейшее требование. Точно так же ЭВМ не может провести данное арифметическое действие до того, как участвующие в данной операции регистры не наполнятся необходимой информацией.
Позиции блока управления распознаются дешифратором,, и вырабатываемые им команды поступают на исполнительные органы — электромагнитные или полупроводниковые реле, помпу, нагревательные приборы, электрические двигатели и другие устройства, которые подключаются к сети питания.
Структурная схема системы управления стирального автомата с дешифратором команд, исполнительными органами и устройствами привода представлена на рис. 4.24. Из схемы видно, что блок управления сам получает сигналы позиций, к числу которых относятся упомянутые выше командные сигналы от датчиков уровня, термометра и т. д. Эти командные сиг-
Пуск прог- 4 раммы ~ стирки.Стоп
Рис. 4.24. Блок управления стирального автомата.
налы обобщенно называют переменными управления. Сигналы дешифратора в блоке управления приведены в табл. 4.2, а на рис. 4.25 дана логическая реализация схемы распределения управляющих сигналов по исполнительным органам.
В принципе здесь производится кодирование сигналов счетчика позиций. Участвующий в данной позиции кодирования логический элемент приобретает активность на выходе (активность LY Поскольку в нашем случае (стиральный автомат) операция центрифугирования проводится дважды — в позиции 3 и в позиции 6, то для управления ими требуется комбинированная ИС И-ИЛИ. Это же относится и к операциям наполнения •барабана водой и ее отвода. Для реализации блоков управления можно использовать программируемые запоминающие устройства (ПЗУ), что более подробно будет изложено в гл. 2 тома 3 данного курса.
Двоичные и десятичные счетчики ТТЛ
Как отмечалось в предыдущих разделах, среди микросхем ТТЛ имеются такие, которые содержат в одном корпусе с двухрядными выводами по одному или по два делителя на 10 и 16. Одна из микросхем — это хорошо известная микросхема SN7490A, на базе которой в последнее время разработана усо-
Таблица 4.2. Операции дешифратора
WAV (наполнение водой)
Выход
Положение 1: С-В-А(Н')
Положение 5: С-В-А(Н)
WAV(L)
VHT (нагрев)
Выход
Положение 2: С-В-Л(Я)
VHT(L)
SCM (реверсируемое вращение)
Выход
Положение 3: С-В-Д^Щ
Положение 6: Б-С-В-А^Н1)
SCM(L)
WFV (слив воды)
Выход
Положение 4: С-В-Д(Н)
Положение 7: D-C-B-A^H^
WFV^
CENT (центрифугирование)
Выход
Положение 8: DC-BA(H)
CENT(L)
вершенствованная сдвоенная микросхема с перекрестными выходами SN73290/74LS290. У нее, как у всех микросхем ТТЛ, напряжение питания равно +5 В, а нулевой потенциал подключен соответственно к выводам 14 и 17 двухрядного цоколя. Таким образом, назначение внешних выводов микросхемы такое же, как обычных микросхем с двурядным расположением выводов.
Счетчики ТТЛ серии 90 таких выводов не имеют. Перекрестные выводы облегчают монтаж микросхем на печатных платах прежде всего в тех случаях, когда при конструировании РЭА используются полуфабрикаты с печатными шинами питания и заземления или когда для внутренних соединений используются
Рис. 4.25. Логическая реализация дешифратора стирального автомата.Рис. 4.25. Логическая реализация дешифратора стирального автомата.проводящие плоскости и шины многослойных печатных плат. В полуфабрикатах печатных плат выводы 7 и 14 как раз и используются для подключения напряжения питания. При конструировании РЭА это следует иметь в виду. В 90-ю серию входят три типа микросхем: десятичные делители (тип 90), делители на 12 (тип 92) и делители на 16 (тип 93). Они выпускаются и в стандартном исполнении (как отдельные микросхемы), и в составе ИС. Таблицы состояний этих счетчиков приведены на рис. 4.26.
Рис. 4.25. Логическая реализация дешифратора стирального автомата.
Рис. 4.25. Логическая реализация дешифратора стирального автомата.
В микросхемах серии 90 выводы триггеров А для удобства монтажа отделены от группы других триггеров счетчика. Это позволяет в случае необходимости, например при каскадировании счетчиков, присоединять микросхему к выводам с передней и задней стороны. Если триггер используется на стороне наименьшего разряда А, т. е. когда он управляет триггером в следующем разряде В, то счет
ведется по двоично-десятичному коду (рис. 4.10,6), В этом случае сигнал на
выходе наивысшего разряда D оказывается несимметричным. Это видно также и по построению самого кода на рис. 4.26, а. Во многих случаях, однако, требуется оперировать именно симметричными сигналами. Это требование касается некоторых типов фазовых детекторов в синтезаторах частот (детектор произведения или детектор-смеситель). В таких случаях триггер А можно включать на стороне наибольшего разряда. Тогда счетчик будет работать по коду, представленному на рис. 4.26, б.
BCD - двоично -десятичный ход SN799OA /79LS9O
десят VUCBQ
О„ Ос О, Од
0 1
2
3
4
5 6
7 8
9
ОООО 0 0 0 1 0 0 10 0 0 11 0 10 0 0 10 1 0 110 0 111 10 0 0 10 0 1
0,(12) соединить с Bin (1) Вход делителя Ajn (/9)
дихвинарный код
SN7990А/799 890
Десяти числа
Q*
О»
Ос
а.
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
1
0
0
0
6
1
0
0
1
7
1
0
1
0
8
1
0
1
1
9
1
1
0
0
Qs(11) соединить cAinU9) Восен делителя Btn(f)
Вод SB7992A/799 892
Десятич числа
ао
Ос
а.
а.
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
1
О
0
0
7
1
0
0
1
8
1
0
1
0
9
1
0
1
;
10
1
1
0
0
11
1
1
0
1
дА (12) соединить с Bin (1) Bred делителя Atn (99)
Бикбинарный код SN7493А/799893
Десятич числа
Оо
Ос
0=
Оа
0
0
0
0
0
1
0
0
0
1
2
О
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
10
1
0
1
0
11
1
0
1
1
12
1
1
0
0
13
1
1
0
1
14
1
1
1
0
15
1
1
1
1
йД (12) соединить с ВтЯ) Вход делителя Аал (19)
Рис. 4.26. Таблицы состояний 4-разрядного счетчика ТТЛ серии 90.
Этот код называется биквинарным (двоично-пятиричным) кодом. В принципе микросхема SN7490A или 74LS90 состоит из двух делителей, один из которых делит на 2, а другой на 5. Микросхемы типа 92А и 92LS представляют собой делители на 16, которые состоят из двух отдельных счетчиков. В микросхемах типа 92 это делители на 2 и на 6. В делителях на 16 составными являются соответственно делители на 2 и на 8. Таблицы кодирования счетчика последнего типа приведены на рис. 4.26, в и г.
Все названные типы микросхем серии 90 позволяют сбрасывать счетчики в положение 0. Кроме того, микросхемы 17*
SN7490A/74LS90 содержат дополнительный входной элемент BCD-9, который позволяет сбрасывать счетчик в положение 9 при работе по двоично-десятичному коду.
На рис. 4.27 приведена таблица состояний счетчика 90-й серии в режиме возврата и счета. Видно, что у счетчика возврат в положение 0 происходит, когда на обоих входах R» (входы 1 и 2) сигнал высокого уровня. В десятичных счетчиках
SN749OA /797590
Входы сброса
Выходы
Rom R&2) R$m R»2)
Qo Qc Qb Qa
110X
11X0
XX11
X0X0
0X0X
0XX0
X00X
0000
0000
1001
Счет Счет Счет Счет
Х- неопределенное состояние
5/V7992A/74LS92 /SN7993A/79LS93
Входы сброса
Выхойъг
Ro(HRo(2)
Оо Qc Qb Qa
11
0X
X0
0000
Счет Счет
X- неопределенное состояние
Рис. 4.27. Таблицы состояний 4-разрядного счетчика ТТЛ серии 90.
уровень сигнала одного из входов Rg в то же время должен быть низким. В положение 9 десятичный счетчик переводится, когда оба входа Rg (1 и 2) получают сигнал высокого уровня. Состояние входов Ro при этом никакой роли не играет. Если один из пары входов Ro и Rg удерживает сигнал низкого уровня, то счетчик находится в режиме счета. Для счетчиков микросхем 92-й и 93-й серий на рис. 4.27 приведены также таблицы состояний в режиме возврата и счета. Из таблицы видно, что возврат в положение 0 происходит, когда оба входа Ro получают сигнал высокого уровня.
Из асинхронных счетчиков ТТЛ серии 90 легко собрать счетные цепи. Для этого выходы разрядов А соединяются с входами В. В такой цепочке вход А служит для ввода тактовых импульсов, а сигналы деления получают с выходов QA, QB, Qc
и Qd. В случае каскадного соединения ИС выход Qd одного делителя соединяется с входом А следующего. Можно также реализовать деление с другими коэффициентами. Для этого на входы Ro счетчика надо подавать извне специально сформированные комбинации сигналов.
Так, например, делитель на 16 можно превратить в делитель на 10, если выходы Qd и Qb соединить с указанными выше входами сброса. Тогда из состояния 10 счетчик перейдет в состояние 0. Здесь следует иметь в виду, что в этой ситуации счетчик только на мгновение переходит в положение 10, после чего сразу же возвращается в положение 0. Сигнал на выходе В представляет собой очень короткий импульс. Это следует учитывать при использовании сигналов счетчика в логических схемах. Что касается сигнала D, то он увеличивает свою длительность, но пиковый выброс на нем не появляется. Поэтому сигналы с выхода Q можно без всякого опасения использовать в каскадных схемах для подачи на следующий каскад.
Асинхронные счетчики 90-й серии могут работать до частот 42 МГц (триггеры А). Максимальная частота счета делителей на 5 (В, С и D) составляет 20 МГц.
Синхронные счетчики ТТЛ
Из множества существующих микросхем мы выбрали для рассмотрения два типа: 160-й и 190-й серии. В счетчиках обоих типов используется предустановка, а выходы характеризуются подготовленным переносом. Счетчики 190-й серии предназначены для работы в прямом и обратном режимах. На рис. 4.28 приведена временная диаграмма декадного счетчика 160-й серии. В состояние 0 счетчик сбрасывается спадающим фронтом импульса. В этом состоянии он остается до появления тактового импульса. Таким образом сброс счетчика в нулевое положение синхронизуется.
Перед сбросом счетчики до определенного состояния загружаются по командам датчика тактовых сигналов, что видно на временной диаграмме. Счетчик вступает в режим счета на нарастающем фронте тактового импульса, первого после загрузки. Счетчики 160-й серии имеют по одному входу разрешения Р и разрешения синхронизации Т, на которые в режиме счета поступает сигнал высокого уровня. Если на одном из них сигнал низкого уровня, то процесс счета блокируется. При каскадировании счетчиков эти входы используются для подачи сигналов разрешения на следующий разряд с подготовленным переносом. Подробно об этом речь шла в предыдущих разделах. Из временной диаграммы видно также, каким будет ожидаемый перенос при достижении счетчиком числа 9. При десятичном
ВходыВходыОчистка1 ЗагрузкаОчистка1 ЗагрузкаJZZZZZZZZZZZZJZZZZZZZZZZZZГактодые импульсыРазрешение РРазрешение Т.&А —Выходы °Гактодые импульсыРазрешение РРазрешение Т.&А —Выходы °/синхронный Хб?хсд (РСО) ■/синхронный Хб?хсд (РСО) ■Асинхронная очистяаАсинхронная очистяа
Входы
Входы
Очистка
1 Загрузка
Очистка
1 Загрузка
JZZZZZZZZZZZZ
JZZZZZZZZZZZZ
Гактодые импульсы
Разрешение Р
Разрешение Т.
&А —
Выходы °
Гактодые импульсы
Разрешение Р
Разрешение Т.
&А —
Выходы °
/синхронный Хб?хсд (РСО) ■
/синхронный Хб?хсд (РСО) ■
Асинхронная очистяа
Асинхронная очистяа
Рве. 4.28. Временная диаграмма десятичного счетчика с предустановкойSN74160A (74LS160A) или SN74162A (74LS162A).
Счетчики серии 160 — асинхронные; счетчики серии 162 — синхронные; счетчики серий161А и 163А — двоичные.
исчислении для счетчиков по модулю 16 таким числом будет 15. Таким образом, видим, что выход асинхронного переноса получает сигнал высокого уровня. Этот сигнал дает разрешение следующим каскадам деления.
На рис. 4.29 показан пример каскадирования счетчиков 160-й серии, позволяющего значительно увеличить число разрядов. Видно, что первому разряду разрешение дают ключевые элементы И(Р) и И (7), которые для этого должны иметь сигналы высокого уровня. Следующий разряд получает разрешение от сигнала переноса из предшествующего разряда. Это подтверждается тем, что каждый раз, когда разряд 1 достигает по-
CZ.R (L)
RCO- асинхронный выход
Рис. 4.29. Каскадирование синхронных последовательных быстродействующих счетчиков ТТЛ (серия 160).
Загрузка-
Тактовые ампульсы ТоВниз/Вверх—।Раз ре сие.киеLТактовые ампульсы ТоВниз/Вверх—।Раз ре сие.киеLВходы данныхВходы данныхРа нс/Вин.Асинхрон- — ные имлупьсы-Ра нс/Вин.Асинхрон- — ные имлупьсы-йв-йв-ас—ас—ттоп Обратный счетттоп Обратный счетел=:ел=:<^->' Прямой счет’Загрузка Г<^->' Прямой счет’Загрузка ГРис, 4.30. Временная диаграмма десятичного реверсивного счетчика (SN74190/74LS190).Загрузка двоичио-десятичным кодом числа 7.Рис, 4.30. Временная диаграмма десятичного реверсивного счетчика (SN74190/74LS190).Загрузка двоичио-десятичным кодом числа 7.0 о0 о
Тактовые ампульсы То
Вниз/Вверх—।
Раз ре сие.
киеL
Тактовые ампульсы То
Вниз/Вверх—।
Раз ре сие.
киеL
Входы данных
Входы данных
Ра нс/Вин.
Асинхрон- — ные имлупьсы-
Ра нс/Вин.
Асинхрон- — ные имлупьсы-
йв-
йв-
ас—
ас—
ттоп Обратный счет
ттоп Обратный счет
ел=:
ел=:
<^->' Прямой счет
’Загрузка Г
<^->' Прямой счет
’Загрузка Г
Рис, 4.30. Временная диаграмма десятичного реверсивного счетчика (SN74190/74LS190).
Загрузка двоичио-десятичным кодом числа 7.
Рис, 4.30. Временная диаграмма десятичного реверсивного счетчика (SN74190/74LS190).
Загрузка двоичио-десятичным кодом числа 7.
0 о
0 о
ложения 9, разряд 2 по команде тактового импульса увеличивает число на единицу. В следующих разрядах ключевой элемент И(Р) также управляется сигналом с выхода асинхронного переноса первого разряда, а входные ключевые элементы И(Т)—сигналами выхода асинхронного переноса предшествующего разряда. Схема построена так для того, чтобы подготовленный перенос передавался по цепочке счетчиков с минимальной временной задержкой. Коэффициенты деления 10 и 16 можно изменить, если использовать предустановку. Для этого на входы предустановки подаются сигналы, изменяющие коэффициент деления. Так, например, чтобы из коэффициента деления 10 получить коэффициент 6, на указанные входы должны быть поданы двоичные дополнения 10—6=4. Предустановка осуществляется на тактовом импульсе, так что положение 4 полу-
чает приоритет. Таким образом, на новый коэффициент деления 6 иепеходят все остальные счетчики цепочки. Счетчики микросхем 190-й серии (190-я серия предназначена для работы по двоично-десятичному коду, 191-я — по двоичному) тоже синхронные (прямого и обратного счета). Загрузка предустановки синхронизуется нарастающим фронтом тактовых импульсов. Разрешение дает сигнал низкого уровня на разрешающем входе, что видно на временной диаграмме на рис. 4.30. Направление счета определяет сигнал на входе Do: при сигнале низкого уровня счет прямой, при сигнале высокого уровня обратный.
В каскадных схемах счетчики этой серии при работе используют два дополнительных сигнала: Макс./мин. и асинхронный тактовый. Первый из них в положении счета 9 и 0 и в присутствии тактового импульса имеет высокий уровень, второй сигнал в течение второй половины тактового импульса и при переходе от 9 к 0 или от 0 к 9 — низкий. Нарастающий фронт тактового импульса дает разрешение следующему разряду счетчика, сохраняя низкий уровень сигнала на разрешающих входах. Вход асинхронного тактового сигнала можно соединить с входами разрешения, благодаря чему они освобождаются в течение второй половины положения 9. При очередном тактовом импульсе ближайший следующий разряд повышает число на единицу. При таком решении схемы счетчик синхронизуется тактовыми сигналами.
На рис. 4.31, а приведена схема каскадированного десятичного счетчика 74LS190. Для получения нужной полярности у сигналов очистки следующих разрядов сигналы Макс./Мин. инвертируются. Для синхронизации используются тактовые сигналы То, которые подаются на входы синхронизации. Максимальная частота счетчиков 160-й серии составляет 32 МГц; счетчики типа S этой серии работают до частоты 70 МГц, а счетчики серии 190 — до 25 МГц. Быстродействующих счетчиков этой серии нет. Счетчики 196-й и 197-й серий работают до 50 МГц, а их разновидность S — до 100 МГц. На рис. 4.31,6 приведена схема десятичного счетчика 74LS190 с условными обозначениями по системе МЭК. По обозначениям (буквам и цифрам) видно, что счетчик синхронизуется тактовыми импульсами (С1), когда на входе М4 сигнал высокого уровня, а на элементе ИЗ — низкого. Если на входе М2 уровень сигнала низкий, счетчик работает в режиме прямого счета, а если уровень сигнала высокий, счетчик работает в режиме обратного счета. При сигнале низкого уровня загрузка на входе М4 параллельная ^PR?), осуществляемая через входы преднабора и сброса триггера. На выводе 12 счетчик выдает импульс переноса, который при обратном счете появляется при значении 0 (СТ2=0), а при прямом — при значении 9 (СТ2 = 9). Кроме
LD(£V
мака/Мин,- перенос счета. . прямого или обратного 'ZD-параллельная загрузка ‘ ★-параллельный вход
**-выходы
5
Вниз (Н). 5 Вверх (L) ; ‘ •Запретен] в, Счет(В) , Загружа й) -
РгетЧН);
f
В—
Входы < ^'
S'
грвзтаъ CTR/DZV10 се/нзг^взг мг ИЗ
мп
^рй
СТ$»О\ СТ2=9!
С/СТ2\CfCTlX
"^
"6 о (Sbixodbf
-Q-D
Bi Макс/Мин. выход
^з Вб/ход импульса переноса
Рис. 4.31. Каскадирование десятичных синх-ронных счетчиков-делителей.
— схема; б—условные обозначения по системе МЭК. Использованы десятичные реверсивные счетчики SN74190/74LS190 с входами предустановки.
Таблица 4.3. Четырехразрядные счетчики ТТЛ
Стандартный тнп
LS-тип
Предустановка
Тактовый импульс
Реверсирование
Очистка
Максимальная частота счета, МГц
Код
SN74I60
74LS160A
Синхронная
t
0
Асинхронная
32
Двоично-десятичный
SN74161
74LS161A
>
4
0
>
»
Двоичный
SN74162
74LS162A
>
t
0
Синхрон
ная
»
Двоично-десятичный
SN74163
74LS163A
>
t
0
>
>
Двоичный
74LS168A
>
t
1
0
35
Двоичио-десятичный
—
74LS169A
>
f
1
0
»
Двоичный
SN74190
74LS190
Асинхронная
A
1
0
25
Двоично-десятичный
SN74191
74LS191
>
t
1
0
>
Двоичный
SN74192
74LS192
>
t
1*
Асинхронная
32
Двоично-десятичный
SN74193
74LS193
>
t
1*
>
>
Двоичный
SN74196
74LS196
>
4
0
>
50/30
Двоично-десятичный
SN74197
74LS197
>
1
0
>
>
Двоичный
О —реверсирование и очистка невозможны.
1 — реверсирование и очистка возможны.
f — счет на нарастающем фронте тактового импульса.
I — счет на спадающем фронте (срезе) тактового импульса.
• — входы яримого и обратного счета раздельные.
Стандартный тип
LS-тнп
Выполняемые функции
SN74290
74LS290
Десятичный счетчик по модулям 2, 5 с перекрестными выводами
SN74293
74LS293
Двоичный четырехразрядный счетчик по модулям 2, 8 с перекрестными выводами
SN74390
74LS39.0
Двойной десятичный счетчик по модулям 2, 5 с перекрестными выводами
SN74393
74LS393
Двойной четырехразрядный счетчик с перекрестными выводами
SN74490
74LS490
Двойной десятичный счетчик с перекрестными выводами
74LS668
Синхронный десятичный реверсивный счетчик
74LS669
Синхронный двоичный четырехразрядный реверсивный счетчик
74LS690
Синхронный десятичный счетчик/ре- гистр с мультиплексными трехстабильными выходами, прямая очистка
74LS691
Синхронный двоичный четырехразрядный счетчик/регистр с мультиплексными трехстабильными выходами, прямая очистка
74LS692
Синхронный десятичный счетчик/регистр с мультиплексными трехста- бильными выходами, синхронная очистка
74LS693
Синхронный двоичный счетчик/регистр с мультиплексными трехстабильными выходами, синхронная очистка
74LS696
Синхронный реверсивный десятичный счетчик/регистр с мультиплексными трехстабильными выходами, прямая очистка
74LS697
Синхронный реверсивный двоичный счетчик/регистр с мультиплексными трехстабильными выходами, прямая очистка
Продолжена
Стандартный тип
LS-тип
Выполняемые функции
74LS698
74LS699
Синхронный реверсивный десятичный счетчик/регистр с мультиплексными трехстабильными выходами, синхронная очистка
Синхронный реверсивный двоичный счетчик/регистр с мультиплексными трехстабильными выходами, синхронная очистка
того, с вывода 13 выдается еще асинхронный тактовый импульс, который появляется и при значении О (С/С72), и при значении 9 (CICT2).
Теперь, после рассмотрения основных принципов работы счетчиков и делителей разных типов, целесообразно, по-види- мому, познакомиться с их условными обозначениями по системе МЭК- Перечень современных 4-разрядных счетчиков в ИС ТТЛ приведен в табл. 4.3 и 4.4.
Условные обозначения счетчиков и делителей по системе МЭК
Как говорилось в томе 1 данного курса, сложные функции устройств, входящих в систему, можно обозначать на схемах условными значками — квадратиками и прямоугольниками, которые проставляются у управляющих и выходных блоков. Разумеется, выходной блок может входить в состав управляющего блока. Условные обозначения важнейших сигналов функции управления наносятся на самих управляющих блоках схемы. Надписи отражают взаимосвязи между управляющими сигналами и сигналами, подводимыми к функциональным блокам. Для наиболее сложных функций используются аббревиатуры на самих блоках. Так, например, для счетчиков и делителей имеем CTR/DIV, что соответствует сокращениям английских слов counter (счетчик) и divider (делитель). При первом ознакомлении обозначения взаимозависимостей могут показаться сложными. На самом деле, как показывает практика, интерпретация условных обозначений не так уж сложна, просто к ним надо привыкнуть. Большое достоинство надписей на схемах состоит в лаконичности и выразительности описаний функций блоков, а также в точной идентификации взаимозависимостей между входными переменными и реализуемыми функциями.
Рис. 4.32. Условные обозначения 12-раз- рядного двоичного счетчика CD4040A (КМОП-логика).Рис. 4.32. Условные обозначения 12-раз- рядного двоичного счетчика CD4040A (КМОП-логика).
Рис. 4.32. Условные обозначения 12-раз- рядного двоичного счетчика CD4040A (КМОП-логика).
Рис. 4.32. Условные обозначения 12-раз- рядного двоичного счетчика CD4040A (КМОП-логика).
В этой главе мы познакомились с разными типами счетчиков и делителей: синхронными и асинхронными, двоичными и двоично-десятичными, счетчиками прямого и обратного счета. Существуют счетчики, которые загружаются параллельным пото
ком данных, поступающим на их параллельные входы, а также
каскадированные счетчики с подготовленным переносом, в которых каждый предыдущий разряд управляет последующим. Простейший счетчик — это асинхронный счетчик, разряды которого соединены в цепочку, образующую либо двоичный, либо
десятичный делитель. Условное обозначение такого счетчика по системе МЭК показано на рис. 4.32. Это делитель на 12 типа CD40404A. Буквы CTR на блоке означают, что это счетчик. Буква R у входа означает, что данный вывод (11) — это вход сброса. Выход каждого разряда соединяется с входом следующего, на что указывает буква Z. В приводимом в качестве приме-
ра счетчике переход в следующем разряде совершается в момент перехода в
предшествующем разряде от 0 к 1. На это указывает черта над цифрой номера входа (IT). Буква Т у номера входа здесь означает, что разряды деления двоичные (деление на 2). Буква Т у вывода 10 означает, что это вход тактовых импульсов. На то, что счетчик управляется спадающим фронтом импульса, указывает знак в скобках после буквы, обозначающей вход. Условные обозначения имеют и реализуемые функции, что справедливо и для счетчиков, и для делителей. Это показано на рис. 4.33, где тот же счетчик- делитель, что и на рис. 4.32, имеет другие условные обозначения. Буквенно-цифровая надпись вверху означает, что счетчик состоит из 12 каскадно соединенных разрядов деления на 2. Знак « + » у входа тактовых сигналов говорит о том, что появление импульса на данном входе увеличивает результат счета на 1. Знак полярности указывает, что этот переход совершается на отрицательном фронте тактовых импульсов. На входе сброса написано С7=0; это означает, что сброс происходит при высоком уровне сигнала на данном входе. Надпись СТ у выходов означает, что результат счета можно воспроизводить с данного
выхода.
Другое возможное обозначение счетчика показано на рис. 4.34. Буквы Т и Z указывают, что функция реализуется четырьмя делителями на 2, образующими каскадную схему. Вход
одного разряда соединен с вычитающим входом предшествую- щего^ на что указывает черта над цифрой перед буквой Т (1Г, 2Г, ЗУ). Счетчик имеет динамический вход, на что указывает
стрелка. Содержание разряда увеличивается на нарастающем фронте тактового импульса (переход от L кН), на это указывает отсутствие знака полярности.
На рис. 4.35 еще раз показаны условные обозначения десятичного делителя 74LS90. Блок состоит из двух частей: делителя на 2 и делителя на 5, обозначенных соответственно DIV2 и DIV5. Входы сброса на О, объединенные функцией И, обозначены СТ=0. В этом
Сброс R(H) 21 Тактовые ^. импульсы T(L)
CTR12
СТ=О
ст
о
2
3
4
5
6
7
В
9
10 .11
9
7
6
5
3
2
4
13
12
14
15
0m 0.7 до а /2 (я;
Рис. 4.33. 12-разрядный двоичный счет-чик CD4040A (упрощенные условныеобозначения).
состоянии очищаются все делители на 2, входящие в состав десятичного делителя. Сигнал на входе сброса 9 переводит счетчик в положение 9. Это означает, что делитель на 5 должен вернуться к числу 4, а делитель на 2 — к числу 1. Этот переход можно реализовать с помощью второго элемента И в управляющем блоке (входы 6 и 7). На перевод в данной ситуации делителя DIV2 в положение 1 и делителя DIV5 в положение 4 указывает надпись /6 (Z-функция), которая означает управляющее влияние на вход 6S в делителе на 2 и на вход 6СТ-4 в делителе на 5.
Тактовые.
Выходы е» СН)
Рис. 4.34. Асинхронный двоичный счетчик, составленный из 4 делителей на 2.
Двоичную кодовую комбинацию счетчика можно получить с вывода на правой стороне функционального блока. Это вывод 12 у делителя на 2 и вывод, обозначенный СТ, у делителя на 5. Активными на входах сброса являются сигналы высокого уровня. Знак « + » указывает на то, что число на выходе счетчика увеличивается на спадающем фронте тактового импульса.
Рис. 4.35. Делитель на 10 серии 74LS90.
Тактовые иМПуЛЬСЫ Т(Н) — Загрузка (D —
Р(Н) — rw ^
Сброс RIL1 -^
CTRD1V10
Параллель-, яые входы
г1
1 2D
^Оа(Н>
У-аг1н)
U-aDiH
4СТ=9
—RCOtHl
* С271,3,4 + Ml
G3
04 R
*вх,н'7 в6х^'^ С8Х(Н1^ ^х'н‘-
Рис. 4.36. Синхронный десятичныйсчетчик серии 74LS160 с параллель-ной загрузкой.
Входы Р и Т дают разрешение. Вывод 15дает импульс последовательного переносана следующий разряд.
В заключение (рис. 4.36) приведем пример обозначения синхронного счетчика с переменным модулем счета.
Вход тактовых импульсов на блоке управления обозначен 62. Под этим входом даются обозначения входа сигнала выбора режима ЛИ (счет или параллельная загрузка) и (еще ниже) двух разрешающих входов G3 и G4. Буквой R на блоке управления обозначен вход сброса (L-активный). Буква D на функциональном блоке указывает на то, что в разрядах деления использованы триггеры типа D. Самая нижняя надпись 467-9 означает, что 4 D-триггера загружаются параллельно, когда на выводе 9 (ЛИ) уровень низкий, а фронт тактового импульса нарастающий. Цифры 1 и 2 перед буквой D указывают на взаимозависимость. Условия, при которых возможен счет, обозначены цифрами в знаменателе отношения 62/1, 3, 4. Из приведенного на рис. 4.36 обозна
чения следует, что счетчик находится в режиме счета, когда высокий уровень имеют сигналы на трех входах ЛИ, G3 и G4, и что происходит суммирование (счет прямой). Когда активным становится сигнал на входе 64 (разрешение Т), то с вывода 15 снимается импульс подготовленного переноса; на это указывает обозначение 467-9 на данном выходе. Цифра 4 показывает, что для появления импульса переноса в положении 9 активным должен быть сигнал на входе G4.
4.15. Промышленные счетчики и делители
В предыдущем разделе мы познакомились со счетчиками SN7490 и 74LS90, к которым относятся и счетчики SN7493 и 74LS93 (рис. 4.37). Счетчики этих типов используются во мно-
гих реальных устройствах, описанных ниже. Рассмотрим их еще раз, чтобы детальнее познакомиться с некоторыми их свойствами, имеющими важное значение на практике. Для получения- делителя на 16 можно выход Qi(7/) соединить с входом 72. Таким образом мы соединим между собой четыре триггера и получим возможность образовывать 24 комбинаций двоичного ко-
74LS93N. SN7493N74LS93N. SN7493N
74LS93N. SN7493N
74LS93N. SN7493N
Рис. 4.37. Двоичный счетчик-делитель иа 16 серии 74LS93N.
да, т. е. 16 числовых значений от 0 до 15. Для осуществления сброса JK-триггера в положение 0 надо на оба входа S подать сигналы высокого уровня. Если удерживать высокий уровень на этих входах, то счетчик вообще работать не сможет. Значит, таким путем можно получить режим блокировки. Практически эта возможность интересна тем, что позволяет осуществлять сброс, когда счетчик достиг определенного числа. Допустим, что нам нужно, чтобы счетчик считал от 0 до 9. Тогда следует позаботиться о том, чтобы сброс произошел после 10 переходов (при результате счета 10). Для этого достаточно лишь со-
18—806
единить выходы Q3 и Q7 с входами S2 и S4. При достижении числа 10 выходы Q3 и Q7 получают сигнал высокого уровня, что приводит к сбросу. При значениях 2, 3, 6, 7, 8 и 9 сброс не произойдет потому, что только один из входов элемента И-НЕ получает сигнал высокого уровня, в то время как на втором входе уровень сигнала остается низким.
Десятичный счетчик с индикатором
На рис. 4.38, а показан счетчик по модулю 10, управляемый тактовыми импульсами коммутатора S. К выходам JK- триггеров подключены индикаторы, позволяющие наблюдать за процессом счета. С входами сброса соединены выходы В и D. Это значит, что по достижении числа 10 происходит сброс в положение 0. Если замкнуть и разомкнуть выключатель в блоке S, то увидим, что число на индикаторах меняется в тот момент, когда тактовый импульс исчезает, т. е. когда выключатель возвращается в положение 0. Если 10 раз замкнуть и разомкнуть выключатель S, то счетчик достигнет числа 10 и сразу сбросится на 0. Обнаружить, что счетчик достиг значения 10, невозможно. Таблица кодирования чисел приведена на рис. 4.38, б. Значения счетчика меняются на каждом спадающем фронте тактовых импульсов в заданной последовательности. При достижении разрядом числа 10 уровень сигнала на выходах В и D становится высоким, и в тот же миг происходит сброс.
Делитель на 16 с индикатором
На рис. 4.39 показан двоичный счетчик с декодером, преобразующим двоично-десятичный код в семисегментный для подачи сигналов на светодиоды цифрового дисплея. В цифровом дисплее используются светодиоды типа TIL303 фирмы Texas Instrument. Счетчик работает так же, как показанный на рис. 4.38. И здесь во избежание сбоев, которые могут быть вызваны дребезгом контактов, использован не простой тумблер, а электронный коммутатор. Если замыкать и размыкать коммутатор S, то на счетчике одна за другой пробегут двоичные комбинации, соответствующие числам от 0 до 15. В положениях от 0 до 9 на индикаторе, естественно, будут появляться однозначные числа 1, 2, 3 и т. д. Если на мгновение замкнуть реле сброса (в нижней части схемы), то произойдет очистка счетчика, т. е. на индикаторе появятся одни нули. Очистка связана с тем, что на оба входа сброса поступает сигнал высокого уровня.
Рис. 4.38. Двоичный счетчик с индикаторами разрядов. а — схема; б — таблица кодирования чисел.
iSt
Рис. 4.39. Двоичный счетчик-делитель, дешифратор и цифровой индикатор.
Генератор тактовых сигналов с делителем на 16 м дешифратором
Чтобы организовать во времени свою деятельность, человек пользуется часами. Ими пользуется и ЭВМ. Однако часы в ЭВМ или другой логической системе идут во много раз быстрее, поэтому может создаться впечатление, будто все процессы в них совершаются одновременно. На рис. 4.40, а приведена схема тактового генератора с делителем на 16 и декодером. На рис. 4.40,6 показаны часы с циферблатом, разделенным на 8 сегментов, обозначенных цифрами от 0 до 7. Если стрелку часов заставить равномерно вращаться слева направо, то она последовательно обойдет цифры от 1 до 7 и опять укажет на 0. Если изобразить поведение часового механизма на временной диаграмме, то получим равномерную последовательность импульсов, показанную на рис. 4.40,6. Такую последовательность можно получить и с помощью генератора тактовых сигналов, показанного на рис. 4.40, а. Схема на рис. 4.40, а содержит делитель на 16, декодер и другие устройства, например триггер, который позволяет ограничить работу схемы одним-единственным циклом.
Когда тактовый триггер находится в состоянии 0, уровень сигнала на выходе QKL высокий. Выход QKL соединен с входом сброса делителя на 16. Это значит, что счетчик находится в положении сброса и подсчет тактовых импульсов невозможен. Допустим, что, когда генератор вырабатывает тактовые импульсы, мы на мгновение замкнули контакты пускового выключателя ST. Тогда сработает коммутатор S, т. е. выдаст импульс пуска, под действием которого триггер перейдет в положение 1. Это произойдет на нарастающем фронте тактового импульса, т. е. в момент переключения коммутатора S в положение 1.
Когда триггер перешел в положение 1, входы сброса получают сигнал высокого уровня и счетчик может начинать счет. Если замкнуть контакты S, счетчик перейдет в положение 1; затем при подаче второго тактового импульса процесс повторится, и так будет продолжаться до тех пор, пока счетчик не достигнет числа 8. Одновременно декодер будет вырабатывать последовательность импульсов от нулевого до седьмого, что видно на индикаторе, состоящем из восьми светодиодов. Импульсы декодера являются L-активными. Когда счетчик достигает числа 8, уровень сигнала на выходе D становится высоким, вследствие чего уровень сигнала на входе сброса тактового триггера становится низким. Триггер опять переходит в положение 0, и, следовательно, на счетчике произойдет сброс в положение 0. На этом цикл счета заканчивается. Следующий
цикл может начаться лишь после того, как опять будет замкнут коммутатор ST, т. е. будет послан сигнал пуска.
Все сигналы, вырабатываемые схемой, в том числе и сигналы на выходах четырех JK-триггеров в счетчике, показаны на временной диаграмме.
Рис. 4.40. Генератор тактовых импульсов и задающий каскад. а — схема; б — временная диагамма.
Делитель на 16 — генератор одиночных импульсов
Для получения одиночных импульсных сигналов часто используют моностабильные мультивибраторы. Одиночные импульсы можно получать также с помощью цифрового устройства, состоящего из двоичного счетчика и некоторых дополнительных элементов, в том числе триггеров. Такое устройство можно применять и для генерирования импульсов с изменяемой длительностью. Для этого оно должно содержать канальный селектор. Схема такого устройства показана на рис. 4.41. В схему входит и делитель на 16 (в правой части схемы), который, как будет показано ниже, может считать до 8. К счетчику от канального селектора подводятся последовательности прямоугольных импульсов, показанные слева вверху. На входы канального селектора подаются 2 последовательности импульсов с частотой следования соответственно F1 и F2. Триггеры ЛИ и М2 находятся в положении 0. Уровень сигнала на обоих входах сброса счетчика (S2 и S4) высокий, т. е. счетчик находится в состоянии сброса и счет производиться не может. К тому же уровень сигнала на обоих входах селектора КК, которые соединены с выходами (^МЦЩ и QM2(H'), низкий. Это
Рис. 4.41. Генератор импульсов переменной длительности.
сделано для того, чтобы по цепи не прошел ни один импульс. Если включить пусковой сигнал «Старт АП», то нарастающий фронт тактового импульса введет импульс в триггер АП. Счетчик получит разрешение, и канальный селектор пропустит тактовый сигнал Е1 на вход счетчика. Счетчик начнет считать тактовые импульсы Е1, и, как только он дойдет до 8, произойдет сброс триггера АП. Таким образом, сигнал на выходе АП будет иметь длительность, равную 8 периодам импульса F1.
Если включить сигнал «Старт Л12», то аналогичным образом на выходе появится сигнал АГ2, длительность которого будет в 8 раз больше периода Е2. Длительность получаемых импульсов будет строго определенной в зависимости от стабильности частоты генератора тактовых импульсов.
Само собой разумеется, получить одновременно два таких сигнала невозможно; в этом состоит недостаток описанной схемы. Вообще говоря, ограничение возможностей схемы не яв-
ляется большой проблемой, поскольку одиночные калиброванные временные сигналы, как правило, используются неодновременно с другими сигналами. Кроме того, следует иметь в виду, что схема начнет считать не сразу, так как сигналы пуска не синхронизуются тактовыми сигналами.
Установка триггера должна происходить на нарастающем фронте тактовых импульсов. Поэтому на входах установки триггеров использованы дифференцирующие резистивно-емкостные цепочки. Сопротивление резисторов R должно быть не более 270 Ом. Это связано с помехозащищенностью схемы при низком уровне сигнала, который понижается, когда между входом и шиной заземления ИС включается шунтирующий резистор.
Генератор фиксированных частот
Для градуировки коротковолновых приемопередатчиков нужны генераторы фиксированных частот. Такой генератор легко можно построить, используя в задающем каскаде механический вибратор. К выходу задающего каскада подключается делитель, который позволяет получать сигналы фиксированных частот 500, 100 и 10 кГц.
Сигналы генератора имеют форму импульсов, спектр которых содержит множество гармонических составляющих. Они принимаются коротковолновыми приемниками как слабые несущие кратных частот и при детектировании обычно ощущаются на слух как помехи. Если частота основного сигнала 500 кГц, то гармоники будут соответственно иметь частоту 1; 1,5; 2; 2,5 мГц и т. д. до 100 МГц. Используя эти частоты, можно калибровать частотную шкалу коротковолнового радиоприемника. Градуировочные сигналы становятся тем слабее, чем выше их частота. Поэтому в диапазоне УКВ и СВЧ принимать гармоники несущей практически невозможно, для этого потребовались бы специальные меры. Можно, например, выделить какую-нибудь гармонику с помощью резонансного контура и затем использовать ее как фиксированную частоту для калибровки.
На рис. 4.42 показана схема генератора фиксированных частот 10, 100 и 500 кГц. Выбрать желаемую частоту можно с помощью двухполюсных переключателей S0 и S1. Задающим генератором служит микросхема 74LS124N. Она содержит два генератора, но в нашей схеме используется только один. Сигнал на выходе задающего каскада LS124 имеет форму прямоугольного импульса, уровень которого достаточен для подачи непосредственно на делитель. Желаемый суммарный коэффициент деления достигается путем каскадирования нескольких делителей типа SN7490AN или 74LS90N (N означает, что микросхема
в пластмассовом корпусе с двухрядным расположением выводов).
Первые два делителя собраны по схеме деления на 5, третий— по схеме деления на 10. Как показано в предшествующих разделах, делитель на 5 в микросхеме 7490А можно получить.
Рис. 4.42. Генератор фиксированных частот 500, 100 и 10 кГц.
е —упрощенная схема; б — та же схема с условными обозначениями по системе МЭК> в —общий вид.
-если входной сигнал подается непосредственно на разряд В. Сигнал желаемой частоты f/5 снимается с выхода Qd.
При разработке генератора мы исходили из начальной частоты кварцевого генератора 2,5 МГц. Если кварцевый генератор настроен на другую частоту, например 5 МГц, то после задающего каскада можно сразу включить делитель на 10. Если применяется кварц на 1 МГц, то первым может быть делитель на 2, для чего можно использовать один разряд А (рис. 4.43). Используя три делителя типа 7490А или 74LS90 (буква А означает модификацию прототипа), можно получить желаемые фиксированные частоты и затем через селекторы и переключатели S0 и S1 подать на избирательный усилитель. В схеме, показанной на рис. 4.42, усилитель на транзисторе B.FY90 настроен на частоту двухметрового диапазона волн, т. е. диапазона, выделенного для коротковолновых любительских передатчиков. Для настройки любительской радиоаппаратуры меньших частот можно обойтись без избирательного усилителя.
Нам предстояло выбрать один из трех возможных способов кодирования, поэтому, естественно, мы выбрали простейший способ, в котором используются два перекидных переключателя. Селекция осуществляется согласно функциональной таблице. Колебательный контур, состоящий из конденсатора С2 и индуктивности Д1, настраивается на желаемую частоту этим же конденсатором. Индуктивность L1 выполнена в виде бескаркасной четырехвитковой спирали диаметром 9 мм. Растягивая или сжимая спираль, можно изменять ее самоиндукцию. Так проводится грубая настройка контура. Точная настройка частоты генератора проводится с помощью конденсатора С1. При градуировке использовался способ интерференции сигнала частоты 100 кГц с сигналом частоты 200 кГц от эталонного генератора
74L5124№74L5124№
74L5124№
74L5124№
Рис. 4.43. Выводы кварцевого генератора 74LS124N и счетчика-делителя на 10 типа SN7490A/74LS90.
MSF английского производства. Настройка проводилась на слух по уменьшению частоты разностного тона двух сигналов. Полное исчезновение сигнала (нулевая разностная частота) служило показателем точной настройки.
На рис. 4.42,6 схема генератора показана еще раз с условными обозначениями элементов и функциональных связей по системе МЭК-
Здесь может возникнуть вопрос о целесообразности приведения условных обозначений элементов и взаимозависимостей входов и выходов, которые (по крайней мере в нашем конкретном случае) дополнительных сведений к пониманию работы схемы не дают. Все управляющие входы (за исключением входа тактовых сигналов) заземлены. На рис. 4.42 блоки делителей имеют еще обозначения -=-5 и 4-10, что пояснений не требует. Обозначения линий подачи напряжения питания и шин заземления дополнительной информации, очевидно, тоже не несут. Дело, однако, в том, что условные обозначения, показанные на рис. 4.42,а, часто используются в сервисной документации (инструкциях по эксплуатации и ремонту аппаратуры), где, как правило, излишнюю информацию стараются исключить. В такой документации речь идет лишь о том, «что входит и что выходит?». Важной для сервисных служб является информация о типе конкретной микросхемы, реализующей данную функцию. Никаких других детальных сведений эта документация не дает, потому что такие сведения побудили бы ремонтника самостоятельно проводить исследования, что нежелательно по соображениям экономики сервисного производства. Ремонтник должен просто извлечь из устройства неисправную плату, заменить ее и приступить к ремонту следующего устройства. В этой связи читателям, очевидно, интересно будет узнать, что сейчас уже задумываются над проблемой создания диагностирующих автоматов с индикаторами-дисплеями на светодиодах. Такие автоматы помогут владельцам аппаратуры самим обнаруживать неисправные модули и заменять их, обходясь без дорогостоящего ремонта. На рис. 4.43 показаны выводы микросхем 74LS124N и SN7490A, использованных в генераторе.
Измеритель частоты настройки коротковолновых радиоприемников
Описываемый измеритель частоты настройки был разработан автором специально для своего самодельного коротковолнового приемника. Его, однако, легко можно перестроить для приемников, имеющих другие промежуточные частоты, сохранив при этом точность индикации. Для такой перестройки надо лишь изменить предустановку делителей частоты.
При измерении частоты настройки радиоприемников измеряется не частота входного сигнала, а частота гетеродина первого смесителя. Разность частот гетеродина и входного сигнала будет равна точному значению промежуточной частоты. Если частота гетеродина меньше, чем входных сигналов, то для предустановки счетчика используется числовое значение промежуточной частоты. Если же частота гетеродина больше, чем
входных сигналов, то для предустановки счетчика используется разность максимальной частоты индикации и промежуточной частоты. Поясним последнее на конкретном примере. Если максимальное показание счетчика 100 МГц, а промежуточная частота 6 МГц, то значение предустановки счетчика 94 МГц. С этого значения счетчик начал считать, и через 1 мс, после того как прошел через 0, он покажет результат. Таким образом, мы убеждаемся, что значение промежуточной частоты вычитается из показания счетчика.
В описываемом измерителе частот весь процесс измерения можно разбить на четыре следующих этапа: первый этап —подготовка: он состоит в том, что счетчик очищается и затем проводится предустановка; второй этап — собственно измерение частоты, а в течение двух последующих этапов длительностью по 1 мс результат измерений выводится на цифровой индикатор. Чередованием этапов управляет простая схема управления.
Рассматривая внимательно схему частотомера на рис. 4.44, можно видеть, что блок управления (в нижней части рисунка) состоит из двух JK-триггеров, которые могут принимать четыре состояния, соответствующие этапам работы счетчика. Это видно из временной диаграммы на рис. 4.45. Состояния управляющего •блока (на схеме триггеры блока управления обозначены XI и Х2) расшифровываются логическими элементами И-НЕ, обозначенными NY, N2 и N3, благодаря чему происходящие в счетчике процессы — очистка, предустановка и разрешение выдачи на индикатор — совершаются в строго определенные моменты времени.
Мультивибратор, используемый для получения сигналов ■с интервалами длительностью 1 мс и других сигналов, состоит из трех делителей 710, 711 и Т12, имеющих соответственно коэффициенты деления 16, 8 и 10. Следовательно, общий коэффициент деления равен 1280. На вход трехступенчатого делителя подается сигнал кварцевого генератора частотой 1280 кГц, следовательно, на выходе получаем сигнал частотой 1000 Гц. Необычнее построение схемы мультивибратора объясняется тем, что при ее разработке мы ориентировались на уже имевшийся в нашем распоряжении кварцевый резонатор. Как правило, для аналогичных целей используют кварц на 1 МГц.
Обычно базовый временной сигнал с периодом 1 мс получают с помощью трех делителей на 10 типа SN74160 или 74LS160A. Разрешение счетчику подается на входной разряд 70, для чего на разрешающие входы ТЕ и РЕ от блока управления посылается сигнал высокого уровня. На выход Q триггера Х2 на этом этапе поступает сигнал высокого уровня. Счетчики соединены с пятью дешифраторами, которые управляют пятью «семисегментными цифровыми индикаторами типа CQY81-A.
*58
В®
CQ.Y81A
CQ.Y81-A
CQYBI-A
CQY8I-A
383 —
SN7W
8 *5B~
2.
в
2
8
г
7
Г
Н КО!»П, — RCO ЕН74/6О ТЕ ^
*56
14
»
W
RCO ^КЛб© ТЕ
ТЕ
№0
2
иаз!
ОМ
74LS16OA
SN7W 70LS47
*5В
1О
Частотный делитель
SN7W0
4 74LSOO
Х5В ^14747 Т2
^а
Дешифратор
Дисплеи
CQ.Y8I-A
11
2
71еШ/з1?
MD
9
f
е а с Ь а
Uy
9 70 П (2 Й
f
е
о
с
b
а
W
15
9
10
71
12
13
*-383
•*^383 -*
91
^ е а с
Ьа
S 910 11
4308R-101-39
383
ЗК2
SN7W 7478^7
В *58
он &в
^ег а)
Т4
CL РЕ
SN7416O
74 1.5160Д
ВС В А
LD
*5B16_ SN7047
7tLS07
.„ZCJ SN?!#!#?
8 эв 7^15^7
От переключа
теля диапазонов
ВС 8 А
N1
2,
*5В
ВИ
2
19
[Г
7415150 А
В СВ А
74LS 150А 7
DC В А
7493 741893
~8
^QC
47
w
'*\$Л
— 74LS2O
^ ^ ^ сброса/
74LS76- ,
1/PSH7478 Ч
SH702O^Б ^j?tn?
70/S2O 7/LSO1
2
__L & рЗаерузка (L)
*1-RCOSK7™o
*5В И
" у ^ Разрешение ^ cvema(L)3
74LS16OA т ВС В A LD
4
74LSO4 «ли SH70O0
*5В "7Г
ТГО
7493
74LS93
5^18
Масштаб бремени и управление
Ь3,8^ ,з 6=Я?/^2
бе .1/7 Ф
220К Гн
5
7490
74LS9O
^10
Разрешение _
—| предустановки
13 J3^_ КН742р
1/7 SN7476
741376-
хг
Рис. 4.44. Частотомер для коротковолнового радиоприемника.
Рис. 4.45. Временная диаграмма блока управления частотомера, представленного на рис. 4.44.
Специфический дешифратор, работающий на семисегментные цифровые индикаторы, подробно будет рассмотрен в гл. 1 тома 3 настоящего курса. Сам же цифровой индикатор типа CQY81-A и его выводы показаны на рис. 4.46.
По поводу каскадного соединения счетчиков ТО—Т4 следует заметить, что согласование их реализуется так, как описано в разд. 4.13.
Предустановка цифровых частотомеров
Максимальная частота радиоприемников коротковолнового диапазона, индикацию которой требуется обеспечить в частотомерах, равна 30 МГц. Поскольку в нашем распоряжении были только пятизначные цифровые индикаторы, то отсчет значений частоты возможен был только до 1 кГц. Если учитывать возможности настройки приемников, а также возможности измерения интенсивности сигнала, такая точность может считаться достаточной. При индикации частот порядка нескольких мегагерц десятичная точка должна помещаться после второй зна-
чащей цифры Для этого вход сигнала точки (вывод 6 индикатора CQY81-A) через сопротивление 383 Ом соединяется с шиной заземления. На схеме на рис. 4.44 это второй слева светодиод.
Приемники, для которых предназначен описываемый часто
томер, рассчитаны на диапазоны длин волн 80, 40, 20 и 15 м. Их промежуточная частота 3,84 МГц. Частота гетеродина в этих приемниках выше частот принимаемых сигналов. Только для диапазона 10 м частота гетеродина меньше, чем частота принимаемых сигналов. Все эти соотношения иллюстрирует таблица на рис. 4.47, а.
и в 12 11 10 9 8и в 12 11 10 9 8Катпод:А-1В=13С- 10 D-8Катпод:А-1В=13С- 10 D-8Е=7Е=7G=11 Н=6G=11 Н=6Для диапазона волн от 15 до 80 м предустановка счетчика составляет 3,840 МГц, а для дна- ? пазона 10 м она представляет до- 2 пол некие до 100 МГц, т. е. 3 96,160 МГц.*
и в 12 11 10 9 8
и в 12 11 10 9 8
Катпод:
А-1
В=13
С- 10 D-8
Катпод:
А-1
В=13
С- 10 D-8
Е=7
Е=7
G=11 Н=6
G=11 Н=6
В таблице на рис. 4.47,6 по-6
казано кодирование значения?
предустановки на входах разря-.
дов счетчика. На некоторых вхо-Н mowa14^0^
Рис. 4.46. Семиэлементный индикаторный светодиод CQY81-A.Рис. 4.46. Семиэлементный индикаторный светодиод CQY81-A.дах предустановки сигналы могут постоянно быть высокого или низкого уровня. В нижней части таб-
Рис. 4.46. Семиэлементный индикаторный светодиод CQY81-A.
Рис. 4.46. Семиэлементный индикаторный светодиод CQY81-A.
лицы это показано знаками ра
венства. Входы, состояния которых при переключениях должны изменяться, обозначены стрелками от 0 к 1 или от 1 к 0. Сигнал
для предустановки счетчика подается с переключателя диапазонов приемника. Как показано на рис. 4.47,6, этот сигнал подается на два последовательно соединенных инвертора. Когда переключатель диапазонов приемника установлен на 10 м, с него снимается активный сигнал низкого уровня (потенциал шины заземления) и подается па вход первого инвертора. В этом случае используются обозначения: X— уровень сигнала высокий, а X — уровень сигнала низкий. Оба сигнала подаются на входы предустановки счетчика, как показано в таблице на рис. 4.47, г.
Все входы предустановки разряда 70 соединены шиной заземления, что также видно из таблицы на рис. 4.47, в. В разряде 71 постоянно на входах А и D сигнал имеет низкий уровень, а на входе С — высокий. На вход В подается сигнал X, который в положении переключателя диапазонов на 10 м имеет высокий уровень. В разряде 72 постоянно под нулевым потенциалом находятся входы 8 и С; на вход А подается сигнал высокого уровня X, а на вход D — сигнал низкого уровня X.
Эти режимы иллюстрирует таблица на рис. 4.47,6, из кото-
рой видно, что при выборе на приемнике диапазона 10 м уровень сигнала на входах Л должен быть высоким, а на входах D— низким. Сигналы на входах получают значения согласно таблице на рис. 4.47, г; предустановка реализуется для обеих частот гетеродина.
На схеме частотомера (рис. 4.44) слева над кварцевым генератором показаны инверторы, которые вырабатывают сигна-
55начальное положен меТ4тз1271ТО. 3,840О С В А ОООО (О)В С В А 0 0 11 (3)О С В А 1ООО (8)ВОВА 0 10 0 (4)В С В А ОООО (О)06,1601 0 О 1 (9)0 110 (6)0 0 0 1(1)0 110 (6)ОООО(0)ООО О'' О О 11ОО '271' 1 О10к 0 ОО О 01ОО 1О0 7О1ООООООООначальное положен меТ4тз1271ТО. 3,840О С В А ОООО (О)В С В А 0 0 11 (3)О С В А 1ООО (8)ВОВА 0 10 0 (4)В С В А ОООО (О)06,1601 0 О 1 (9)0 110 (6)0 0 0 1(1)0 110 (6)ОООО(0)ООО О'' О О 11ОО '271' 1 О10к 0 ОО О 01ОО 1О0 7О1ООООООООРис. 4.47. а, в, г— таблицы предустановки частотного делителя; б— его условное обозначение.Рис. 4.47. а, в, г— таблицы предустановки частотного делителя; б— его условное обозначение.
5
5
начальное положен ме
Т4
тз
12
71
ТО
. 3,840
О С В А ОООО (О)
В С В А 0 0 11 (3)
О С В А 1ООО (8)
ВОВА 0 10 0 (4)
В С В А ОООО (О)
06,160
1 0 О 1 (9)
0 110 (6)
0 0 0 1
(1)
0 110 (6)
ОООО
(0)
ОО
О О
'' О О 11
О
О '
27
1
' 1 О
10
к 0 О
О О 01
О
О 1О
0 7О
1
ОООО
ОООО
начальное положен ме
Т4
тз
12
71
ТО
. 3,840
О С В А ОООО (О)
В С В А 0 0 11 (3)
О С В А 1ООО (8)
ВОВА 0 10 0 (4)
В С В А ОООО (О)
06,160
1 0 О 1 (9)
0 110 (6)
0 0 0 1
(1)
0 110 (6)
ОООО
(0)
ОО
О О
'' О О 11
О
О '
27
1
' 1 О
10
к 0 О
О О 01
О
О 1О
0 7О
1
ОООО
ОООО
Рис. 4.47. а, в, г— таблицы предустановки частотного делителя; б— его условное обозначение.
Рис. 4.47. а, в, г— таблицы предустановки частотного делителя; б— его условное обозначение.
лы X и X. Как показано на временной диаграмме (рис. 4.45), блок управления получает сигналы от входного мультивибратора. Каждый раз по истечении периода счета длительностью 1 мс управляющий счетчик совершает один шаг. Выше было показано, что в состоянии 0 под управлением входного мультивибратора вырабатываются два сигнала, переводящие счетчик в режим подготовки, а затем — предустановки. Возврат в состояние подготовки происходит по команде «сброс», а предустановки— по команде «загрузка». В принципе сброс счетчика не обязателен, но если частотомер должен работать как счетчик частоты (с началом счета от 0), для которого предустановка не требуется, то режим можно обеспечить, если вместо сигнала «загрузка» постоянно подавать сигнал высокого уровня.
Согласование приемника со счетчиком
Согласование частотомера с гетеродином первого смесительного каскада приемника реализуется по специальной схеме, показанной на рис. 4.48. Схема состоит из усилителя (с равномерной амплитудно-частотной характеристикой) на транзисторе BF180, который позволяет увеличить амплитуду сигнала до уровня, достаточного для подачи сигнала непосредственно на элемент И-НЕ ТТЛ. Кроме того, линейный усилитель обеспечивает однонаправленный режим передачи сигналов только от приемника к частотомеру.
Рис. 4.48. Согласование гетеродина-смесителя радиоприемника с частотомером.
Запрет передачи сигналов в обратном направлении здесь необходим, чтобы исключить проникновение помех на приемник со стороны мультивибратора и триггеров счетчика. Кроме того, частотомер необходимо тщательно экранировать, чтобы исключить высокочастотные наводки на приемник. Фотография частотомера в экране приведена на рис. 4.49. Видно, что схема смонтирована на одной плате, которая помещена в металлический экран. Хороший экран можно сделать, изогнув металлический лист и распилив по размерам боковых стенок, крышки, днища. Зазоры швов пропаиваются оловом. Внутри экрана предусмотрено место для блока согласования, схема которого показана на рис. 4.48.
Специальных мер требует прокладка цепей питания. Одна из мер состоит в том, что в линию подачи напряжения питания + 5В включается режекторный ВЧ-фильтр (он должен быть тщательно экранирован). Другая мера — внешний разъем цепи питания должен быть смонтирован на корпусе частотомера «без просветов». Если они все-таки обнаруживаются, то их следует заделать специальной высокочастотной изолирующей лентой, которая имеется в продаже.
Счетчик Джонсона с переменным модулем для синтезаторов частот
Принцип работы счетчика Джонсона описан выше. У этого счетчика модуль счета (коэффициент деления) поддается изменению гораздо легче, чем у двоичных или двоично-десятичных счетчиков. Схема пятиразрядного счетчика Джонсона КМОП- логики типа CD4018B или HEF4018B приведена на рис. 4.50. Для управления его модулем используются D-триггеры с входами установки и сброса. И здесь между разрядами В и С
Рис. 4.49. Частотомер.
имеется элемент, обеспечивающий при любых условиях работу счетчика по желаемому коду. Выходные сигналы триггеров на выводах двухрядных корпусов имеют полярность Q (сигналы низкого уровня). Схема управления модулем описана в разд. 4.7.
На рис. 4.51 приведен тройной счетчик-делитель Джонсона с переменным модулем. Такой счетчик используется в частотных синтезаторах. Ниже дана таблица кодирования чисел (табл. 4.5). Рассматривая схему делителя более внимательно, можно заметить, что сброс подготавливается в тот момент, когда числа на всех трех счетчиках достигают максимальных значений. Состояния сигналов на управляющих входах определяют, при каком значении чисел на счетчиках этот сброс произойдет. Кодирование максимальных чисел счетчиков реализуется .с помощью элементов И для L-активных сигналов. Таким образом, при значении 9 счетчика единиц сигналы низкого уровня tQ4 и Q5 поступают на логический элемент N1. К логическому эле-
1=Н; 0=L; Q„=Q„(L)1=Н; 0=L; Q„=Q„(L)
1=Н; 0=L; Q„=Q„(L)
1=Н; 0=L; Q„=Q„(L)
Десятич.
числа
а,
^2
йз
0
1
1
1
1
1
1
о
7
7
1
1
2
0
0
1
7
7
3
0
0
0
?
1
4
О
0
0
0
7
5
0
О
0
0
0
6
1
0
0
0
0
7
1
1
0
0
0
8
1
1
1
0
0
9
1
1
1
1
0
Таблица тобирования чисел
6
Рис. 4.50. Делитель Джонсона по модулю п типа CD4018B (КМОП-логика)с переменным коэффициентом деления.
а — схема; б —таблица кодирования чисел, приведенная для выходов Q.
менту 7V2 сигналы Q4 и Q5 со счетчиков десятков и сотен поступают комбинированно. Уровень сигналов на всех входах низкий и тогда, когда числа на обоих этих счетчиках достигли 9. Выходной сигнал элемента У2, который при значениях 0 имеет высокий уровень, инвертируется и затем на входе элемента N1 комбинируется с результатом счетчика единиц. Поэтому выход элемента АП только тогда получает высокий уровень, когда числа на всех трех счетчиках достигают 9. Когда эта ситуация наступает, два D-триггера (на схеме справа), находящиеся в состоянии 1, переходят в состояние сброса. D-триггер Q в течение полупериода тактового импульса находится в состоянии 0, при-
Таблица 4.5. Таблицы состояния частотного делителя, представленного на рис, 4.51.
Биты, заключенные в рамки, означают число 9; они кодируются для получения сигнала «загрузка», В таблице приведены также коэффициенты деления. Таблица кодирования приведена для выходов Q.
Первая декада
(единицы)
Вторая декада
(десятки)
Третья декада (сотни)
SKI
POS
N
счет
<21
Оз
Оз
<24
Оз
SK2 POS
N
счет
01
Оз
Оз
04
Oi
SK3
POS
N
счет
Qi
01
Оз
04
Оз
9
0
1
1
1
1
1
9
0
1
1
1
1
1
9
0
1
1
1
1
1
8
1
0
1
1
1
1
8
1
0
)
1
1
1
8
1
0
0
1
1
1
7
2
0
0
1
1
1
7
2
0
0
1
1
1
7
2
0
0
1
1
1
6
3
0
0
0
1
1
6
3
0
0
0
1
1
6
3
0
0
0
1
1
5
4
0
0
0
0
1
5
4
0
0
0
0
1
5
4
0
0
0
0
1
4
5
0
0
0
0
0
4
5
0
0
0
0
0
4
5
0
0
0
0
0
3
6
1
0
0
0
0
3
6
1
0
0
0
0
3
6
1
0
0
0
0
2
7
1
1
0
0
0
2
7
1
1
0
0
0
2
7
1
1
0
0
0
1
8
1
1
1
0
0
1
8
1
1
1
0
0
1
8
1
1
1
0
0
0
9
1
1
1
1
0
0
9
1
1
1
1
0
0
9
1
1
1
1
0
Qn — Qn (7.)
1«1 ю
12\Ю
г
№
S
s h
Brad так- тповыт им- пульсоб т0
Сотни SK3
Десятки SK2
Единицы ЕМ
С CIO,В Г
Сотни _ a,62 с3е4 й5 "wm«z
РЕ enters л
спьогек
7 Единицы ^
А /
1)2 CD^O ITS &
Сигнал загрузни f/2 СВЬО/ЗВ
СПРОС 2 В
1
r^A
у/6 СВ ЧОО ЗА
Тактовая частота п
Рис. 4.51. Счетчик-делитель Джонсона с переменным коэффициентом деле-ния.
^.™”^Ki"Q4aTe™ Усыновлены в положении 555. Номинал резисторов 10 кОм. Неис-ввя^п™^ 5.’Й?Ы микР°схемЬ1 СВ,4018В через 10 кОм соединяются с шиной напряже-н я питания +5В, а микросхемы CD4002B — с шиной заземления. РЕ — загрузка про-граммы.
чем уровень сигнала на выходе Q становится высоким. Этот сигнал служит командой загрузки для новой предустановки счетчиков, при которой они принимают на себя содержание переключателей преднабора.
Длительность команды загрузки определяется только задержкой в цепи преднабора, поэтому этот сигнал очень короткий. D-триггер Р на нарастающем фронте первого после загрузки тактового импульса перейдет в состояние 1 и останется в этом состоянии до тех пор, пока элементы сброса ЛЧ и N2 не зафиксируют достигнутые положения 9. В этот момент произойдет сброс (Qp=0; Qp=1).
Предустановка счетчиков
Для предустановки счетчиков применяют десятипозиционные переключатели, схематически показанные на рис. 4.51. В положении, показанном на рис. 4.51, входы предустановки /5
находятся под потенциалом земли (сигналы уровня L), все остальные входы через последовательные резисторы получают сигнал высокого уровня. Поэтому в момент появления сигнала загрузки все счетчики переходят в положение 5, что иллюстрируется в табл. 4.5. После загрузки счет импульсов начинается с числа 5. При этом счетчик единиц по достижении положения 9 продолжает счет, но уже начиная с 0. То же самое происходит и в счетчике десятков. Что касается счетчика сотен, то, начав со значения 5, он сосчитает до 9, после чего сбросится не на 0, а на значение предустановки. Произойдет это в тот момент, когда счетчики единиц и десятков достигнут значения 9. Таким образом, счетчик единиц совершит 555 операций счета, счетчик десятков — соответственно 55 операций, а счетчик сотен — всего 5.
Можно видеть далее, что если перевести многопозиционный переключатель предустановки в положение 6, то сигналы высокого уровня будут подаваться и на входы J5, и на входы J6. Предустановкой будет выбрано десятичное число 3. Это значит, что для достижения числа 9 счетчики должны проделать 6 счетных шагов. Положение переключателя предустановки в позиции 9 вызовет появление высокого уровня на входах у всех без исключения триггеров, что соответствует кодированному 0. В этом положении счетчики начинают счет с 0 и ведут до 9, т. е. совершают 9 шагов счета.
Если, наконец, установить переключатель в положение 1, то входы Л, J2 и J3 получат сигнал низкого уровня, а входы J4 и J5—высокого, что соответствует кодированному числу 8 На переднем фронте очередного тактового импульса счетчики достигнут значения 9 и в этом состоянии зафиксируются, потому что со следующего тактового импульса начнется новый цикл предустановки. Деление с коэффициентом 1 невозможно, следовательно, коэффициентами деления (делителями) могут быть числа от 2 до 999.
Цифровая настройка частотных синтезаторов
На рис. 4.52 приведена схема частотного синтезатора, в котором использованы счетчики Джонсона. От управляемого генератора (VCO) сигнал подается на делитель, который делит частоту входного сигнала до 1 кГц. С выхода делителя сигнал частотой I кГц подается на фазовый компаратор, где сравнивается с опорным сигналом той же частоты. В результате сравнения этих двух сигналов вырабатывается сигнал ошибки, который после усиления и фильтрации уже как управляющий сигнал подается на генератор VCO. Сигнал управляемого генератора получается полностью синфазным с опорным сигналом.
Фильтр
। Счетчики ДлсонсонаДеление на п
Рис. 4.52. Синтезатор на микросхемах CD4046B и CD4018B.
Поскольку опорный сигнал вырабатывается высокостабильным кварцевым генератором, то сигнал управляемого генератора получается таким же стабильным.
Изменяя коэффициент деления делителя, генератор VCO можно перестраивать. Для этого используется сигнал на выходе схемы, частота которого в п раз больше 1 кГц, где п— коэффициент деления. В результате частота сигнала на выходе схемы получает значение, установленное многопозиционным переключателем на входе делителя. Схема делителя такая же.
как в разд. 4.25. Более подробно применение частотных синтезаторов в радиопередающей и приемной аппаратуре описано в ряде справочников по транзисторам.
Цифровой будильник на двоичных счетчиках
Выше был рассмотрен счетчик-делитель на 16 типа SN7493N (74LS93N). На этом типовом счетчике легко можно построить и десятичный счетчик, и счетчик по модулю 5 и 6, которые нужны для будильника. Если на входы сброса S2 и S4 подать сигналы А и С или В и С и если оба сигнала высокого уровня (положения 5 или 6), то произойдет сброс и счет начнется с начала.
В цифровых часах, управляемых частотой напряжения сети, прежде всего необходим делитель на 50, чтобы получить частоту 1 Гц. Его можно реализовать по схеме, показанной на рис. 4.53. Левый счетчик — это счетчик-делитель на 10. При значении счета 8 сигнал на выходе D имеет высокий уровень, а как только достигнется значение 10, сигнал будет иметь низкий уровень. Выход D соединен с входом тактовых сигналов 74 второго счетчика (на рис. 4.53 справа), который включен по схеме счетчика по модулю 5. Когда счет единиц доходит до значения 10, поступает импульс сброса и счетчик пятерок переходит в следующее положение. Когда счетчик единиц просчитает 5 импульсов (т. е. когда счетчик десятков перейдет в положение 5), поступит импульс сброса, который возвратит счетчик десятков в положение 0. Так отсчитывается 1 с. Сброс счетчика пятерок означает, что выход С из состояния логической 1 перешел в состояние 0. Этим же сигналом счетчик секунд можно перевести в следующее положение.
Для упражнения с условными обозначениями по системе МЭК та же схема еще раз приведена на рис. 4.53,6. Сравнивая две схемы между собой, приходим к выводу, что более ясного представления о работе счетчиков система условных изображений МЭК не дает. Со всей определенностью можно сказать, что условные изображения схемы на рис. 4.53, а воспринимаются легче.
Чем сложнее схема цифрового устройства, тем труднее интерпретировать условные изображения, описывающие ее специфические свойства. Хорошей иллюстрацией этому могут служить многочисленные дополнительные условные знаки на обозначениях микросхем 74LS190 на рис. 4.31,6. Облегчают чтение этой структурной схемы надписи у входов, обозначающие функциональные связи с другими входами и выходами. Без этой дополнительной информации пришлось бы долго разбираться в функциях схемы. Поэтому, как уже говорилось вы-
74LS9374LS9374LS9374LS93
74LS93
74LS93
74LS93
74LS93
6
Рис. 4.53. Делитель частоты сети 50 Гц на 50 — датчик секундных интервалова —схема; б — та же схема с условными обозначениями по системе МЭК.
ше, пользоваться условными обозначениями при вычерчивании схем следует сдержанно, в особенности обозначениями взаимо- зависимостей.
На логических схемах целесообразнее обозначать сигналы аббревиатурами, которые очень часто выражают значительно больше, чем обозначения взаимозависимостей между входами и выходами.
В ЭВМ взаимозависимости между блоками и узлами вписываются в программу, которая представляет собой набор указаний и команд, вводимых в ПЗУ. Выбор регистров с записью
*58
Рис. 4.54. Формирователь импульсов частотой 50 Гц.
функций, которые должны быть реализованы, осуществляется в результате интерпретации указаний, подлежащих выполнению в данный момент.
Обратимся теперь снова к цифровым часам. Мы видим, что счетчик секунд состоит из двух разрядов — разряда единиц и разряда десятков. Но в случае часов счетчик десятков должен быть сброшен по достижении числа 6. В этом положении выходы С и В должны получить сигнал высокого уровня.
Чтобы сброс на 0 происходил действительно в положении 6, указанные выходы должны быть соединены с входами сброса S2 и S4. Сигнал частотой 50 Гц, необходимый для управления делителем на 50, можно получить с помощью схемы, показанной на рис. 4.54. Исходный гармонический сигнал подается на транзистор И, который работает в режиме ограничителя, вследствие чего на его выходе сигнал имеет вид последовательности уплощенных импульсов. После ограничителя включен элемент И-НЕ, который формирует импульсы прямоугольной формы с крутыми фронтами.
Схема простого выпрямителя-стабилизатора для цифровых часов показана на рис. 4.55. Выпрямленное напряжение стаби-
Сбе ^одиод „ ,гСЕСГг^А-Д^Сбе ^одиод „ ,гСЕСГг^А-Д^Монтировать ла радиаторе из алюминия размерами ГО *6 см и толщиной 2 ммМонтировать ла радиаторе из алюминия размерами ГО *6 см и толщиной 2 ммLM7805KCМА 78O5-CDALM7805KCМА 78O5-CDAРис. 4.55. Выпрямитель-стабилизатор для цифровых часов (+5В).Рис. 4.55. Выпрямитель-стабилизатор для цифровых часов (+5В).
Сбе ^одиод „ ,г
СЕСГг^А-Д^
Сбе ^одиод „ ,г
СЕСГг^А-Д^
Монтировать ла радиаторе из алюминия размерами ГО *6 см и толщиной 2 мм
Монтировать ла радиаторе из алюминия размерами ГО *6 см и толщиной 2 мм
LM7805KC
МА 78O5-CDA
LM7805KC
МА 78O5-CDA
Рис. 4.55. Выпрямитель-стабилизатор для цифровых часов (+5В).
Рис. 4.55. Выпрямитель-стабилизатор для цифровых часов (+5В).
лизируется твердотельным стабилизатором, к выводам которого подключены два танталовых конденсатора. Напряжение на выходе стабилизатора равно +5В. Стабилизатор имеет внутреннюю защиту от перегрузок по току. В случае короткого замыкания ток ограничивается на заданном уровне, благодаря чему исключается опасность разрушения стабилизатора.
Счетчики минут и часов
Счетчик минут построен точно так же, как секундный. И здесь импульс сброса поступает от счетчика десятков, когда он достигает значения 6. А этого значения счетчик достигает именно по истечении 6ХЮ мин, т. е. каждый час. Счетчик часов должен считать до 24, после чего должен срабатывать импульс сброса, возвращающий его в положение 0. Структурная ■схема счетчика часовых интервалов приведена на рис. 4.56. По истечении 10 ч сбрасывается на 0 счетчик единиц. Он реализуется обычным образом. Когда счетчик часовых интервалов достигает 10, выходы D и В получают сигнал высокого уровня. Сигнал высокого уровня получают и оба входа элемента Al, вследствие чего на входе 01 появляется сигнал уровня L. Поскольку один из входов элемента 01 получил сигнал уровня L, по которому он реализует функцию ИЛИ-HE, на выходе уровень сигнала будет высоким. Этот сигнал поступает на входы
сброса S2 и S4 счетчика единиц, что приводит к сбросу счетчика в положение 0.
Аналогичное произойдет по окончании счета 20 ч. По истечении 24 ч тоже должен произойти сброс, но теперь уже не только на счетчике единиц, но и на счетчике десятков. Происхо дит следующее. В положении 24 выход С счетчика единиц по-
делитель на ГОделитель на ГОДелитель на 3Делитель на 3Рис. 4.56. Реализация 24-ч цикла цифровых часов.Возврат на 0 через 24 ч.Рис. 4.56. Реализация 24-ч цикла цифровых часов.Возврат на 0 через 24 ч.
делитель на ГО
делитель на ГО
Делитель на 3
Делитель на 3
Рис. 4.56. Реализация 24-ч цикла цифровых часов.
Возврат на 0 через 24 ч.
Рис. 4.56. Реализация 24-ч цикла цифровых часов.
Возврат на 0 через 24 ч.
лучает сигнал высокого уровня. Выход В счетчика десятков получил сигнал высокого уровня раньше, таким образом, оба входа элемента N2 имеют сигнал высокого уровня. Это приводит к появлению сигнала низкого уровня на входе 01 элемента ИЛИ-HE, вследствие чего на выходе схемы появляется сигнал высокого уровня. Поскольку оба входа сброса счетчика S2 и S4 получили сигнал высокого уровня, на счетчике единиц произойдет сброс. Но должен произойти еще сброс на счетчике десятков. Этот сброс происходит вследствие инвертирования выходных сигналов элементов N2 и N3, которые как сигналы высокого уровня поступают на входы сброса S2 и S4 счетчика десятков. Здесь процесс может быть реализован путем использования четырех элементов И-НЕ, содержащихся в микросхеме SN7400 (74LS00N).
Установка точного времени на цифровых часах
Простой и экономичный способ установки точного времени на цифровых часах состоит в ускорении счета времени, что достигается путем исключения из процесса отдельных каскадов схемы. Структурная схема реализации этого способа показана на рис. 4.57. В нормальном режиме выбирается нижний элемент И-НЕ (на схеме справа) и счетчик минутных единиц соединяется с предшествующим счетчиком десятков секунд. Когда нажимается кнопка, выбирается уже верхний элемент И-НЕ (^l), благодаря чему счетчик минут может управляться им-
Рис. 4.57. Установка времени на цифровых часах.
пульсами с частотой следования 50; 5; 1 и 0,1 Гц. Частота следования тактовых импульсов устанавливается многопозиционным переключателем положений. Чтобы ускорить ход часов, приближая показываемое время к требуемому, счетчик минут получает тактовые импульсы с частотой следования 50 Гц. По мере приближения показаний к требуемым частота тактовых импульсов постепенно уменьшается. Кнопка отпускается, и счетчик минут опять начинает управляться счетчиком десятков секунд.
Индикация времени светодиодами
Для вывода сигналов времени на цифровой индикатор используется дешифратор типа SN7447A (74LS47), к которому подключается индикатор на светодиодах. Для индикации минут и часов используются четыре дешифратора и четыре светодиода типа TIL303 (фирма Texas Instrument). Входы А, В, С
»5В
Рис. 4.58. Счетчик, дешифратор и цифровой индикатор.
и D дешифратора соединяются с соответствующими выходами (А, В, С и О) счетчиков. Выходы дешифраторов соединяются с катодами светодиодов. Схема дешифратора с подключенным индикатором на светодиодах рассмотрена в разд. 4.17. Схема соединения счетчиков, дешифраторов и цифровых индикаторов на светодиодах показана на рис. 4.58.
Электронный будильник
На рис. 4.59 приведена схема, которая позволяет в течение минуты удерживать замкнутым реле начиная с того момента времени, который устанавливается четырьмя 10-позиционными
Рис. 4.59. Схема электронного будильника.
Рис. 4.60. Схема электронного будильника, у которого один 4-входовый элемент И-НЕ заменен двумя элементами И-НЕ и двумя элементами ИЛИ-НЕ.
переключателями. В выбранный момент времени на контакты переключателей поступает сигнал низкого уровня, который отпирает подключенный р— п — р-транзистор. Следовательно, все четыре входа элемента И-НЕ (на схеме 7V1) получают сигнал высокого уровня, а на выходе сигнал имеет низкий уровень. Запирается транзистор Т5 и отпирается транзистор Тб. Срабатывает реле, которое включает зуммер или электрический звонок будильника ровно на 1 мин. Если параллельно включить второй 10-позиционный переключатель, то по желанию можно заставить будильник повторно подавать такой же сигнал через 5 или 10 мин.
На рис. 4.60 приведена другая схема будильника, в которой элемент N\ (И-НЕ) с четырьмя входами заменен двумя элементами И-НЕ и двумя ИЛИ-HE. Здесь интересна сама возможность такой замены. Выходы А и В второй схемы заведены на элемент N1. Когда на двух этих входах сигнал высокого уровня, то на выходе сигнал будет низкого уровня и он подается на элемент, реализующий функцию И-НЕ по низкому уровню. Если на выходе С уровень сигнала высокий и, кроме того, на выходах А и В уровень сигнала тоже высокий, то на обоих входах элемента N2 уровень сигнала низкий, а, значит, на выходе схемы уровень сигнала высокий. Сигнал подается на элемент А^З, реализующий функцию И-НЕ по высокому уровню. Поскольку к тому же сигнал высокого уровня существует на выходе D, что вызывает сигнал высокого уровня на обоих входах А;3, то на его выходе уровень сигнала будет низким.
Таким образом, сигнал низкого уровня на выходе А'З получается в случае, когда одновременно на выходы всех четырех транзисторов А, В, С и D поступает сигнал высокого уровня. Чтобы будильник зазвонил, уровень сигнала на входах двух элементов N1 и ^3 (2X2N2219) должен быть низким, что мы и видели, рассматривая работу схемы.
Если элемент N3 заменить элементом И-НЕ с тремя входами, то на третий вход можно подать сигнал частотой 1 Гц,
ол*
Глава 5
РЕГИСТРЫ
Введение
В цифровой электронике регистры используются для кратковременного запоминания многоразрядных двоичных чисел. Регистр может состоять как из одного, так и из нескольких триггеров. Счетчики, которые мы рассмотрели в гл. 4, в принципе тоже являются регистрами, потому что и они кратковремен- н хранят промежуточные результаты счета. В счетчиках триггеры соединены между собой так, что хранящаяся в них информация по команде тактового импульса может увеличиваться или уменьшаться на единицу в зависимости от того, совершается ли прямой или обратный счет (суммирование или вычитание) .
Предустановка счетчиков позволяет получать регистры с параллельным вводом и выводом информации. Очень часто эта возможность используется в логических схемах, где преобладают счетные функции. Если в такой схеме регистр должен выполнять и другие функции, то последние можно реализовать соответствующей предустановкой, не используя счетные функции. Вообще говоря, регистры состоят из триггеров — элементов памяти, к которым в зависимости от назначения подключаются дополнительные элементы, позволяющие реализовывать другие специальные функции. Если в регистре содержание памяти одного триггера передается на другой соседний триггер, то говорят о функции сдвига, а сам регистр называют сдвиговым регистром. Среди множества разных сдвиговых регистров различают регистры со сдвигом вправо и со сдвигом влево. Сдвиговые регистры принимают информацию последовательно. Если посылку в виде последовательной группы битов по командам тактовых импульсов подать на вход сдвигового регистра, то его можно загрузить несколькими операциями сдвига. Точно таким же образом информацию в результате нескольких операций сдвига можно вывести из регистра и использовать дальше.
Существуют разновидности сдвиговых регистров, допускающих или параллельный, или последовательный вход информации. Естественно, что и выводить информацию можно последовательно или параллельно. Имеются регистры, которые наряд;
с этими возможностями позволяют еще и сдвигать информацию и влево и вправо. Такие регистры называют универсальными сдвиговыми регистрами.
Регистры выпускаются не только в виде однословных триггеров, но и в виде сгруппированных многоразрядных блоков в одном корпусе — в виде так называемых регистровых файлов (Register files). Такой файл может состоять, например, из четырех регистров по 4 разряда в каждом (файл 4X4). К семейству файлов относятся регистры стекового типа FIFO и LIFO (first-in-first-out и last-in-first-out), порядок обработки бит в которых подчиняется правилам «первый на входе — первый на выходе» и «последний на входе—первый на выходе», т. е. это регистры с выводом информации в прямом и обратном направлениях. Информацию в них можно пакетировать в виде стеков, сохраняя ее последовательность при считывании или изменяя на обратную. Так, например, информация, введенная в регистр первой, при считывании может быть выведена также первой или последней.
Регистры с выводом информации в прямом коде служат удобным средством для согласования устройств записи, работающих в различном временном масштабе. Так, например, регистр можно использовать для согласования устройства записи на диск с устройством построчной печати. При этом вводить информацию в регистр из устройства записи можно со значительно большей скоростью, а выводить на печатающее устройство с намного меньшей скоростью для обеспечения возможности механической печати на бумаге. Примером использования регистра с выводом информации в обратном коде может служить ЗУ в микропроцессорах. Такой регистр позволяет удержать на определенное время в памяти адресованный байт и в нужный момент времени вывести его. Чтобы можно было вывести байт, находящийся в нижнем ряду стека, необходимо сначала вывести байты, расположенные выше.
Особую группу составляют регистры на триггерах с раздельным выбором. В таком регистре каждый отдельный триггер может выполнять свою специфическую функцию, получая информацию от самых разных источников. Так, например, часть информации регистра (несколько бит) может служить основной, или собственно информацией, а другая часть может использоваться в целях управления. Первая часть информации хранится в регистре долго, в то время как вторая может часто меняться, тем самым расширяя возможности манипулирования процессом управления.
Но в чем все-таки отличие регистра от накопительного, или запоминающего, устройства в полном смысле слова? Строго говоря, различия между ними нет, хотя в цифровой технике
его иногда и делают. Все запоминающие устройства и все регистры используются для записи и преобразования информации, имеющей вид многоразрядных двоичных чисел.
Одна группа элементов памяти может хранить информацию в течение долгого времени, другая служит только для ее кратковременного хранения. Элементы кратковременного хранения данных (оперативные ЗУ) используются в ЭВМ при обработке информации в счетчиковых модулях. Доступ к информации, хранимой этими элементами, должен быть прямым и быстрым. Эти ЗУ входят в качестве составных частей в центральный блок обработки ЭВМ. Функции регистров и их число в ЭВМ постоянны.
Другая группа элементов памяти сообщает ЭВМ, каким специфическим указаниям она должна следовать. Эти указания записаны в программе. В зависимости от назначения ЭВМ программа ее может содержать от нескольких сотен до нескольких тысяч указаний. Устройства записи (накопители), предназначенные для хранения программ, с которыми потребитель ЭВМ манипулировать не должен, называются ПЗУ (постоянные запоминающие устройства). Таким ЗУ может служить устройство записи и воспроизведения или (что обычно имеет место) устройство, способное только считывать информацию. В первом случае говорят об устройстве оперативной памяти с произвольным доступом — ОЗУ (RAM — Random Access Memory), во втором случае речь идет о постоянном запоминающем устройстве — ПЗУ (ROM — Read Only Memory). Если емкость ОЗУ данной ЭВМ недостаточна (количество регистров мало), то оперативную информацию, необходимую для работы машины, можно ввести и в устройство памяти с произвольным доступом. Устройство памяти в ЭВМ представляет собой отдельный блок. Разработчики ЭВМ предусматривают ЗУ с такой емкостью, которая им представляется необходимой для хранения программ и оперативной информации. В распоряжении проектировщиков цифровой аппаратуры имеется множество элементов памяти в виде ИС, обладающих самой разной емкостью. Укажем здесь, кстати, что для емкости ЗУ существует специальное условное обозначение.
Обычно ЗУ рассчитываются на хранение многоразрядных двоичных чисел, поэтому отобразить в виде десятичного числа весь объем информации бывает неудобно или даже затруднительно. В запоминающем устройстве емкостью 1000 байт (строго говоря, 1024 байт), имеющем 10 селектирующих линий, невозможно обеспечить выбор каждого из указанного числа байт. Для их обозначения используют десятичное число, которое сокращенно записывается как 1К. Условное обозначение ЗУ емкостью 1024 восьмиразрядных слов имеет вид ЗУ-1К8. Когда
говорят о ЗУ на 1 К, 4 К или 8К, то под этими обозначениями подразумевают элемент памяти в виде ИС, содержащий на одном кристалле соответственно 1024, 4096 или 8192 бит. При этом ширина блока памяти составляет 1 бит. Для получения блока памяти в один байт восемь таких ИС соединяются параллельно и образуют ЗУ на 1К8, 4К8 или 8К8.
Применение регистров
Всюду, где проводится обработка информации, ее необходимо длительно или кратковременно хранить. Как уже было сказано, в этих целях в качестве элементов памяти можно применять регистры. Кратко пояснить работу регистра в этой роли можно на нескольких конкретных примерах.
Один из наглядных примеров, который легко можно представить, — это применение одного или нескольких регистров для управления моделью железной дороги. Работой модели управляет ЭВМ, которая получает необходимые данные из ПЗУ, обрабатывает их и подготавливает указания, поступающие опять на исполнительные устройства модели. Как показано на рис. 5.1, для согласования ЭВМ с исполнительными устройствами модели используется управляющий регистр. Управляющий регистр и электронные управляющие устройства вырабатывают для каждого участка дороги ток привода локомотивов, управления стрелками и светофорами. Каждый бит в регистре несет свою функцию. Один бит управляет током привода локомотива, другой — током переключения стрелок, третий — током сигнальных ламп в светофорах. Если данный бит имеет значение логической 1, то в схеме под его влиянием что-то совершается, например локомотив получает ток привода, переключается стрелка или на лампу светофора подается напряжение. Если же данный бит соответствует логическому 0, то на работу схемы в данный момент он влияния не оказывает.
Движение локомотива, переключения стрелок и светофоров —• все это операции несравнимо более медленные, чем темп обработки информации в микропроцессоре. Так, например, чтобы локомотив двигался, ток привода должен равномерно подаваться на участок дороги в течение нескольких секунд. Разумеется, заставить машину ожидать окончания этой операции было бы крайним расточительством ее рабочего времени. Здесь как рас и находит применение регистр, которому на указанное время передается функция управления, а ЭВМ в это время продолжает свою работу, проводя, например, обработку информации для управления миганием светофоров на том же участке дороги. Разумеется, включение и выключение режима мигания сигнальных ламп тоже может быть функцией ЭВМ.
Рис, 5.1. Регистр для длительного хранения информации управления, посту-пающей от ЭВМ, в модели железной дороги.
а —схемам б и 6— способы обозначения групп сигнальных линий (шин данных).
В нашем примере использован восьмиразрядный регистр, который загружается необходимыми данными по команде IOW(L), поступающей с собирательной шины ЭВМ. Сигнал IOW — это короткий импульс, который подается на тактовый вход триггера в регистре. Если желательно загрузить несколько регистров, то сделать это можно последовательно, вводя информацию в один регистр за другим. Селектировать соответствующие указания в виде двоичных сигналов 1/0 может также ЭВМ.
На приведенной структурной схеме группы сигнальных линий обозначены в виде широких полосок со стрелками, которые показывают направление потока информации. Заметим попутно, что существуют два способа обозначения на схемах групп сигнальных линий. Оба способа показаны на рис. 5.1,6 и в.
Первый способ обозначения линий показан на рис. 5.1,6. Эти группы линий обозначены полосками, которые называют шинами данных. Стрелки на концах полосок указывают, является ли поток данных входящим или исходящим. Если потоки данных распространяются по шине в обе стороны, то стрелки проставляются с обеих сторон. Соединение шины с логической схемой и с центральной шиной (в качестве которой на нашей схеме служит шина данных) часто осуществляется с помощью устройств согласования, рассмотренных в гл. 1 этого тома.
Второй способ обозначения групп сигнальных линий показан на рис. 5.1, в. Видно, что группы линий обозначены одной линией с поперечными штрихами и цифрой у каждого штриха. Цифры указывают число проводов в данной группе, что очень удобно и экономно.
Очень часто оба способа обозначения используются совместно, при этом, например, один применяется для обозначения шин данных, а другой — для обозначения шин управляющих сигналов. Это показано на рис. 5.2. Такое использование условных обозначений позволяет лучше различать разнородные шины на одной структурной схеме.
Регистры ; микропроцессоре
Примером применения регистров может служить ЭВМ, структурная схема которой показана на рис. 5.2. Любая ЭВМ содержит арифметическое устройство, которое по командам выполняет различные математические или логические действия, например суммирование, вычитание, сравнение, реализует функции И, ИЛИ и т. д. До того как совершить какое-нибудь действие, вычислительный блок должен располагать входными данными. Эти данные заранее записаны в двух 8-разрядных ре-
гистрах, которые на схеме обозначены буквами А и В. Вычислительное устройство должно получить сведения от регистра команд о предстоящей обработке данных. Результат, полученный после обработки входных данных, поступает на регистр R. Информация регистра команд, а также данные регистров А, В
Рис. 5.2. Связи регистров с вычислительными устройствами и ЗУ.
Показан способ реализации двунаправленной линии связи, в которой используются синхронизуемые фронтом D-регистры с трехстабильными выходами.
и R на некоторое время вводятся в оперативную память, с тем чтобы полученный промежуточный результат можно было использовать при дальнейшей обработке. В ПЗУ программ содержится следующая команда, которая указывает микропроцессору, куда должен быть направлен полученный результат: в большой общий накопитель или на внутренний регистр микропроцессора, например А или В.
В программном ЗУ команды записаны двоичным кодом и расположены в последовательном ряду ячеек памяти. В ЗУ имеется внутренняя схема селекции, с помощью которой можно
выбрать желаемую ячейку. Для этого на входы селектирующей схемы в закодированном виде додается номер искомой ячейки памяти и по команде считывания на шину данных выводится код-указание, которое передается на регистр команд.
Контроль за очередностью ячеек памяти в программном ЗУ осуществляется с помощью программного счетчика, который представляет собой обычный двоичный счетчик с входами предустановки. Таким образом, и здесь мы опять имеем регистр, временно запоминающий очередность командных адресов в программном ЗУ. Далее имеются еще и одноразрядные регистры обслуживания (индексные регистры), которые могут дать сведения о состоянии регистра А, например находится ли он в состоянии 0 или произошел перенос и т. д. Эти регистры на структурной схеме не показаны.
Наконец, имеется, естественно, блок управления или счетчик, который определяет, в какой последовательности и в какие моменты времени должны совершаться операции по одной команде. Блок управления можно рассматривать и как регистр, потому что фактически он выполняет роль устройства памяти, хранящего указания о порядке процедур обработки.
Регистры могут соединяться с шиной данных или между собой двунаправленной линией передачи данных. Этот обмен данных также контролируется блоком управления. Шину данных здесь образуют группы из 8 или 16 параллельных проводников, соединенных с входами и выходами регистров и ЗУ. Регистр ни в коем случае не может получить информацию по шине или выдать информацию на шину без команды блока управления. Поэтому регистр относится к типу элементов памяти, которые принимают или отдают информацию на шину, когда активизируется их трехстабильный выход. До тех пор пока информация с регистра не требуется, его выход находится в неопределенном состоянии.
Счетчик очередности команд (счетчик программы), контролирующий адресацию ЗУ, может загружаться из регистра команд параллельно. Это обычно касается команд перехода, когда 16 разрядов кода передаются на счетчик очередности команд, так что очередная команда считывания происходит из самого адреса. Таким образом, речь здесь идет действительно о скачкообразном переходе к другой части программы или к подпрограмме. Подпрограмма представляет собой стандартную программу проведения характерных, часто совершаемых вычислений, например вычислений тригонометрических функций, извлечения корней, возведения в степень и др. Но это могут быть также программы организации связи с устройствами считывания с перфолент и построчной печати с дисковым накопителем.
Связь регистров между собой и с другими источниками данных
Как было установлено выше, для обмена информацией регистры должны быть связаны между собой и с другими источниками данных. Существуют различные способы организации этих связей. Приведем некоторые примеры.
На рис. 5.3 приведена структурная схема связи регистра С с регистрами А и В. Видно, что информация передается здесь в одном направлении, а именно от регистров Л и В к регистру С. На входе регистра С имеется селектирующее устройство, которое позволяет соединять входы ввода триггера в регистре С с выходами регистров А или В. Желаемый выбор дости-
Рис. 5.3. Соединение регистров раздельными шинами данных.
гается, когда на селектирующий вход регистра С подается сигнал низкого или высокого уровня.
Для обеспечения связи между регистрами А, В и С требуются две шины. Кроме того, в нашем конкретном случае регистр С для подключения двух шин должен иметь двойное число входных клемм. Эта необходимость двух шин данных и двойного числа соединительных точек на корпусе микросхемы является существенным недостатком такого способа организации связи между регистрами. Более благоприятным поэтому является способ организации связи с временным уплотнением.
Рис. 5.4, Способ связи с помощью временнбго уплотнения сигналов.
который при наличии даже одной шины позволяет передавать информацию в обоих направлениях. Естественно, что при этом упрощается монтаж и сокращается число используемых контактных точек. Достоинства такого способа особенно проявляются в случаях, когда имеется возможность комбинированно использовать входы и выходы микросхем, т. е. когда на комбинацию вход-выход требуется лишь один вывод микросхемы.
Рис. 5.5. Загрузка трех регистров по шине данных с помощью кнопочной панели.
Способ связи с временным уплотнением сигналов легко понять, пользуясь структурной схемой на рис. 5.4. В схеме использованы регистры, которые принимают информацию по команде тактового сигнала, поступающего от шины данных. Информацию можно передать и в обратном направлении — от регистров на шину данных. Для этого должны получить разрешение трехстабильные согласующие элементы, включенные между триггерами регистров и шиной данных. В случае использования одной общей шины данных одновременно связываться между собой могут только два регистра.
Если поток данных должен быть направлен от одного источника к трем раздельным регистрам, то его можно организовать с использованием одной шины данных между источником и этими тремя регистрами. И в таком случае используется способ связи с временным уплотнением сигналов. Этот способ иллюстрирует реальная схема, приведенная на рис. 5.5. Временное уплотнение здесь состоит в дистрибутивном характере выбора, что подробно будет рассмотрено в гл. 1 тома 3 настоящего курса. На схеме слева показана кнопочная панель, с помощью которой можно набрать код числа, например числа 9 в шестнадцатеричной системе счисления. Шифратор, включенный после кнопочной панели, преобразует код числа в посылки двоичного кода, а эта информация уже посылается на шину данных (4 линии). Идея здесь состоит в том, чтобы, используя временное уплотнение, загрузить регистры путем включения трех кнопок. Для упорядочения требуемой последовательности выбора в схеме предусмотрен двоичный счетчик, после которого включен дешифратор, преобразующий двоичный код в десятичный.
Импульсом сброса счетчик переводится в положение 0. Если на кнопочной панели набрать некоторое число, то счетчик перейдет в положение 1 и дешифратор выберет верхний регистр, который примет на себя поступившую информацию. Остальные регистры селектироваться не будут. Если теперь на кнопочной панели набрать следующее число, то счетчик перейдет в положение 2 и будет выбран средний регистр. При третьем положении кнопок счетчик снова прибавит единицу и будет выбран и загружен нижний регистр. Таким образом информация от единственного источника по единственной шине будет доставлена к трем регистрам. Выходы регистров тоже можно подключить к шине данных ЭВМ, благодаря чему набранную на кнопочной панели информацию можно использовать для дальнейшей обработки.
Другой пример более сложной системы связи по единственной шине данных приведен на рис. 5.6. По шине передаются не только сами данные, но и управляющие сигналы. В приведенном примере организацией обмена информацией управляет сам микропроцессор. До начала обмена информацией микропроцессор посылает по шине данных сигнал выбора режима. Для этого используется обычный командный сигнал с адресной частью, которая свидетельствует о том, что передается информация управления. Для этой цели можно использовать, например, адресный разряд А1. Если придать ему значение 1, то он будет нести информацию управления. Если же ему придать значение 0, то выходное устройство должно ждать потока данных. Таким образом сигнал управления вводит регистр в ре-
жим приема и выдачи информации, т. е. в режим обмена данными.
Какие для этого существуют возможности, указывает функциональная таблица на рис. 5.7,6. Информацию, поступающую извне или от микропроцессора, можно ввести в регистр, и он будет хранить ее до поступления запроса. Каким образом мож-
Рис. 5.6. Регистр типа D для асинхронной и синхронной связи шин данных.
но осуществить операцию записи информации и ее считывания, также указывает функциональная таблица. За исключением функции записи информацию можно передать с входа непосредственно на выход. В этом случае схема будет выполнять функцию или приемника, или передатчика. С помощью управляющего регистра можно даже добиться того, чтобы один из регистров схемы работал как приемник, а другой — как передатчик.
Использованные в регистрах D-триггеры показаны на рис. 5.7. Благодаря свойству прозрачности они пропускают на выход сигнал с входа, когда отперт трехстабильный элемент F. Непосредственная передача данных с шины В на шину А обес-
Разрешение 6(H)Разрешение 6(H)
Разрешение 6(H)
Разрешение 6(H)
Функциональная таблица (управление)
55АВСDGF1000170000011ООО♦О010100ОО1ООО010100АВСDGF1000170000011ООО♦О010100ОО1ООО010100Поток, даннь/хВыход: прозрачность.шина данных А ^шина данных. Вп выход1.триггер ■» шина данных ВпВыход:шина данных А -► триггерВход:шина данных В„-шина данных АВход:триггера шина данных АВход:шина данных Вп^ триггерПоток, даннь/хВыход: прозрачность.шина данных А ^шина данных. Вп выход1.триггер ■» шина данных ВпВыход:шина данных А -► триггерВход:шина данных В„-шина данных АВход:триггера шина данных АВход:шина данных Вп^ триггер
5
5
АВСDGF
100017
000001
1ООО♦О
010100
ОО1ООО
010100
АВСDGF
100017
000001
1ООО♦О
010100
ОО1ООО
010100
Поток, даннь/х
Выход: прозрачность.
шина данных А ^шина данных. Вп выход1.
триггер ■» шина данных Вп
Выход:
шина данных А -► триггер
Вход:
шина данных В„-шина данных А
Вход:
триггера шина данных А
Вход:
шина данных Вп^ триггер
Поток, даннь/х
Выход: прозрачность.
шина данных А ^шина данных. Вп выход1.
триггер ■» шина данных Вп
Выход:
шина данных А -► триггер
Вход:
шина данных В„-шина данных А
Вход:
триггера шина данных А
Вход:
шина данных Вп^ триггер
1=Н; 0=L
Рис. 5.7. Двунаправленный обмен данными с функцией памяти и без нее.а — структурная схема; б — функциональная таблица.
печивается с помощью трехстабильных элементов D и В. Для загрузки триггера данными с шины А должен быть отперт трехстабильный элемент А, а для загрузки данными с шины В должен быть отперт элемент D. Передача информации с выхода Q на шину А осуществляется через элемент С. Руководствуясь
данными функциональной таблицы, легко можно определить, .какие трехстабильные элементы должны быть активированы для реализации желаемых функций.
После того как по поступившему от микропроцессора сигналу выбора режима совершены операции управления, передача информации может производиться по командам ввода или .вывода, также поступающим от микропроцессора. Причем, как уже было сказано, для того чтобы управляемый регистр получил сообщение о том, что идет передача информации, адресный разряд должен быть очищен. Всеми описанными свойствами обладает регистр типа 8255А-5 фирмы Intel.
Последовательная межрегистровая
•передача информации
До сих пор мы исходили из того, что для передачи п-раз- фядного потока информации требуются п сигнальных линий, которые конструктивно можно выполнить в виде п-жильного ленточного провода. При передаче информации на большие .расстояния с помощью телефонных или телексных линий связи параллельный способ передачи оказывается очень дорогим.
#*ис. 5.8. Преобразование параллельного кода в последовательный для передачи данных по телефонной или телексной линии связи.
Поэтому в таких случаях, как правило, применяют способ последовательной передачи по одной линии, как в обычной телефонной и телексной связи. Для передачи потока цифровых данных по телефонным и телексным линиям разработаны специальные ИС, которые преобразуют поступающий на вход параллельный поток информации в последовательный (рис. 5.8}
Рис. 5.9. Преобразование последовательного кода в параллельный.
и, кроме того, добавляют в кодовые посылки стартовые и концевые биты, по которым на приемной стороне распознаются блоки данных.
Для преобразования параллельного потока данных в последовательный можно использовать сдвиговый регистр, как показано на рис. 5.9. Если команды сдвига подавать с передающей стороны на приемную по отдельной линии связи, то процесс передачи информации можно синхронизовать, обеспечивая оптимальные условия связи. Видно, что для передачи восьмиразрядного потока информации последовательным способом требуют-
ся всего три сигнальные линии (две раздельные для прямой передачи от передатчика к приемнику и одна общая обратная линия). Для передачи параллельным способом потребовалось бы минимум 10 линий.
При последовательной передаче возможно также вводить информацию в линии связи от различных источников. Это пока-
Рис. 5.10. Работа нескольких источников данных на единственную линию связи.
зано на рис. 5.10. Восьмиразрядные сдвиговые регистры имеют выход Qs с тремя устойчивыми состояниями, что позволяет легко согласовать регистр с линией связи. Если селектирующие сигналы подавать на тактирующий вход через логический элемент, то можно исключить сдвиг информации в неселектирован- ный регистр. На приведенной в качестве примера схеме показан также генератор импульсов—команд сдвига. Генератор состоит из очищающего элемента /VI, разрешающего триггера и восьмиразрядного счетчика. Чтобы подать команду на передачу данных, триггер получает разрешение нарастающим фронтом
очередного тактового импульса и вводится в состояние установки, а следующий тактовый импульс запускает счетчик. Счетчик отсчитывает восемь тактовых импульсов, после чего триггер разрешения сбрасывается. Полученные таким образом восемь импульсов подаются на тактовый вход регистра, вызывая восемь шагов сдвига, что в конце концов и дает последовательную кодовую посылку.
Регистры с адресуемым триггером
Регистр с адресуемым триггером уже упоминался во введении как особый регистр, который можно загружать раздельно путем предварительного выбора отдельных разрядов. Схема
Рис. 5.11. Применение регистра с адресуемыми разрядами.
такого регистра приведена на рис. 5.11. Видно, что один из четырех разрядов с помощью схемы селектирования можно выбрать и затем загрузить по входу логической 1 или 0. Вводимая информация и селектирующие сигналы передаются по одной группе линий связи, в которой две линии используются для управления, а третья — для передачи собственно информации.
В вычислительной технике эта возможность часто используется для передачи по одной шине кодовых посылок, содержащих и информационные, и управляющие сигналы. Возможностью адресации триггеров обладает, в частности, упомянутая в предыдущем разделе ИС 8255А-5. В этой ИС адресуются разряды регистра С.
Регистр FIFO
Регистры типа FIFO («первый на входе — первый на выходе») используются в основном в системах с асинхронной связью между элементарными схемами, обменивающимися информацией между собой. Во введении данной главы приводился пример связи устройства считывания с устройством построчной печати. Другой пример: связь с устройством, инерционность которого не допускает одновременной работы с быстродействующей ЭВМ (то же устройство построчной печати).
Решить проблему позволяют регистры прямого кода («первый на входе — первый на выходе»). Поступающая от ЭВМ информация вводится в сдвиговый регистр прямого кода (FIFO), после чего в требуемом темпе под управлением коммутатора выводится и в виде последовательных кодовых посылок передается по линии связи.
Простейшая схема стекового регистра прямого кода приведена на рис. 5.12. Видно, что схема состоит из 4 четырехразрядных регистров (4X4). Информация, вводимая в регистр слева, по командам тактовых импульсов передвигается вправо. Поданные команды сдвига подсчитываются счетчиком (на схеме вверху), благодаря чему при считывании информации становится известным, какая по порядку четверка разрядов была введена в регистр первой. После считывания информации с одного регистра показание счетчика уменьшается на единицу, т. е. он опять указывает первую четверку разрядов блока информации, которая на выход еще не прошла.
Стековый счетчик управляет дешифратором, который по полученным от него сигналам осуществляет выбор, так что при очередном опросе информация без задержки поступает к потребителю. Этот выбор осуществляется элементами с трехстабильным выходом, которые показаны в нижней части схемы.
Рис. 5.12. Регистр стекового (магазинного) типа FIFO («первый на входе — первый на выходе»).
Состояния регистров стекового типа FIFO характеризуются двумя сигналами-флагами: «загружен», «свободен». Эти сведения важны и для управления самим регистром, и для организации их совместной работы с источниками и потребителями информации, которые должны знать, вся ли информация считана с регистра. Такие сведения дают сигналы-флаги.
Регистры LIFO
Так называются регистры стекового типа с обратным порядком обработки информации («последний на входе — первый на выходе»). Этот специальный тип регистров применяется в вычислительной технике для кратковременного хранения неадресованной информации.
В микропроцессорной технике регистры такого типа называют стеками, которые, как и регистры FIFO, выдают сигналы-индикаторы состояния («флаги»). Флаг всегда указывает на последний по порядку разряд в стеке. В микропроцессорах регистры-стеки также используются для кратковременного хранения информации, поочередно участвующей в операциях переходов. Они же запоминают и обратный адрес, по которому на последующих этапах обработки может совершаться переход к начальной программе. Кроме того, существуют еще специальные команды, оперирующие с парами регистров, позволяющими ввести в стек неадресованные данные и потом вызывать их. Эти команды записываются в виде POP и PUSH.
Обычно в ОЗУ вычислительных машин резервируется место для размещения регистра-стека. Однако указатель стека находится в микропроцессоре. Такую архитектуру имеют однокристаллические микропроцессоры 8080, 8085А и 8086 фирмы Intel.
Параллельный 4- и 8-разрядный регистр
В номенклатуре изделий фирм-изготовителей микроэлектронной техники в последние годы выделилось несколько различных типов регистров, специально предназначенных для конкретных областей применения. Так, например, разработка и применение микропроцессоров с байтовой (8-битовой) организацией кодовых слов вызвали к жизни и сильно стимулировали разработку 8-разрядных регистров. Естественно, сильным толчком, способствовавшим разработкам регистров с большим числом триггеров на одном кристалле, послужила все возрастающая степень интеграции ИС. -
Кодовая организация большинства современных регистров строится по принципу 4 или 8 разрядов на корпус с двухрядным расположением выводов. Это регистры с непосредственным до-
ступом к входам и выходам с отдельными выводами на корпусе. Существуют также длинные регистры МОП-логики; их триггеры не имеют непосредственных выводов. Для доступа к хранимой в них информации предварительно должно совершиться перемещение блока данных, которые затем последовательно поступают на выход.
Регистры со сложными входами и выходами, как правило, содержат в одном корпусе 4 триггера. Регистры с простыми возможностями загрузки организуются по принципу 8 разрядов на корпус. Регистры со сложными входами — это, как правило, сдвиговые универсальные регистры, которые можно загружать и параллельно, и последовательно и которые дополнительно дают возможность сдвига разрядов вправо (от старших разрядов к младшим) или влево (от младших разрядов к старшим). Некоторые из универсальных регистров имеют трехстабильные выходы, непосредственно соединяющиеся с шинами данных.
Выше уже было сказано, что современная технология позволяет достигать очень большой степени интеграции логических элементов на одном кристалле. При этом, однако, необходимо обеспечить также возможность практического использования множества выводов на одном корпусе. Сложные схемы имеют очень много контактных точек, которые должны иметь свои выводы на корпусах микросхем. Поэтому наряду с разработками ИС большой степени интеграции (БИС) проводятся разработки конструкций корпусов с большим числом двухрядно расположенных выводов. На эти разработки большое стимулирующее влияние оказал прогресс в области микропроцессоров с полупроводниковыми ЗУ и периферийными устройствами. Круп- носерийность современного производства микропроцессоров позволила существенно удешевить и микросхемы в корпусах с двухрядным расположением выводов.
Регистры с выборкой по входу
Чтобы к входам регистров можно было подключать различные источники данных, разработаны специальные схемы. Одна из таких схем состоит из четырехразрядного регистра и подключенного к его входу мультиплексора (фрагмент этой схемы показан на рис. 5.13,а). К входам обоих элементов памяти на SRT-триггерах подключены элементы И-ИЛИ-НЕ, которые реализуют функцию выбора. Процесс выбора элементами И-ИЛИ-НЕ рассмотрен нами ранее в одном из разделов гл. 2. Из схемы видно, что сигналом выбора №5 (сокращение от слова «выборка») можно выбирать один из входов А или В. Входы А соединены с источником данных А, а входы В — с источником данных В. Если сигнал выбора имеет низкий уровень.
выбор
выходы
Выбор рантодые импульсы Т
WS
®-д О-в 0-с О- j>
L♦
Н*
XL
Al А2 АЗ А4 В1 В2 ВЗ ВЧ Оло Q-BO Осо O-DO
X-неопределенное состояние йд0- прежнее содержание О.Л
Функциональная таблицаФункциональная таблицаРис. 5.13. Фрагмент четырехразрядного регистра с входной селекцией в мик-росхеме 74LS399.
Функциональная таблица
Функциональная таблица
а — схема; б — функциональная таблица.
то на нижних входах элементов ЛП и W3 оказывается сигнал высокого уровня, а на нижних входах элементов N2 и N4 — низкого уровня. Поскольку нижние входы элементов ЛИ и N3 получили сигнал высокого уровня, то с выходов элемента И разряд, поступивший от источника данных А, будет передан дальше. В то же время элементы N2 и N4 заблокируют информацию, поступившую от источника В, потому что, как это известно из таблицы истинности элемента И, всегда при низком уровне сигнала на одном из входов уровень сигнала на выходе будет низким. Если теперь уровень сигнала выбора станет высоким, то запоминающие триггеры в регистре соединятся с источником В, а источник А отключится. Элементы ИЛИ-HE, следуя за сигналами выбранных входов, инвертируют их, после чего их можно подать непосредственно на вход сброса триггера. Перед входом S сигнал еще раз инвертируется, что видно из схемы. Регистры этого типа, рассчитанные на длину кодового
слова в 4 бит, содержатся в микросхемах ТТЛ (микросхемы 74LS398 и 74LS399). Выходы Q и Q этих микросхем имеют на корпусах отдельные выводы.
Еще раз взглянув на функциональную таблицу, убеждаемся, что сигналом WS можно действительно осуществить выбор источника, информация которого вводится в триггер на нарастающем фронте тактовых импульсов. Если тактовый импульс имеет низкий уровень, то состояние сигнала выбора безразлично. В этой ситуации триггеры принять поступающую информацию не могут.
Регистры с разрешающим входом и трехстабильным выходом
Фрагмент схемы такого регистра показан на рис. 5.14. Элементами памяти в нем служат синхронизуемые фронтом D-триггеры. На входе каждого триггера имеется элемент И-ИЛИ, который позволяет выбирать либо выходы D-триггера, либо его информационные входы. Процесс выбора проходит здесь так же, как в предыдущем случае, но с тем отличием, что выбор обращен не на внешние источники, а на выход самого триггера. Построенная по такому принципу схема называется схемой рециркуляции.
Чтобы осуществить выбор источника информации, уровень сигнала на обоих входах разрешающего элемента N2 должен быть низким. Если после выбора подать тактовый импульс, триггеры примут поданную на входы информацию на себя (сигнал 1 или 0). Если сигнал высокого уровня будет только на одном разрешающем входе, внешний источник информации к регистру подключаться не будет, а триггеры при поступлении очередного тактового импульса примут на себя информацию со своих же выходов (это и есть рециркуляция.)
Интересная особенность схемы состоит еще и в том, что, если выбор нежелателен, тактовый импульс не обязательно должен быть подавлен. Этим схема отличается от приведенной на рис. 5.13. Здесь тактовые импульсы необходимы лишь тогда, когда информация должна быть получена от внешних источников А и В.
Регистр на рис. 5.14, а имеет трехстабильные выходы (3S), т. е. выходные триггеры могут принимать неопределенное состояние. Поэтому такие регистры могут использоваться в цепях согласования с шиной данных. Это справедливо не только в отношении выходов, но и входов, так как с помощью разрешающего входа входные цепи тоже могут быть согласованы с шиной данных. Регистры в схеме на рис. 5.14 имеются в номенклатуре ТТЛ; к ним относятся ИС SN74173 и 74LS173.
■На остальные триггеры
Функциональная таблица
Входы
Выход
Очистка
Тайговые импульсы
Разрешение
Данные
D
а.
G1
G2
Н
X
X
X
X
0
L
L
X
X
X
Ор
L
К
н
X
X
Ср
L
♦
X
н
X
йо
L
4
L
L
ско
0(0
L
1
L
L
КН)
КН)
Когда на выходах Мили N (или обоих) одновременно уровень Н, выход принимает неопределенное, состояние
Рве, 5.14. Фрагмент регистра с входом разрешения ввода данных и трех-стабильным выходом (SN74173/74LS173).
а — схема; б — функциональная таблица.
Все сказанное в отношении этих регистров подтверждается функциональной таблицей, за исключением трехстабильных выходов, которые ею не учтены. Выход оказывается в неопределенном состоянии в случаях, когда сигнал высокого уровня появляется на входе М или N или на обоих одновременно. Если подать сигнал высокого уровня на вход очистки, то триггеры регистра возвращаются в положение 0.
Восьмиразрядный регистр с трехстабильными выходами и тактируемым выбором
Регистры этого типа предназначены для согласования периферийных устройств с шиной данных микропроцессоров. В ЭВМ шины данных используются для обмена информацией между ЗУ и вычислительными логическими блоками, а также между ЗУ и периферийными устройствами. Для связи с периферийными устройствами используются описанные выше 8-раз- рядные регистры, которые в качестве буферных ЗУ позволяют запоминать информацию, выдаваемую ЭВМ на короткое время. Затем по мере надобности они предоставляют ее в распоряжение внешнего потребителя. Прежде всего это касается команд ввода и вывода информации. На время действия этих команд (интервалы времени очень коротки) шина данных используется только для такой цели.
Рассмотрим, например, команду на вывод информации. Вс время исполнения этой команды ЭВМ вырабатывает сигнал, согласно которому шина данных будет содержать готовый- к выдаче блок данных. Может случиться так, что потребитель в данный момент не готов принять эту информацию. Тут и приходит на помощь регистр буферного ЗУ, который по команде- ЭВМ записывает информацию и, чтобы она не оказалась утерянной, временно хранит ее до востребования. Для записи информации с шины данных особенно удобны 8-разрядные регистры на прозрачных или синхронизуемых фронтом D-триггерах, а также на триггерах с трехстабильными выходами.
Трехразрядный регистр на триггерах в режиме прозрачности показан на рис. 5.15. Известно, что у триггеров сигналы на выходе повторяют входные сигналы до тех пор, пока на разрешающем входе или входе очистки существует сигнал высокого уровня. Если уровень сигнала на разрешающем входе становится низким, триггер принимает информацию с шины данных на спадающем фронте импульса и, зафиксировав поступающую- информацию, переходит в состояние блокировки. Чтобы вывести из триггера эту информацию, надо трехстабильные выходы привести в такое состояние, при котором уровень сигнала на управляющем входе станет низким. Триггер Шмитта на управляющем входе исключает случайное переключение триггера и повышает порог чувствительности к помехам.
Известны и другие регистры, в которых использованы D-триггеры, синхронизуемые фронтом. Они не прозрачны. Информация с шины данных вводится в триггеры в момент перехода сигнала от низкого уровня к высокому. Функциональные таблицы для обоих упомянутых 8-разрядных регистров ТТЛ приведены на рис. 5.15: регистр 74LS373 прозрачный на D-триг-
герах; регистр 74LS374 синхронизуется фронтом. Оба регистра конструктивно выполнены в корпусах с двухрядным расположением выводов.
Функциональная таблица 74LS373Функциональная таблица 74LS373Управление выгодамиРазрешениеGВВь/сгодLНннLНLLLLX&оНXXZУправление выгодамиРазрешениеGВВь/сгодLНннLНLLLLX&оНXXZООвправление выгодамиТакгобые импульсыВбылоеL+нНL1LLLLX^0НXXZвправление выгодамиТакгобые импульсыВбылоеL+нНL1LLLLX^0НXXZФункциональная таблица 7473374Функциональная таблица 7473374X- неопределенное состояниеZ-неопределенное состояние 6 в0- прежнее содержание 6.X- неопределенное состояниеZ-неопределенное состояние 6 в0- прежнее содержание 6.
Функциональная таблица 74LS373
Функциональная таблица 74LS373
Управление выгодами
Разрешение
G
В
Вь/сгод
L
Н
н
н
L
Н
L
L
L
L
X
&о
Н
X
X
Z
Управление выгодами
Разрешение
G
В
Вь/сгод
L
Н
н
н
L
Н
L
L
L
L
X
&о
Н
X
X
Z
О
О
вправление выгодами
Такгобые импульсы
В
былое
L
+
н
Н
L
1
L
L
L
L
X
^0
Н
X
X
Z
вправление выгодами
Такгобые импульсы
В
былое
L
+
н
Н
L
1
L
L
L
L
X
^0
Н
X
X
Z
Функциональная таблица 7473374
Функциональная таблица 7473374
X- неопределенное состояние
Z-неопределенное состояние 6 в0- прежнее содержание 6.
X- неопределенное состояние
Z-неопределенное состояние 6 в0- прежнее содержание 6.
Рис. 5.15. Фрагмент 8-разрядного регистра с трехстабильными выходами(74LS373 и 74LS374).
а — схема; б — функциональная таблица для регистра 74LS373, синхронизуемого уровнем;в — функциональная таблица для регистра 74LS374, синхронизуемого фронтом.
Сдвиговые регистры
Если выходы Q и Q нескольких SRT-триггеров соединить с входами сброса и установки следующих триггеров, то в момент появления тактового импульса информация в триггере сдвинется на один разряд. Схема такого регистра на 3 бит приведена на рис. 5.16, а. Видно, что регистр А может принять информацию извне, триггер В обращен на выход триггера А, а триггер С соответственно обращен к выходу триггера В. Допустим, что на вход триггера А подан сигнал низкого уровняв момент, когда на входе В был сигнал низкого уровня, а на входе С был сигнал высокого уровня. Если теперь подать тактовый импульс, то во время нарастания фронта в триггерах произойдет такой сдвиг информации: триггер А примет сигнал- низкого уровня с информационного входа, триггер В примет на себя содержание триггера А, триггер С примет содержание триггера В и т. д. Таким образом информация регистра действительно сместится на один разряд вправо. Если бы входы- установки и сброса триггера С были соединены с внешним источником информации, входы триггера В с выходами триггера' С и входы триггера А с выходами триггера В, то тогда информация передвинулась бы на один разряд влево. Если перед входами триггеров установить соответствующие ИС, то сдвиг информации в регистре вправо или влево можно создавать по- командам извне. Это будет показано ниже.
Заметим здесь, что последовательный вход в результате- сдвига влево окажется с правой стороны регистра. В случае, показанном на схеме, это входы сброса и установки триггера С.
На временной диаграмме на рис. 5.16 видно, как происходит сдвиг информации под действием нескольких сдвиговых импульсов. Каждый импульс сдвигает информацию на один разряд вправо. Одновременно с помощью сигнала очистки триггеры можно перевести в состояние 0. Последовательный вход выполнен по схеме элемента И-НЕ, с помощью которого можно прекратить поток данных к регистру. Для этого можно, например, сделать низким уровень сигнала на входе В, когда данные- подаются на вход А. Так обычно поступают при воспроизведении, когда подаваемый поток данных не дополняется новой информацией. В этой ситуации регистр со стороны А всегда загружается нулями.
Интересно сопоставить сдвиговый регистр со счетчиком- Джонсона, описанным в предыдущей главе. В счетчике Джонсона несколько JK-триггеров соединяются между собой точно- так, как SRT-триггеры в рассмотренном здесь сдвиговом регистре. Разница лишь в том, что в счетчике Джансона вход триг-
Очистка
Последа - Г^ батель- иыебхоЭых □
Тактобле umt/льсы т
Рис. 5.16. Фрагмент 8-разрядного сдвигового регистра типа SN74164/74LS164.
а —схема; б —временная диаграмма.
гера Л постоянно соединен с выходом Q последнего триггера. Единица, введенная сдвигом в последний триггер, при очеред- иом сдвиге заменится нулем, введенным в триггер Л. Таким образом, счетчик будет попеременно загружаться группами «единиц и нулей, что свойственно режиму счета, описываемому таблицей состояний. Такой же счетчик можно получить, если
вход А сдвигового регистра соединить с выходом Q его последнего триггера. Однако в таком регистре нет схемы проверки кода, которая есть в счетчике Джонсона.
Каскадирование сдвиговых регистров
На практике сдвиговые регистры в двухрядных корпусах часто соединяются между собой по каскадной схеме, что позволяет вводить в них информацию удлиненными кодовыми словами. Такое каскадирование легко реализовать по схеме, показанной на рис. 5.17. Выход Q последнего триггера предшествую
щего регистра (Qh) соединяется последовательно с входом следующего регистра, и таких каскадов делают столько, сколько нужно получить разрядов в удлиненном кодовом слове. В процессе сдвига все регистры управляются одним и тем же тактовым импульсом. В нашем примере (рис. 5.17) это тактовый импульс То.
В сдвиговых регистрах с трехстабильным выходом выход Q последнего триггера обычно выводится из микросхемы наружу и используется как выход при каскадировании регистров. Для этой цели можно также использовать трехстабильный выход последнего предшествующего триггера, но для этого он должен быть освобожден специально для передачи информации. Если сдвиговый регистр связан с системой шин, то использование для каскадирования трехстабильного выхода может вызвать определенные трудности. Именно поэтому, т. е. для каскадирования, корпуса регистров имеют специальный последовательный выход.
Сдвиговые регистры с последовательными и параллельными входами и выходами
Можно себе представить множество разных логических устройств, в которых сдвиговые регистры должны иметь не только последовательные вход и выход, но и параллельные входы и выходы для ввода и вывода информации. Такими логическими устройствами могут быть, например, преобразователи параллельных кодовых посылок в последовательные и наоборот. Очень часто бывает необходимо вывести из накопительного устройства целый байт, а несколько бит, выделенных с помощью маски, ввести в сдвиговый регистр. Такой режим работы сдвигового регистра подробно будет рассмотрен в гл. 2 тома 3 настоящего курса.
Четырехразрядный регистр с последовательным и параллельным вводом и выводом информации показан на рис. 5.18. С помощью этого регистра (микросхема 74LS295B), рассчитанного в основном на сдвиг информации вправо, можно также реализовать и сдвиг влево. Этого можно добиться особой организацией внешних соединений. Внимательно рассматривая схему, можно увидеть, что триггеры регистра связаны между собой мультиплексором на логических элементах И-ИЛИ-НЕ. С помощью управляющих входов элементов А'З и АЛ триггеры можно загружать параллельно. Когда на управляющих входах элементов 01 и 02 уровень сигнала высокий, они, реализуя функцию ИЛИ-HE, передают поступившую параллельную информацию дальше на триггеры. При параллельном вводе это осуществляется, когда на входе выбора режима уровень сигнала высокий. Регистр принимает параллельную информацию на спадающем фронте тактового импульса. Чтобы обеспечить сдвиг, триггеры соединяются последовательно с помощью логических элементов И, обозначенных на схеме АЛ и N2. Если управляющие входы элементов И получают сигнал уровня Н, вход триггера Л соединяется с последовательным входом регистра, вход триггера В соединяется с выходом триггера Л и т. д.
Чтобы триггеры при необходимости можно было подключать к шине данных, они имеют трехстабильный выход. Показанный на схеме регистр можно использовать для сдвига информации и влево и вправо. Для этого выход QB соединяется с параллельным входом триггера Л, выход Qc — с параллельным входом триггера В и т. д. При этом осуществить параллельный ввод уже невозможно. При высоком уровне сигнала на управляющем входе регистра сдвиг получается влево, а при низком — вправо. Естественно, что для получения желаемых соединений уровень сигнала на трехстабильном управляющем входе в этой ситуации должен быть Н.
Функциональная таблица
&соды
Выходы
Выбор режима управления
Тактовые ил- пульсы
Последователь Кб/и вход
Параллельные входы
0-А®-6 ^С 0-D
abed
н н
L
L
н
1
н
t
X X X X н L
X X X X abed 6iB Q-c Q-B а X X X X X X X X X X X X
®*АО°-SO ®-СО ^-DO
abed ^-Вл^Сл®~оп^
®-АО^80^CQ^Z>0
^^-АпО-ВлО-Сл
LG-Ал ^8п&Сл
б
Рис. 5.18. Фрагмент сдвигового регистра 74LS295B.
а — схема; б — функциональная таблица. Показаны только два триггера.
Показанный на рис. 5.18 регистр собран на микросхеме ТТЛ типа 74LS295B. Из функциональной таблицы видно, что поступающая на вход параллельная информация вводится в регистр при низком уровне сигнала на управляющем входе в момент спада тактового импульса. Когда уровень сигнала на управляю-
щем входе становится высоким, происходит сдвиг влево, если для этого подготовлены соединения. И здесь сдвиг происходит на спадающем фронте тактового импульса. Для сдвига вправо триггер А при уровне сигнала Н на последовательном входе принимает значение 1, и соответственно, когда уровень сигнала на последовательном входе становится низким, принимает значение 0. Для сдвига влево последовательным входом служит вход d.
8-разрядный универсальный сдвиговый регистр с трехстабильными выходами
Восьмиразрядный универсальный (с последовательным и параллельным вводом и выводом) сдвиговый регистр с трехстабильными выходами выпускается в виде микросхемы ТТЛ в корпусе с двухрядными выводами; его обозначение 74LS299*. Фрагмент этого регистра показан на рис. 5.19; а. Триггеры соединены между собой селектором на элементах И-ИЛИ, который одновременно управляет параллельным вводом данных в триггеры. Для выбора используются два сигнала, S0 и S1, позволяющие осуществлять селекцию 1 из 4. На схеме можно различить 4 отдельные функциональные части: схему выбора данных (в верху рисунка), устройство памяти на триггерах (в середине) и буферный элемент согласования с трехстабильными выходами (внизу). Используемые здесь триггеры — это триггеры, синхронизуемые фронтом. Четыре селектора, приходящиеся на каждый триггер (обозначаемые номерами от 0 до 3), позволяют под управлением сигналов с входов выбора режима S0 и S1 (на схеме вверху) получать различные варианты соединений; эти сигналы подаются на селектирующие элементы, которые дают разрешение только одному элементу И из группы выбираемых. Допустим для примера, что сигналы S0 и S1 на входах имеют низкий уровень (L), тогда сигналы S0 и S1 получат уровень Н, а это означает, что элементу И (он обозначен цифрой 3) разрешается передача информации дальше. Третьи входы элементов И соединяются с выходами Q триггеров. Если на управляющие входы триггеров подать тактовый импульс, то триггеры будут продолжать удерживать введенную в них информацию. Этот процесс, как уже говорилось, называется рециркуляцией.
В режиме, когда SO — H, a S1=L, уровень Н получают только два элемента И (они обозначены цифрой 0). На этих элементах активными являются сигналы S0 и S1. Третий вход окажется последовательным входом сдвига вправо. Для триг-
гера А вводимой будет информация, поступающая извне, а для триггера В — информация, поступающая с выхода триггера А (выход Qz). Если теперь подать тактовый импульс, то триггер В примет информацию с триггера А, а триггер А загрузится информацией (0 или 1), которая поступит извне через последовательный вход 57? (на схеме слева). С последовательного выхода Qbs можно получить бит (В), сдвинутый вправо. Таким образом, в результате описанного процесса информация в регистре будет сдвинута на один разряд вправо, а триггер А загрузится информацией, поступившей извне.
Если с помощью сигналов 50=В, Sl — Н выбрать элементы под номером 1, то информация будет сдвинута влево. Теперь уже триггер В примет информацию извне с входа SL (на схеме справа), а триггер А примет информацию с триггера В. Если, наконец, выбрать элементы, обозначенные цифрой 2, то тогда параллельные входы регистра (обозначенные я и Ь) соединятся с входами D триггеров, благодаря чему регистр по команде тактового импульса будет загружаться параллельно. Элементы согласования с трехстабильными выходами при этом должны находиться в неопределенном состоянии, в результате выходы Q триггеров оказываются заблокированными. Выводы g/Qa и b]QB (на схеме внизу) двунаправленные, т. е. через них параллельная информация может и вводиться и выводиться.
Если трехстабильные выходы перевести в рабочее положение, то на указанные выводы поступит информация с выходов Qa и Qb, которую по желанию можно использовать для дальнейшей обработки. При вводе информации элементы согласования с трехстабильными выходами переводятся в неопределенное положение. Линии данных можно использовать для подачи информации на регистр через входной селектор. Все сказанное здесь о работе регистров сдвига можно проиллюстрировать с помощью функциональной таблицы. Такая таблица для микросхемы 74LS299 приведена на рис. 5.19,6.
Режимы очистки и удержания, по-видимому, подробных пояснений не требуют. В первом режиме триггеры очищаются, в режиме удержания информация регистра не изменяется (рециркуляция). При сдвиге вправо триггер А принимает информацию с последовательного входа SR, при сдвиге влево с этого же входа информацию принимает триггер В. При параллельной загрузке триггеры принимают информацию с параллельных входов a — h.
Описанный регистр обычно используется как накопитель данных в микропроцессорах. Сдвиги вправо или влево совершаются соответственно по командам rotate right и rotate left. Параллельная загрузка регистра совершается по специальным командам (MOVE), по которым вводимая информация подается
от внутренней шины данных микропроцессора. При воспроизведении положение трехстабильных выходов неопределенное.
Описанные универсальные регистры можно применять для обработки (записи и хранения) информации со значительно большим числом разрядов. Это достигается путем каскадного соединения нескольких таких регистров. Тогда для сдвига влево последовательные входы данного разряда соединяются с выходами Qas следующего разряда, а для сдвига вправо те же входы соединяются с выходами Qhs предыдущего разряда.
SfSf8080
Sf
Sf
80
80
Финкционалбная таблица
Режим
Входы
Входы/Выходы
Выходы
Очистка
Выбор функций
Управление Выходами
Тактовые импульсы
Последовательные импульсы SL SR
а/ Ga
Ы
Qb
с/ Qc
d! Go
e/ Qe
fl
Qe
g/ Qg
hl Qh
Qas
Qhs
Si So
Gi Ga
Очистка
L
X L
L L
X
X X
0
0
0
0
0
0
0
0
0
0
L
L X
L L
X
X X
0
0
0
0
0
0
0
0
0
0
Удержа-
н
L L
L L
X
X X
Qao
Qbo
Qco
Goo
Qeo
Qeo
Ogo
Oho
Одо
Оно
ние
н
X X
L L
L
X X
Qad
Qbo
Qco
Goo
Qeo
Qeo
Ogo
Oho
Одо
Quo
Сдвиг
н
L H
L L
t
X 1
1
Qad
Овл
Qcn
Qon
Qen
Ofn
Qon
1
Qcn
Вправо
н
L H
L L
t
X 0
0
Оап
Qen
Qcn
Qon
Qen
Qen
Qcn
0
Qcn
Сдвиг
н
H I
L L
T
1 X
Qfln
Qcn
Qon
Qen
Qen
Qcn
Own
1
Овп
1
влево
н
H L
L L
t
0 X
Qen
Qcn
Oon
Qen
Qen
QGh
Онп
0
Обп
0
Таерузка
н
H H
X X
T
X X
a
b
c
d
e
f
g
h
a
b
х-неопределенное состояние0Ап-состояние о начала обработ-
\-переход тактовых импульсов 6состояние НПК аанньтзс. (собиг)
Оу, состояние до начало, обработки данных (савиеа нет)
5
Рис. 5.19. Фрагмент 4Х4-регистрового файла 74LS299.
а‘-схема, б — функциональная таблица. Показаны только 2 триггера из 8, имеющихся в микросхеме.
Группы регистров в корпусе с двухрядными выводами
До сих пор мы рассматривали простые регистры для записи небольшого (от 1 до 8) числа бит, которые допускают и последовательный, и параллельный ввод информации и по команде тактовых импульсов могут сдвигать информацию влево или вправо. Если емкость памяти ЗУ должна быть увеличена, то несколько регистров описанного типа соединяются последовательно или параллельно в группы, доступ к которым для записи и считывания обеспечивается с помощью селекторов.
В семействе микросхем ТТЛ имеется микросхема 74LS670, содержащая четыре таких регистра с необходимыми селекторами. Фрагмент схемы группового универсального регистра 4X4 показан на рис. 5.20, а. В регистре использованы D-триггеры, которые принимают информацию на нарастающих фронтах импульсов разрешения. Рассматривая на рис. 5.20, а схему селектора в регистре (слева внизу), можно увидеть, что ряд 1 (по вертикали) выбирается в случае, когда сигналы на входах Wb и Wa имеют уровень L и одновременно уровень L имеет сигнал на входе разрешения записи Gw. Затем сигнал уровня Н получают выходы элементов /1 и N2, вследствие чего селектируется ряд 0. Остальные ряды не селектируются, потому что уровень сигнала на одном из входов элементов И (обозначен буквой G) в цепях триггеров низкий. При других двоичных комбинациях на селектирующих входах Wb и Wa будут селектироваться другие ряды, что также видно из функциональной таблицы (рис. 5.20,6).
Для вывода информации используется селектор, изображенный на рис. 5.20, а в правой части схемы. Четыре элемента И-ИЛИ-НЕ под управлением сигналов Ra и Rb выбирают один из четырех рядов, а выход получает разрешение, когда уровень сигнала Gr становится низким. Соотношение между двоичной информацией, подаваемой на селектирующие входы RA и Rb, и информацией, получаемой после селекции ряда, можно установить по функциональной таблице для режима считывания (рис. 5.20,в). До тех пор пока на входе разрешения GR сигнал имеет уровень L, информация данного файла регистров будет передаваться на вход. Как только уровень сигнала на разрешающем входе становится высоким, сигнал на выходах считывания будет неопределенным.
Регистры с адресуемыми триггерами 74LS259
Регистр ТТЛ с адресуемыми триггерами представлен микросхемой SN74259 (74LS259). Его выводы, функциональная таблица и таблица кодирования адресов приведены на рис. 5.21.
На остальные триегерыНа остальные триегерыВыбор записи. Bbibop считывания Функциональная таблица (запись)Выбор записи. Bbibop считывания Функциональная таблица (запись)
На остальные триегеры
На остальные триегеры
Выбор записи. Bbibop считывания Функциональная таблица (запись)
Выбор записи. Bbibop считывания Функциональная таблица (запись)
Входы записи
Слово
WB
^А
^ю
0
1
2
3
L
L
L
C-D
Qo
Go
Go
L
Н
L
Go
Q.=-D
Go
Go
Н
L
L
Со
Go
Q-D
Go
Н
Н
L
go
Go
Go
Q = D
L
L
В
Go
Go
Go
Go
G=D означает, что на выходе повторяется сигналы входа D„
Qo-уровень на выходе 6 до манипуляции данными
Функциональная таблица (считывание)
входы считывания
Выходы
RB
Ra
Q«
^1
^2
6-3
Gy
L
L
L
W0B1
W0B2
W0B3
W0B4
L
H
L
W1B1
W1B2
W1B3
W1B4
H
L
L
W2B1
W2B2
WZB3
W2BU
H
H
L
W381
W3B2
W3B3
W3B4
X
X
H
z
Z
z
L
Х-неолределенное состояние Z-неопределенное состояние W0B1- первый бит слова О
Рис. 5.20. Фрагмент 4Х4-регистрового файла 74LS670.
а — схема; б — функциональная таблица для режима записи; в—функциональная таблица для режима воспроизведения. Показано состояние схемы при воспроизведении двух кодовых слов по 4 бит, всего же в микросхеме 74LS670 записано 4 слова по 4 бит.
Функциональная таблицаФункциональная таблицавходыВыход адресованного триггераДругие выходыФункцииОчистка бНLННLZLвЛ &iO В Lв.о C-to L LАдресуемый триггер НакопительS-линейный демультиплексор ОчисткавходыВыход адресованного триггераДругие выходыФункцииОчистка бНLННLZLвЛ &iO В Lв.о C-to L LАдресуемый триггер НакопительS-линейный демультиплексор ОчисткаК-!; L-0В- уровень на входе данных ( О или f)Q_l0-уровень на выходе ^ЬО, 1,...Д после выбора) до манипуляции данными I6К-!; L-0В- уровень на входе данных ( О или f)Q_l0-уровень на выходе ^ЬО, 1,...Д после выбора) до манипуляции данными I6
Функциональная таблица
Функциональная таблица
входы
Выход адресованного триггера
Другие выходы
Функции
Очистка б
НL
НН
LZ
Lв
Л &iO В L
в.о C-to L L
Адресуемый триггер Накопитель
S-линейный демультиплексор Очистка
входы
Выход адресованного триггера
Другие выходы
Функции
Очистка б
НL
НН
LZ
Lв
Л &iO В L
в.о C-to L L
Адресуемый триггер Накопитель
S-линейный демультиплексор Очистка
К-!; L-0
В- уровень на входе данных ( О или f)
Q_l0-уровень на выходе ^ЬО, 1,...Д после выбора) до манипуляции данными I
6
К-!; L-0
В- уровень на входе данных ( О или f)
Q_l0-уровень на выходе ^ЬО, 1,...Д после выбора) до манипуляции данными I
6
Рис. 5.21. а — выводы регистра с адресуемыми триггерами(SN74259/74LS259); б — функциональная таблица; в — таблица кодирования
Из функциональной таблицы (рис. 5.21,6) следует, что выход Q принимает информацию с входа D выбранного триггера в случае, когда на разрешающем входе G сигнал уровня L. Когда на этом входе уровень сигнала становится Н, нарастающий фронт тактового импульса фиксирует информацию. Состояние остальных триггеров остается неизменным.
Если и на вход очистки, и на вход G подать сигнал уровня L, то выбранный триггер будет следовать за состояниями на
входе D, а на выходах всех остальных триггеров уровень сигнала будет L. В этом случае схема работает в режиме восьмиканального демультиплексора; он будет подробно рассмотрен в следующем томе настоящего курса.
Двоичные комбинации, которые необходимо подать на входы селекторов для выбора данного регистра, приведены в таблице кодирования адресов (рис. 5.21,в).
Длинные сдвиговые регистры
Для записи последовательной информации разработаны так называемые «длинные» регистры сдвига емкостью до 1024 бит в одном корпусе. Как правило, это ИС МОП-логики, что позволяет в допустимых пределах минимизировать разброс значений параметров микросхем. Такие регистры можно надстраивать, например, до 8-разрядных кодовых слов, что при последовательном вводе позволяет записывать большой поток информации в виде множества таких слов (байтов). Системы, содержащие регистры сдвига для записи и считывания информации кодовых слов постоянной длины, обычно управляются специальными логическими устройствами со своими генераторами тактовых импульсов и счетчиками. Чтобы при поступлении очередного тактового импульса содержимое памяти не терялось, на управляющем входе устанавливается сигнал уровня L. При этом выведенный код поразрядно поступает на вход, иначе говоря, воспроизведение производится с рециркуляцией.
Функциональная схема «длинного» 16-разрядного сдвигового регистра, кодовые слова в котором состоят из 6 бит, приведена на рис. 5.22. Внимательно рассматривая схему, можно увидеть, что ее вход образует селектор с логическими элементами И-ИЛИ. Селектор позволяет либо вводить в регистр новую информацию, либо рециркулировать информацию при воспроизведении. Если на рециркуляционный выход подать сигнал уровня Н, то выход регистра соединится с входом, вследствие чего информация под управлением тактовых импульсов будет передвигаться по замкнутому кругу. На регистр при этом следует подать столько тактовых импульсов, сколько их требуется для того, чтобы подвести на выход нужный бит. Для его воспроизведения следует активизировать выходной селектор (элементы 13—18), для чего управляющий сигнал должен получить уровень L. В неселектированном положении сигналы на всех выходах имеют уровень L.
Чтобы в регистр ввести новую последовательную информацию, необходимо на рециркуляционный вход подать сигнал уровня L. В этой ситуации логические элементы 7—12 получают разрешение на передачу информации. Нижние входы эле-
Управление выходами
рециркуляциейимпульсы Т
/У2 6SRQ32 сз— C<fЦ TMS3112 гj 5 SRG32 ™4Выходf—Выход 2—Rf>inro5 ^—Выход 5Выход 6/У2 6SRQ32 сз— C<fЦ TMS3112 гj 5 SRG32 ™4Выходf—Выход 2—Rf>inro5 ^—Выход 5Выход 6Управление рециркуляциейВходФункциянLРециркуляцияИНРециркуляцияLL0 запись 'LВ1 записьУправление рециркуляциейВходФункциянLРециркуляцияИНРециркуляцияLL0 запись 'LВ1 записьбб66
/У2 6SRQ32 сз— C<f
Ц TMS3112 г
j 5 SRG32 ™
4
Выходf
—
Выход 2
—
Rf>inro5 ^
—
Выход 5
Выход 6
/У2 6SRQ32 сз— C<f
Ц TMS3112 г
j 5 SRG32 ™
4
Выходf
—
Выход 2
—
Rf>inro5 ^
—
Выход 5
Выход 6
Управление рециркуляцией
Вход
Функция
н
L
Рециркуляция
И
Н
Рециркуляция
L
L
0 запись '
L
В
1 запись
Управление рециркуляцией
Вход
Функция
н
L
Рециркуляция
И
Н
Рециркуляция
L
L
0 запись '
L
В
1 запись
б
б
6
6
TMS3172
Управление ре-циркуляцией- -Тактовыеимпульсы "
Управление - выходами
бесед 7
Функциональная таблицаВход 2 -
ВходЗ -
Вход У -
Вход 5 -
Вход 6 -
Рис. 5.22. Кольцевые регистры TMS3112 и TMS3123 (фирма Texas Inst-ruments).
а —схема; б — функциональная таблица: в — условные обозначения тех же регистровпо системе МЭК. Выходы выбираются, когда уровень сигнала на управляющих элемен-тах (на схеме вверху справа) переключается на L.
ментов получают сигнал уровня Н, что, согласно таблице истинности для элементов И, приведет к тому, что сигналы на выходе будут точно следовать за кодовыми посылками на входе данных INn. Если одновременно с подачей информации на вход создать несколько шагов сдвига, то регистр через эти входы загрузится новой информацией.
Информация принимается регистром на нарастающем фронте тактовых импульсов. При подаче на регистр последовательной информации необходимо позаботиться о том, чтобы биты данных подавались на вход переключения тактовых импульсов и какое-то время там удерживались. Значения времени установки и времени удержания для конкретных регистров приводятся в их технических паспортах.
На рис. 5.22., в приведено условное графическое обозначение 6-разрядного сдвигового регистра по системе МЭК. На входах регистра указан режим работы (данные в рециркуляции). Меха- пизм рециркуляции обозначен буквой Z (Z зависит от Л42). Если рециркуляционный вход М2 активен, то выход регистра соединяется с входом, на что указывает цифра 1 на данном входе. Если вход М2 неактивен, то выбирается вход 2, на что указывает цифра 2 с черточкой над ней (2). Режим сдвига реализуется, когда тактовый импульс воздействует на вход СЗ. Переприем данных по входу, например поступающих извне или с выхода при рециркуляции, также управляется тактовыми импульсами (цифра 3). Выход связан с входом С4 логической функцией И, на что указывает цифра 4 у выхода.
Для иллюстрации применения описанного сдвигового регистра на рис. 5.23 приведена схема сумматора с регистрами для последовательного сложения пар двоичных чисел. Оба регистра образуют накопители А и В. Если на сумматор подать 8 тактовых импульсов, то кодовые слова из обоих регистров передвинутся в сумматор и в нем попарно просуммируются. Сумма бит сдвинется обратно в регистр А. Регистр В загрузится нулями. Более подробно этот сумматор будет описан в томе 3 данного курса. В схему сумматора введен дополнительный триггер задержки, который в случае переноса позволяет удержать информацию до появления очередного тактового импульса. При его появлении суммируется следующая пара бит и одновременно учитывается перенос из предыдущей пары.
Последовательный суммирующий счетчик более простой: он может состоять из единственного сумматора, даже если суммируются числа, состоящие из большого числа разрядов. Недостаток последовательного сумматора по сравнению с параллельным состоит в том, что длительность операций счета у него
больше, причем тем больше, чем больше разрядов в суммируемых двоичных числах.
В тех случаях, когда длительность счета большого значения не имеет, экономически целесообразнее использовать один последовательный сумматор с памятью на кольцевых сдвиговых регистрах. Подсчет тактовых импульсов можно проводить с помощью двоичного счетчика, к которому должны подсоединяться
СуммированиеДанные А(Н)СуммированиеДанные А(Н)Сдвиговый регистр Д (вбит)Сдвиговый регистр Д (вбит)0(H)0(H)Ш)Ш)АА8(H)8(H)№№ВВДанные 8(H)Данные 8(H)ДбОиЧ№ . ПОЛНЫЙ сдниалщрДбОиЧ№ . ПОЛНЫЙ сдниалщрВытод ^^пмыВход АВытод ^^пмыВход АВход данныхВход данных- Тактовые импульсы TQ- Тактовые импульсы TQС. Вм>3- В С;, вС. Вм>3- В С;, вСдвиговый регистр В (Вбит)Сдвиговый регистр В (Вбит)Ж/f 5^Ж/f 5^0.(00.(0С(Н)йыхоЭ переносе!С(Н)йыхоЭ переносе!->С а а->С а аШ№ 6(H)&соВ переноа 'Ш№ 6(H)&соВ переноа '
Суммирование
Данные А(Н)
Суммирование
Данные А(Н)
Сдвиговый регистр Д (вбит)
Сдвиговый регистр Д (вбит)
0(H)
0(H)
Ш)
Ш)
А
А
8(H)
8(H)
№
№
В
В
Данные 8(H)
Данные 8(H)
ДбОиЧ№ . ПОЛНЫЙ сдниалщр
ДбОиЧ№ . ПОЛНЫЙ сдниалщр
Вытод ^^пмы
Вход А
Вытод ^^пмы
Вход А
Вход данных
Вход данных
- Тактовые импульсы TQ
- Тактовые импульсы TQ
С. Вм>3- В С;, в
С. Вм>3- В С;, в
Сдвиговый регистр В (Вбит)
Сдвиговый регистр В (Вбит)
Ж/f 5^
Ж/f 5^
0.(0
0.(0
С(Н)
йыхоЭ переносе!
С(Н)
йыхоЭ переносе!
->С а а
->С а а
Ш№ 6(H)
&соВ переноа '
Ш№ 6(H)
&соВ переноа '
Рис. 5.23. Последовательный сумматор с двумя регистрами (Л и В).
управляющий триггер и дешифратор. В момент подачи команды счета управляющий триггер с помощью тактового импульса устанавливается в положение логической 1. Через разрешающий вход триггер дает разрешение счетчику, после чего начинается счет. Как только счетчик достигает значения 8, срабатывает дешифратор, который при очередном тактовом импульсе очищает управляющий триггер. Таким образом управляющий триггер и логический элемент обеспечивают подачу нужного числа тактовых импульсов на регистр.
Сдвиговые регистры в устройствах управления световыми эффектами
Наглядно проиллюстрировать работу сдвигового регистра можно на примере устройства управления светодиодами для получения эффекта вращающегося света. Структурная схема
КТак
сим
А1
& ^RGB
R ^г7в18164/ г
3 ^
Я2
9
пульсы
1.2S
1.2R
Входы
Выходы
6
4- йв
лТактовые_
Очистна кп^ьсы а В
Qr й8 " " " ®н
5 ас
L XXX Н L X X В *11 Н * 0 X В * X О
00 ...0
6-до^80 ' " "О’НО
1О-Ап . ..Qan
0О-лп • • •®^Gn
0&А„ . ..6Gn
^р
Ю 0-Е
11 &F
Х-неонпеделенное состояние; х-высокий
12 &й
уровень ; 0-низкий уровень ^-нарастающий ерронт
&А - состояние вбсхода QA до манипуляции.
13 й-н
данными
йДп- состояние выхода йд перед сдвигом
светодиодами уста-обозначення микросхе-светодиодами уста-обозначення микросхе-Рис. 5.24. Сдвиговый регистр в устройстве управления новки «вращающийся свет».
светодиодами уста-
обозначення микросхе-
светодиодами уста-
обозначення микросхе-
а — схема; б — функциональная таблица регистра; в—условные мы 74LS164 по системе МЭК-
устройства показана на рис. 5.24, о. С выходами триггеров в регистре соединены индикаторные светодиоды. Светодиод загорается в случае, когда на выходе Q, с которым он соединен, появляется сигнал уровня Н. Информация (0 или 1) подается от переключателя S1, затем другой переключатель S3 посылает тактовый импульс, который управляет вводом информации и одновременно первым шагом сдвига. Переключателем SO регистр очищается.
Допустим, что после очистки в регистр одним сдвигом введена 1 (переключатель S1 разомкнут). Тогда на выходе Qa будет 1, а на остальных выходах будут еще нули. Если затем установить переключатель S2 в положение «круговое вращение» и переключатель S4 в положение «серия тактовых импульсов», то введенная 1 будет циркулировать в регистре с частотой следования тактовых импульсов. На табло светодиодов при этом будет получен эффект вращающегося света. Информация, использованная для получения эффекта вращающегося света, состоит из одного бита. Если при запуске ввести в регистр 2 бита, то можно получить эффект вращения света двух источников, и т. д. Для получения тактовых сигналов можно использовать генератор, описанный в разд. 21, гл. 2.
Выборка данных
В предыдущих разделах уже не раз говорилось, что информация принимается устройством памяти на нарастающем или спадающем фронте тактового или разрешающего импульса. Было показано также, что для исключения влияния на прием сигнала временной задержки установки информация должна подаваться на вход ЗУ с опережением тактового импульса. Для этого при использовании устройств с положительной задержкой (по данным фирмы-изготовителя) часто бывает необходимо на короткий отрезок времени удерживать информацию. Временную задержку вызывает также и конечная скорость распространения сигнала по линии передачи данных в особенности на линиях большой протяженности. Ее также следует иметь в виду. Наконец, неправильное согласование линии передачи информации с нагрузкой вызывает отражение сигнала, что в свою очередь вызывает нежелательные переходные процессы. Все это еще раз подчеркивает необходимость учета временных факторов при выборке данных. Добиться получения информации абсолютно без задержки практически невозможно.
В цифровых системах используются тактовые сигналы и получаемые из них временные сигналы, которые позволяют отправлять информацию от источников в строго определенные моменты времени, а в другой момент времени отдавать команду
на ее прием, например на ввод в регистр. На рис. 5.25 показаны передатчик и приемник информации, соединенные между собой шиной данных. Для того чтобы процесс передачи информации был строго организованным, регистры передатчика получают разрешение на выдачу информации в определенные периоды времени, а на стороне приема в середине каждого тако-
ПередатчикПередатчикПриемникПриемникРис. 5.25. Формирование воспроизводимого сигнала данных.Рис. 5.25. Формирование воспроизводимого сигнала данных.
Передатчик
Передатчик
Приемник
Приемник
Рис. 5.25. Формирование воспроизводимого сигнала данных.
Рис. 5.25. Формирование воспроизводимого сигнала данных.
го периода появляется тактовый импульс, который дает разрешение на прием поступившей информации. В нашем примере- принимаемая информация стабилизуется в середине периода разрешения, благодаря чему обеспечивается четкость ее приема. Соотношение этих двух сигналов показано на временной диаграмме на рис. 5.25.
В случае регистров с разрешающим входом (D-триггеры, синхронизуемые уровнем) элементы памяти принимают информацию на спадающем фронте тактовых импульсов. В момент появления спадающего фронта сигнал данных должен быть уже установившимся. В случае регистров, синхронизуемых фронтом,, прием информации может состояться и на нарастающем, и на
спадающем фронтах тактовых импульсов. Поэтому точность приема информации определяется состоянием схемы в эти моменты времени. В цифровой электронике прием информации часто должен совершаться по определенной команде. Эта операция называется выборкой данных. Временные параметры импульса выборки и его расположение во времени всегда выбираются так, чтобы на линию передачи данных сигнал поступал в ее установившемся состоянии. В отношении установившегося режима линии передачи данных следует добавить следующее.
Тактовые импульсы
ЧГО(Ю Временные сигналы^ (Н) Временные сигналы Т2 (В)
Сигналы разрешения бы- хода передаг- vuea Т2(Н) ‘Ропмируюш.ий сигнал навхове приемника!
Рис. 5.26. Временная диаграмма формирования считываемого сигнала с по-мощью тактового импульса Тй.
При одновременном использовании нескольких линий могут возникнуть переходные проникания Как правило, это происходит в тот самый момент, когда производится выборка информации. Кроме того, к данному моменту могла еще не прийти в устойчивое состояние линия, в которой выборка произведена раньше, и переходная помеха может оказаться такой, что сигнал в данной линии станет непригодным для использования. Хорошо организованный сигнал выборки позволяет найти самый благоприятный момент для ее осуществления. Процесс выборки иллюстрирует временная диаграмма работы логического элемента на рис. 5.26.
В логическом элементе имеется генератор, как правило кварцевый, вырабатывающий тактовые сигналы Го, из которых путем деления получаются остальные сигналы. В нашем примере это сигналы Тх и Тг. Чтобы с помощью разрешающего импульса произвести выборку данных в строго определенный момент времени, из сигналов То, Тх и Т2 путем кодирования выде-
ляется сигнал выборки Тв, который появляется во второй половине периода импульса разрешения. Этот сигнал и подается в качестве управляющего на выход источника данных. Временной интервал между передними фронтами импульсов Т2иТв вполне достаточен для передачи информации по линии и для установления необходимого режима на входе принимающего регистра. После того как закончилось спадание фронта сигнала выборки, сигнал Тг удерживается на один период тактового импульса. Это делается для того, чтобы можно было скомпенсировать задержку регистра (она приводится в паспортных данных) .
Условные обозначения регистров по системе МЭК
Как уже говорилось, при рассмотрении условных обозначений счетчиков и делителей о функциях устройств можно судить по надписям о взаимозависимостях между входными и выходными сигналами или между ними и управляющими сигналами.
Регистры как и другие устройства, реализующие сложные функции, могут рассматриваться как функциональные блоки,
77_>С1 М2 пг1032,10 2ДО241957677_>С1 М2 пг1032,10 2ДО2419576Тактовые инпульсыпиВыбор 8(H)Тактовые инпульсыпиВыбор 8(H)'АТ (Н) А2 (Н)'АТ (Н) А2 (Н)ВТ(Н)ВТ(Н)Вго8ы\ Biwt Ванны^хс! (Н)С2ТН)Вго8ы\ Biwt Ванны^хс! (Н)С2ТН)О1(Н)Р2(Н)О1(Н)Р2(Н)Од(Н) )Од(Н) )аВ1Н)ас1н)аВ1Н)ас1н)а о tutа о tutПараллель ->ные ВховыПараллель ->ные Вховы
77_
>С1 М2 пг
10
3
2,10 2ДО
2
4
1
9
5
7
6
77_
>С1 М2 пг
10
3
2,10 2ДО
2
4
1
9
5
7
6
Тактовые инпульсыпи
Выбор 8(H)
Тактовые инпульсыпи
Выбор 8(H)
'АТ (Н) А2 (Н)
'АТ (Н) А2 (Н)
ВТ(Н)
ВТ(Н)
Вго8ы\ Biwt Ванны^хс! (Н)
С2ТН)
Вго8ы\ Biwt Ванны^хс! (Н)
С2ТН)
О1(Н)
Р2(Н)
О1(Н)
Р2(Н)
Од(Н) )
Од(Н) )
аВ1Н)
ас1н)
аВ1Н)
ас1н)
а о tut
а о tut
Параллель -
>ные Вховы
Параллель -
>ные Вховы
Рис. 5.27. Четырехразрядный регистр со схемой выбора на входе. В зависимости от состояния входа М2 («истинно» или «не истинно») можно выбрать вход 2 или 2.
связанные с блоком управления и выходным блоком. С блока управления поступают управляющие сигналы. С выходного блока снимаются выходные сигналы. Функциональный блок и выходной блок разделены специально для этого предназначенным блоком, который других задач не решает.
И здесь символику для отображения функций можно использовать по-разному. Функция может обозначаться на блоке структурной схемы (например, SRG для сдвигового регистра). На схеме на рис. 5.27 видны также обозначения входов тактовых импульсов, импульсов разрешения и сброса.
На рис. 5.27 приведен пример условного обозначения регистра с параллельными входами, перед которым установлен селектор. Информация вводится на спадающем фронте тактовых импульсов. Стрелки обозначают динамические входы, а знак полярности означает, что процесс происходит на спадающем фронте импульса. Сигналы на входе сброса позволяют
Тактовые импульсыЛтА(Н) В(Н)Тактовые импульсыЛтА(Н) В(Н)Рис. 5.28. 8-разрядный сдвиговый регистр с элементом И на входе (74LS91).Рис. 5.28. 8-разрядный сдвиговый регистр с элементом И на входе (74LS91).
Тактовые импульсыЛт
А(Н) В(Н)
Тактовые импульсыЛт
А(Н) В(Н)
Рис. 5.28. 8-разрядный сдвиговый регистр с элементом И на входе (74LS91).
Рис. 5.28. 8-разрядный сдвиговый регистр с элементом И на входе (74LS91).
очистить разряды регистра. Сигналами выбора режима М2 управляет входной селектор. Если сигнал на этом входе имеет уровень Н, то селектируются входы 2, 1£>, если же уровень •сигнала на входе М2 низкий, то селектируются входы 2, 1D.
Циркулирующий сдвиговый регистр с одним последовательным входом и одним последовательным выходом обозначается
Рис. 5.29. 4-разрядный сдвиговый регистр с последовательным входом и параллельным выходом.Последовательный вход обозначен £>в(Я).Рис. 5.29. 4-разрядный сдвиговый регистр с последовательным входом и параллельным выходом.Последовательный вход обозначен £>в(Я).Парахлель->ные ВыходыПарахлель->ные ВыходыТактовыеиМПуЛЬСЫ Т2 id Тактовые импульсы тз idРежим м (DDS(H) А (Н) В (Н) ■ С (Н) D(H)ТактовыеиМПуЛЬСЫ Т2 id Тактовые импульсы тз idРежим м (DDS(H) А (Н) В (Н) ■ С (Н) D(H)в,6,в,6,224545SRG4>С2/~*SRG4>С2/~*Ml3|_1,2D1,301,30Ml3|_1,2D1,301,301313121110121110ОА(Н)QBfH) QCfH) qd(h«ОА(Н)QBfH) QCfH) qd(h«
Рис. 5.29. 4-разрядный сдвиговый регистр с последовательным входом и параллельным выходом.
Последовательный вход обозначен £>в(Я).
Рис. 5.29. 4-разрядный сдвиговый регистр с последовательным входом и параллельным выходом.
Последовательный вход обозначен £>в(Я).
Парахлель-
>ные Выходы
Парахлель-
>ные Выходы
Тактовые
иМПуЛЬСЫ Т2 id Тактовые импульсы тз id
Режим м (D
DS(H) А (Н) В (Н) ■ С (Н) D(H)
Тактовые
иМПуЛЬСЫ Т2 id Тактовые импульсы тз id
Режим м (D
DS(H) А (Н) В (Н) ■ С (Н) D(H)
в,
6,
в,
6,
2
2
4
5
4
5
SRG4
>С2/~*
SRG4
>С2/~*
Ml
3|_
1,2D
1,30
1,30
Ml
3|_
1,2D
1,30
1,30
13
13
12
11
10
12
11
10
ОА(Н)
QBfH) QCfH) qd(h«
ОА(Н)
QBfH) QCfH) qd(h«
Рис. 5.30. 4-разрядный сдвиговый регистр с последовательным и параллель-ным вводом данных.
Воспроизведение на выходе (вывод 10) может быть и последовательным, и параллель-ным. Последовательный вход обозначен DS(H^_ Режим ввода данных (последовательныйили параллельный) выбирается сигналом на входе MV.
в виде простого функционального блока, изображенного на рис. 5.28. Это 8-разрядный регистр (SRG8) с логическим элементом И перед последовательным входом данных. Прием данных производится на нарастающем фронте тактовых импульсов (C1/1D). Сдвиг правый, на что указывает стрелка. Последовательные кодовые посылки снимаются с вывода 13, инвертированные данные снимаются с вывода 14.
Условное обозначение регистра, позволяющего последовательно вводить информацию и параллельно ее выводить, показано на рис. 5.29. И здесь сдвиг правый, он производится на нарастающем фронте тактовых импульсов С1. Данные снимаются с вывода 1 в тот же момент времени. С правых выходов данные снимаются параллельно. Условное обозначение того же регистра с увеличенным числом параллельных выходов показано на рис. 5.30. Сигнал выбора режима 7141 = 1 устанавливает режим последовательного ввода информации со сдвигом вправо, сигнал 714=1 устанавливает режим параллельного ввода информации. Обратим внимание на то, что сигналу М1 = 1 соответствует низкий уровень на входе, а сигналу 7141 = 1— высокий. Регистр имеет отдельные входы для тактовых импульсов. В режиме последовательного ввода тактовые импульсы подаются на вход С2, в режиме параллельного ввода — на вход СЗ. Входы тактовых импульсов динамические, прием и сдвиг данных вправо происходит на спадающем фронте. О том, что оба процесса совершаются именно на спадающем фронте тактовых импульсов, свидетельствует знак полярности у входов С. Поскольку параллельные входы получа_ют разрешение по сигналу выбора режима 714=1, обозначение 1 преобразуется в 1,3В (цифра 3 указывает на зависимость от тактового входа СЗ). Сигнал выбора режима 7141 = 1 имеет место в том случае, когда на выходе 6 сигнал уровня Н. В этой ситуации устанавливается режим параллельного ввода, на что указывает обозначение 1,3D.
Промышленные регистры ТТЛ
Стандартное исполнение
LS-тип
Примечание
SN7495A
74LS95B
4-разрядный сдвиговый регистр, ввод параллельный, вывод параллельный, сдвиг влево и вправо, последовательный ввод
SN7496
74LS96
5-разрядный сдвиговый регистр, асинхронный преднабор
SN74164
74LS164
8-разрядный сдвиговый регистр, ввод последовательный, вывод параллельный
SN74165
74LS165
8-разрядный сдвиговый регистр, ввод последовательный, ввод параллельный, вывод последовательный, вывод параллельный
SN74166
74LS166
8-разрядный сдвиговый регистр, ввод последовательный, ввод параллельный, вывод последовательный
SN74170
74LS170
4x4 рядов регистров, выход с открытым коллектором
SN74173
74LS173
40-триггера с трехстабильными выходами
SN74174
74LS174
6 D-триггеров с очисткой
SN74194
74LS194A
4-разрядный двунаправленный сдвиговый регистр
SN74195
74LS195A
4-разрядный сдвиговый регистр, ввод параллельный, вывод параллельный
SN74S225
—
Асинхронный регистр стекового типа FIFO
SN74259
74LS259
8-разрядный демультиплексор на
D-триггерах
SN74273
74LS273
8 D-триггеров с очисткой
SN74279
74LS279
4 RS-триггера
SN774295
74LS295
4-разрядный сдвиговый регистр сдвиг влево/вправо, выходы трехстабильные
74LS299
8-разрядный универсальный сдвиговый регистр с трехстабпльными выходами
74LS323
8-разрядный универсальный сдвиговый регистр с трехстабильным» выходами
Продолжение
LS-тип
Примечание
74LS364
80-триггеров с трехстабильными выходами
74LS373
8-разрядный регистр на прозрачных D-триггерах с трехстабильными выходами
74LS374
SD-триггеров с защелками с трехстабильными выходами
74LS377
6 прозрачных D-триггеров
74LS378
GD-триггеров с очисткой
74LS379
4D-триггера с очисткой, выходы двуполярные
74LS395A
4-разрядный сдвиговый регистр с трехстабильными выходами, каскадируемый
74LS396
8-разрядный сдвиговый регистр, каскадированный 2x4
74LS670
4Х4-разрядный регистр с трехстабильными выходами
74LS673
16-разрядный сдвиговый регистр хранения, ввод-вы вод последовательный, вывод параллельный
74LS674
16-разрядный сдвиговый регистр, ввод параллельный, вывод последовательный
ПРЕДМЕТНЫЙ УКАЗАТЕЛЬ
Блок управления стиральными автоматами 253, 256
Блоки разъемной конструкции системы «Европак» 23
Большие интегральные схемы (БИС) 329
Будильник цифровой 298—301
Быстродействующие КМОП-элементы серии 74НС 151, 152
Волоконно-оптические линии связи 37, 38
Временное уплотнение сигналов 317
Время включения 195
— выключения 196
— перезаписи 172
— распространения 195
— сброса 172
— удержания 172
—. установки 172, 196
Выпрямитель 80
Выпрямитель-стабилизатор для цифровых часов 301
Высокочастотные ленточные провода 34
Генератор импульсов низкочастотный 77
— — одиночных 279
—• — переменной длительности 280
прямоугольных 103
■временная диаграмма 105
тактовых 77, 102, 227
— кварцевый 74LS124N 284
— фиксированных частот 281, 283
Генераторы Ганна 55
Гетеродин-смеситель радиоприемника, согласование с частотомером 291
Двоично-десятичный код (ДДК) 231 Делители частоты 219—304
•промышленные 272
Делитель асинхронный 227
— двоичный 203
— Джонсона 293
— на 4 204
16 279
с индикатором 274
Дешифратор 140—142, 276
— на микросхеме SN74LS00N 84
— стирального автомата 258
Дешифратора операции 257
Диаграмма последовательности состояний SRT-триггера 150
Диодные матрицы кодирования 96— 98, 101
Дисперсия света 43
D-триггер 189, 198—200, 344
— в микросхемах SN74273/74LS273 213
— сдвоенный 203
— синхронизуемый фронтом 201—203
— состоящий из элементов И-НЕ 200, 201
Запись двоичной информации 101 Запоминающие устройства 65, 67, 161, 252, 309, 314, 333, 344
Затухание в световоде 46
Излучатель 58
Измеритель частоты настройки коротковолновых радиоприемников 285— 288
Индикатор на светодиоде 74
— цифровой 276
Индикаторы логических сигналов 73
Интегральные схемы (ИС) 12, 19, 20, 22, 25, 74, 78, 81, 87
NE555 77
ИС ТТЛ 157
Код биквинарный 259
— двоично-десятичный 259
— Грея 61, 63, 64
Коммутатор канальный 128, 129, 131
двойной 133
на входе двухразрядного регистра 132
простой на ИС SN7451L 129
Компаратор 138
— на трех микросхемах 74LS01N 138
Контакты соединителей 28
Коэффициент разветвления 195
Межрегистровая передача информации 322
Микропроцессоры 24, 177
Микросхемы КМОП-логики 81
— ТТЛ 116, 226, 340, 344
— CD4018B 297
— CD4046B 297
— 74 НМ 158, 159
— 74LS 158, 159, 214
— 74LS90 193
— 74LS160 272
— 74LS164 351
— 74LS173 331, 332
— 74LS190 264—266, 298
— 74LS241 117,118
— 74LS243 117, 118
— 74LS244 117, 118
— 74LS245 120, 121
— 74LS259 344
— 74LS273 213
— 74LS279 169, 170
— 74LS299 340—342
— 74LS363 213, 214
— 74LS364 216, 219
— 74LS373 213, 214
— 74LS398 331
— 74LS399 300, 331
— 74LS425 114
— 74LS426 114
— 74LS74AN 201—203
— 74LS109AN 195
— 74LS00N 200, 302
— 74LS0IN 138, 139
— 74LS02N 91
— 74LS42N 141
— 74LS51N 130
— 74LS73N 193
— 74LS76N 194
— 74LS86N 136
— 74LS90N 281
— 74LS124N 281
— 74LS125N 122
— SN74126 114
— SN74173 331, 332
— SN74190 264—266
— SN74259 344
— SN74259 344
— SN7 4273 213
— SN7490A 257, 259
— SN74162A 262
— SN90AN 281
— SN7451L 129, 130
— SN7400N 200, 302
— SN7450N 125, 137
— SN7451N 127, 129
— SN7454N 129
— SN7460N 125, 126
— SN7472N 192
— SN7473N 193, 196
— SN7474N 201—203
— SN7476N 194, 195
— SN7486N 136
— SN7493N 398
— SN74109N 195
— SN74502N 89
— SN74LS00N 82, 84, 85
в режиме дешифратора 84
триггера 85
— SN74LS02N 89
— SN74LS153N 134
— ULN 2003 69
Моды 42, 43
Монтаж соединителя на ленточном проводе 31
Мультиплексор восьмивходовый 134
Оптическая ось 44
Осциллограф типа D61A 70
—■ цифровой РМ350 71
Осциллографы, применение 71
Ответвители волоконно-оптической
линии связи 55, 59
Переключатель на триггерах 96
Плата для макетирования цифровых устройств 78
— — монтажа ИС 13
элементов с двухрядным расположением выводов 14
— печатная двусторонняя 16
многослойная 20—22
расположение шин заземления
18
питания 19
■— — с системой наложения собирательных шин 21
— соединителями с двухрядным расположением гнезд 13
стандартные форматы 24
Поглощение света 45
Показатель преломления 39
Помехозащищенность микросхем 157
Преломление и отражение пучка света 40
— лучей света 38
Преобразователи кодов 63
Преобразователь десятичного кода в двоичный 99
Приемопередатчик восьмиразрядный шинный 120
Программа работы стирального автомата 222
Разъем световодный 57
Распределитель (демультиплексор) 62
Рассеяние света 45
Регистры 308
—• ввода данных 211
— в микропроцессоре 313
— восьмиразрядные сдвиговые 333, 336, 340, 356
— вывода данных 211
— кольцевые TMS3112 348
TMS3123 348
— МОП-логики 329
— параллельные 4- и 8-разрядные 328
— применение 311—313
— с адресуемым триггером 325. 344
выборкой по входу 329
— сдвиговые 350, 351
—■ — длинные 347
каскадная схема 337
на D-триггерах 206
применение 207. 210
четырехразрядные 356
— с разрешающим входом и трехстабильным выходом 331
— типа D 320
— триггерные 131
— ТТЛ промышленные 358
— четырехразрядные 330, 355
— FIFO 326—328
— LIFO 328
Световоды 46
— градиентные 44
— многомодовые 42, 44
— одномодовые 42, 44
— пластмассовые, параметры 47, 49
— стеклянные, параметры 47, 49
— структура 41—43
— типы 43—45
Светодиод семиэлементный индикаторный 289
— CQY24-AII 76
Светодиоды 53, 54, 73
Светоприемник 58
Селектор (мультиплексор) 62, 127
Сигналы тактовые, примеры 106
Синтезатор на микросхемах CD4046B
и CD4018B 297
Синтезаторы частотные, цифровая настройка 296
Система МЭК 216—218, 265
— управления моделью железной дороги с микропроцессором 212
Соединение методом накрутки 10
термокомпрессии 10
— световода со светодиодом 53, 54
Соединители 25
— модулей 26—29
— монтируемые способом прорезания изоляции ленточного провода 33
— мощные с защелками 36
— с двухрядным расположением вы- ■водов 12
— стоек 26—29
— типа IDC 30
— F095 27
— F161 типа D 29
Соединитель ленточного провода 32
Стабилизатор напряжения 80
Сумматор последовательный 350
Сумматоры 135
Схем логических экспериментальные исследования 69
Схема алгоритмов управления стиральным автоматом 250
— ИСКЛЮЧАЮЩЕЕ ИЛИ 135, 136
— кодирования 98—100
— компаратора с тремя микросхемами 74LS01N 139
многовходового триггера 175
— реализации функции памяти с синхронизацией 150
И 148
ИЛИ 148
памяти 149
сравнения 149
■ селектора с мультиплетом 177
Схемы с открытым коллекторным выходом ПО
трехстабильным выходом 113, 114
цифровые 171
Счетчик двоичный 196, 226, 298
■асинхронный 271
с индикаторами 275
——синхронный реверсивный236
CD404A 12-разрядный,условныеобозначения 270, 271
Счетчик-делитель двоичный 276
Счетчик десятичный 231
асинхронный 232
временная диаграмма 262
■реверсивный, временнаядиа
грамма 264
— — с индикатором 274
■синхронный 23'3—235
—параллельный 234
74LS160 272
— Джонсона 242—249, 292, 295
пятиразрядный 244, 245
— минут и часов 301
— параллельный 220
— по коду Грея 246—248, 252
— ТТЛ четырехразрядный 259, 260
Счетчики двоичные 226, 257, 298
— — каскадирование 241
синхронные 228, 231
— двоично-десятичные, каскадирова ние 241
Счетчпки-делители десятичные синхронные, каскадирование 266
Счетчики десятичные 257
асинхронные, каскадирование 242
синхронные 261
— каскадирование 243
четырехразрядные 267
— обратного счета 235—238
— промышленные 272
— прямого счета 235—238
— серий 200—600 268
■— с переменным модулем счета 238, 239
Тактовые импульсы 191
Триггеры бинарные 95, 96
— на элементах И-НЕ 86
— синхронизуемые уровнем и фронтом 188
— Шмитта 117, 121, 333
JK триггеры 184—186, 189, 239, 278
— в микросхемах SN7473N/74LS73 193
I _ SN7476N/74LS76N 194
SN74109N/74LS109AN 194
RS-триггеры 161—170
— ввод информации 165
— структурные схемы 165
— типа 74LS79 170
SRT-триггеры 178—182, 246—248, 329
— с управляющим входом 182—184
Усилители Дарлингтона 74
— ULN2003 75
— ULN2004 75
Устройства для соединения световодов 50—52
— соединительные мощные 35—37
— с открытым коллекторным выходом НО
■ цифровые 80
Файлы 343
Формирователь импульсов 300
Фотодиоды 55
Фототранзисторы 55
Функции декодирования 61
— кодирования 61
— комбинированные 123, 142, 147
- логических схем 81
Функция ИСКЛЮЧАЮЩЕЕ ИЛИ 64
Цоколи для макетного монтажа 15
Частотомеры 286, 291, 292
временная диаграмма блока управления 288
— цифровые 288
Часы цифровые 302, 303
Чувствительность фотодиода 46
Щупы для измерений 76, 77
Электронный будильник 304—307 схема 304—306
Элементы базовые 74НС 152
— буферные 114
— И 87
— И-ИЛИ-НЕ 137
комбинированные 143
— ИЛИ 93, 98
— И-НЕ 91 113, 186
— КМОП-логики 69, 151, 152
— памяти многопозиционные 174
— трехстабильные 115, 122
— ТТЛ 37, 69, 75, 90
с открытым выходом 108—113
Эмиссия светодиода 46
ОГЛАВЛЕНИЕ
Предисловие редактора перевода .5
Предисловие автора 7
Глава 1. Техника монтажа 9
Введение 9
Соединителидля экспериментальных целей 12
Разводка напряжения питания и цепей заземления на плате
с помощью собирательных шин ....,18
Многослойные печатные платы .....20
Система конструирования элементов «Европак».22
Внешние соединители модулей и стоек ....27
Соединители типа IDS с прорезанием изоляции..10
Мощные соединительные устройства 35
Волоконно-оптические линии связи ....37
Преломление лучей света .38
Структура световода41
Типы световодов .....43
Рассеяние и поглощение света....45
Качество световодов 46
Стекло или пластмасса? .. .48
Устройства для соединения световодов ....50
Источники и приемники света .........52
Направленные ответвители волоконно-оптических линий связи 55
Глава 2. Логические схемы и области их применения. Комбинаторная логика60
Введение61
Экспериментальныеисследованиялогическихсхем...69
Применениеосциллографаприисследованиицифровыхсхем71
Индикаторы логических сигналов на светодиодах ..73
Щупы для измерений 76
Низкочастотный генератор импульсов на ИС NE 555 ..77
Устройства для экспериментирования78
Стабилизированный источник напряжением 5 В для питания цифровых устройств ..80
Одиночные и комбинированные функции логических схем И,
ИЛИ, И-НЕ, ИЛИ-НЕ81
Микросхема SN74LS00N (функции И-НЕ при уровне сигна
ла Н и функции ИЛИ-HE при уровне сигнала Z) . .82
Микросхема SN74LS00N в режиме дешифратора . . . . 84 2.12. Два элемента И-НЕ микросхемы SN74LS00N в режиме триг
гера 85
Элементы II, увеличение числа входов87
Микросхема SN74LS02N (SN7402N) в режиме ИЛИ-HE для
сигнала уровня Н и в режиме И-НЕ для сигнала уровня L 89
Два элемента ИЛИ-HE в корпусе SN74LS02 в режиме триггера 91
Логический элемент ИЛИ, увеличение числа входов ...93
Биполярные триггеры с двумя устойчивыми состояниями
Диодные матрицы кодирования
Схема кодирования на логических элементах ИЛИ ...98
Запись двоичной информации в регистр ...
Генератор тактовых импульсов .102*
Примеры тактовых сигналов Юб
Элементы ТТЛ с открытым выходомЮ8
Схемы с трехстабпльным выходом*1®
Буферные элементы с общей шиной, передатчики и приемники ^4>
Схема преобразования параллельного потока информации в
последовательный .121
Комбинированные функции на элементах И-ИЛИ-НЕ..12®
Селекторы (канальные коммутаторы, мультиплексоры).127
Простой канальный коммутатор на ИС SN7451N....129-
Канальный коммутатор на входе триггерного регистра..131
Двойной канальный коммутатор133
ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматоры, компараторы ...135
Схемы сравнения на элементах И-ИЛИ-НЕ137
Компаратор на трех микросхемах 74LS01N и монтажномИЛИ138=
Дешифраторы140'
Условные обозначения комбинированных функций ...142
Обозначения комбинированных функций на структурных схемах147
Серия быстродействующих КМОП-элементов 74НС ...151
Некоторые свойства базовых элементов 74НС152
Глава 3. Элементы запоминающихустройств160
Введение160*
RS-триггеры161
Односторонняя и двусторонняя запись информации в RS-триг
гере .163
Четырехбитный регистр из RS-триггеров с односторонним вводом170
Время установки, время удержания, время сброса, время перезаписи 172
Многопозиционные элементы памяти .... . ,174
SRT-триггеры .178-
Условные обозначенияSRT-триггеров с управляющим входом182
JK-триггер .184
JK-триггер из логических элементов И-НЕ186'
'3.11. Триггеры, синхронизуемые уровнем и фронтом ..188
Коэффициент разветвления, время включения, время распространения 195
Двоичный счетчик на двух JK-триггерах196
D-триггер 198
D-триггер, состоящий из элементов И-НЕ....200
D-триггер, синхронизуемый фронтом201
D-триггер, синхронизуемый фронтом, как двоичныйделитель203
D-триггеры, синхронизуемые фронтом, как делителина4204
Сдвиговые регистры на D-триггерах, синхронизуемыхфронтом2041
Применение D-триггеров в сдвиговых регистрах ....207
Регистр ввода и вывода данных на D-триггерах ....211
Условные обозначения функции управления элементами памяти в системе МЭК ..218
Глава 4. Счетчики и делители частоты219
Введение ....219
Двоичные счетчики .226
Синхронный двоичный счетчик ..228
Десятичный счетчик (делитель на 10)231
Синхронный десятичный счетчик ..233
Счетчики прямого и обратного счета235
Счетчики с переменным модулем счета238
Каскадирование двоичных и двоично-десятичных счетчиков 241
Счетчик Джонсона 242
Счетчик по коду Грея на SRT-триггерах ..246
Цепи управления ....-248
Двоичные и десятичные счетчики ТТЛ ..257
Синхронные счетчики ТТЛ <261
Условные обозначения счетчиков и делителей по системе МЭК 269
Промышленные счетчики и делители.272
Десятичный счетчик с индикатором ...274
Делитель на 16 с индикатором274
Генератор тактовых сигналов с делителем на 16 и дешифратором ..........277
Делитель на 16 — генератор одиночных импульсов279
Генератор фиксированных частот281
Измеритель частоты настройки коротковолновых радиоприемников ....285
Предустановка цифровых частотомеров288
Согласование приемника со счетчиком291
Счетчик Джонсона с переменным модулем для синтезаторов частот ....292
Предустановка счетчиков 295
Цифровая настройка частотных синтезаторов.296
Цифровой будильник на двоичных счетчиках.298
Счетчики минут и часов .301
Установка точного времени на цифровых часах ..303
Индикация времени светодиодами304
Электронный будильник304
Глава 5. Регистры......308
Введение ......308
Применение регистров ........311
Регистры в микропроцессоре 313
Связь регистров между собой и с другими источниками данных .316
Последовательная межрегистровая передача информации 322
Регистры с адресуемым триггером..325
Регистр FIFO..326
Регистры LIFO .......328
Параллельный 4- и 8-разрядный регистр .328
Регистры с выборкой по входу329
Регистры с разрешающим входом и трехстабильным выходом 331
Восьмиразрядный регистр с трехстабильными выходами и тактируемым выбором .......333
Сдвиговые регистры 335
Каскадирование сдвиговых регистров337
Сдвиговые регистры с последовательными и параллельными входами и выходами338
8-разрядный универсальный сдвиговый регистр с трехстабильными выходами 340
Группы регистров в корпусе с двухряднымивыводами344
Регистры с адресуемыми триггерами74LS259344
Длинные сдвиговые регистры347
Сдвиговые регистры в устройствах управления световыми эффектами ...350
Выборка данных ... 352
Условные обозначения регистров по системе МЭК355
Промышленные регистры ТТЛ .358
Предметный указатель360
УВАЖАЕМЫЙ ЧИТАТЕЛЬ!
Ваши замечания о содержании книги, ее оформлении, качестве перевода и другие просим присылать яо адресу: 129820, Москва, И-110, ГСП, 1-й Рижский пер., д. 2, издательство «Мир».
УЧЕБНОЕ ИЗДАНИЕ
И. Янсен
КУРС ЦИФРОВОЙ ЭЛЕКТРОНИКИ
В 4-х томах
Том 2
ПРОЕКТИРОВАНИЕ УСТРОЙСТВ НА ЦИФРОВЫХ ИС
Старший научный редактор Е. И. МайковаМладший редактор Т. В. ЕжковаХудожник А. И. ЧазовХудожественный редактор Н. М. ИвановТехнический редактор Н. И. МанохинаКорректор Н. Н. Яковлева
И Б Ns 598
'Сдано в набор 15.01.87. Подписано к печати 21.05.87. Формат 60X90Vie. Бумага типографская №1. Печать высокая. Гарнитура литературная. Объем 11,50 бум. л. Усл. печ. л. 23. Усл. кр.-отт. 23. Уч.-изд. л. 22,41. Изд. № 6/4899. Тираж 40 000 экз. Зак. 806. Цена I р. 901 к.
■ИЗДАТЕЛЬСТВО «МИР». 129820. ГСП, Москва, И-110, 1-й Рижский пер., 2.
Московская типография № 11 Союзполиграфпрома при Государственном комитете СССР по делам издательств, полиграфии и книжной торговли. 113105, Москва, Нагатинская ул., Д. 1.
Р Й. Янсен Курс $ цифровой 1 электроники
I оСЗ о
Издательство„Мир*'