Книга
← К списку книгЗагрузка разделов…
активнаАктивные записи участвуют в каталоге и синках. Неактивная книга скрыта, но не удалена из базы.
Книга
Й. Янсен Курс цифровой электроники
ж
Из да тельство„Мирл
Handboek digitate electronica dee! 1
Bouwstenen
in TTL en CMOS
J. H. Jansen
6^ t> Я 65*
Й. Янсен
Курс цифровой электроники
В 4-х томах
Том 1
Основы цифровой электроники на ИС
Перевод с голландского
канд. физ.-мат. наук
В. И. ИЛЮЩЕНКО
под редакцией д-ра физ.-мат. наук
Н. Г. ВОЛКОВА
Москва «Мир» 1987Москва «Мир» 1987
Москва «Мир» 1987
Москва «Мир» 1987
Kluwer Technische Boehen 1982
ББК 32.85 Я 65
УДК 621.38
t
Янсен И.
Я 65 Курс цифровой электроники: В 4-х т. Т. 1. Основы цифровой электроники иа ИС. Пер. с голланд. — М.: Мир, 1987. —334 с., ил.
Курс создан крупным голландским специалистом в области микросхемо* техники.
В томе 1 изложены основы цифровой техники, описана элементная база цифровых интегральных микросхем и даны практические рекомендации по монтажу и наладке цифровых систем.
Для инженеров и специалистов в области электроникв и вычислительной техники, а также для аспирантов и студентов соответствующих специальностей.
ББК 32.85ББК 32.852401000000-310
ББК 32.85
ББК 32.85
Я 041(01)-87 подп. изд.
Редакция литературы по информатике и робототехнике
© 1982 Kluwer Technische Boeken В. V. — Deventer , © перевод иа русский язык, «Мир», 1987
ОТ РЕДАКЦИИ ; Ч л? ^. Ч^эТЧэ^ЧЛГ.
В настоящее время во всех областях науки и техники получили широкое распространение цифровые электронные устройства, от применения которых зависит уровень развития народного хозяйства. Уже сейчас сотни тысяч инженеров и техников работают в направлении создания элементной базы и ее применения для разработки цифровых вычислительных машин, сетей ЭВМ, комплексов связи, автоматизированных систем управления технологическими и организационно-экономическими процессами, а также различного рода бытовой аппаратуры.
Однако в отечественной литературе отсутствуют книги, где в доступной форме излагались бы принципы построения цифровых электронных элементов и рекомендации по их разработке н применению.
Данный курс по цифровой электронике заполняет этот пробел. В нем с единых технических позиций рассматривается проектирование всех типов электронных устройств (начиная от простых и кончая самыми сложными), что позволяет читателю, не имеющему специальной подготовки по электронике, пользоваться нм в своей практической деятельности.
Курс состоит из четырех томов.
Тома 1 и 2 представляют собой общее введение в цифровую технику. В них описаны наиболее распространенные типы логических элементов н триггеров, изложены методы проектирования основных цифровых узлов. В томе 3 даются сведения, необходимые для реализации перехода от сравнительно несложных отдельных цифровых устройств к цифровым системам. В томе 4 подробно описаны микропроцессоры и рассмотрены вопросы построения и программирования микропроцессорных систем.
Курс предназначен для специалистов, работающих в области электроники и вычислительной техники, а также для аспирантов и студентов высших технических учебных заведений.
ПРЕДИСЛОВИЕ РЕДАКТОРА ПЕРЕВОДА
Быстрый прогресс в области технологии изготовления интегральных схем привел к резкому росту объема их производства и снижению стоимости. В результате использование микросхем стало возможным не только в сложных специализированных устройствах (таких, как ЭВМ), но н в разнообразных измерительных приборах, управляющих н контролирующих системах. Круг потребителей микросхем непрерывно расширяется. Интенсивное производство микропроцессоров ие снижает потребности в ТТЛ- и КМОП-схемах. Существует очень много приложений, в которых применение микропроцессора, требующего вспомогательных устройств, является неэффективным. Техническое решение на основе интегральных схем часто обеспечивает большие быстродействие и надежность. Поэтому ознакомление с методами нх использования безусловно необходимо. Интегральные микросхемы распространены сейчас настолько широко, что умение применять их прн проектировании различных устройств должно быть обязательным элементом профессиональной грамотности современного инженера. Поэтому растет потребность в литературе, посвященной основам проектирования различных логических устройств на основе интегральных микросхем.
Предлагаемый вниманию советского читателя первый том четырехтомиого курса отвечает этим потребностям. В нем гораздо подробнее, чем в большинстве существующих пособий на эту тему, излагаются основы алгебры логики, методы временного анализа логических схем, способы условного графического изображения схем и другие вопросы. Большое место отводится принципам работы базовых логических элементов, методам построения на их основе сложных логических схем, а также типовым интегральным микросхемам, выполненным на основе ТТЛ- н КМОП-логики, н выпускаемым серийно за рубежом микросхемам (серия SN74 и другие). Чтобы эти разделы книги не потеряли ценности для советского читателя, в приложении приводятся отечественные аналогии зарубежных интегральных микросхем, упоминаемых в книге (если они существуют). В большинстве случаев их эксплуатационные параметры совпадают. Более подробно с параметрами отечественных и зарубежных интегральных микросхем можно ознакомиться соответственно в работах [1, 2].
В книге используются две системы графических изображений элементов —, система, рекомендуемая Международной Электротехнической Комиссией
(МЭК), и американская система milspec. Что касается второй системы, то в СССР она не употребляется, и с ией достаточно ознакомиться лишь в общих чертах1. Система обозначений МЭК с точностью до незначительных деталей совпадает с принятой в СССР системой регламентированной ГОСТом 2.743-82.
Этот том предназначен для первоначального изучения предмета и рассчитан на инженеров и студентов технических вузов. Для понимания его содержания требуются лишь знания работы биполярных и униполярных транзисторов [3] и основ теории электрических цепей.
Н. Волков
Литература
Интегральные микросхемы: Справочник. Под ред. Б. В. Тарабрина. — М.: Радио и связь, 1983.
Ю. М. Кутыркин, А. В. Нефедов, А. М. Савченко. Зарубежные интегральные микросхемы широкого применения: Справочник— М.: Знергоатомиз- дат, 1984.
И. П. Степаненко. Основы микроэлектроники. — М.: Сов,, радио, 1984.
11 Правда, в большинстве переводных книг иллюстрации, как правило, воспроизводятся без изменений, и в них можно встретить американскую систему обозначений.
ПРЕДИСЛОВИЕ АВТОРА
В начале книги на простых примерах из повседневной жизни иллюстрируются трн элементарные логические функции — И, ИЛИ и НЕ. Результаты применения этих простых функций в жизни далеко не всегда заметны невооруженным глазом — гораздо заметнее проявляется действие таких более сложных функций, как выборка, распределение, шифрация и принятие решений.
Из анализа следует, однако, что эти сложные логические функции всегда можно свести к элементарным, но возникает вопрос, какие комбинации элементарных функций дают данную, более сложную фунцию, т. е. как формируются более сложные функции.
В цифровой электронике, к которой относятся и ЭВМ, имеются базовые логические функции, в том числе функции И, ИЛИ и НЕ. В процессе обработки данных также возникает вопрос: как скомбинировать эти функции для получения желаемых более сложных функций, которые, в свою очередь, можно снова скомбинировать н получить функции еще более высокого порядка сложности. Эту процедуру можно продолжать до тех пор, пока мы не получим в результате ЭВМ!
Комбинирование элементарных функций с целью получения сложных функций осуществляется с помощью соответствующих связей между несколькими указанными выше элементарными функциями.
Когда я впервые познакомился с ЭВМ, то самое сильное впечатление на меня произвели огромное количество проводов и мощный интеллект, которым обладала эта конструкция. Вскоре, однако, я убедился, что ЭВМ состоит из взаимозаменяемых однотипных модулей, а именно схем И-НЕ, реализующих комбинацию элементарных функций НЕ и И. Блоки И-НЕ, находившиеся в одних стойках ЭВМ, можно было заменять блоками И-НЕ из других стоек, не нарушая работы ЭВМ. Все электронные ламповые блоки И-НЕ оказались совершенно одинаковыми — разными были лишь межблочные связи. Другими словами, оказалось, что функция данного узла в ЭВМ определяется способом соединения между собой различных функциональных элементов. Д^онтажная схема содержит всю информацию о том, как должен функционировать конкретный автомат, ЭВМ илн робот.
В настоящее время элементарные функциональные узлы, с помощыр которых формируются более сложные функции, размещаются в пластмассовом
или керамическом корпусе с двухрядным расположением выводов. Наиболее сложный функциональный узел реализуется в виде микропроцессора (МП), смонтированного в корпусе с двухрядным расположением 40 выводов и являющегося «сердцем» микроЭВМ.
Микрокомпьютер представляет собой часть цифровой электронной «системы», которая, в свою очередь, также является частью еще более сложной системы с определенной иерархической структурой. Это подтверждают такие названия, как управляющая ЭВМ, устройство управления памятью, вспомогательная и сателлитная ЭВ Л-1 и множество других.
В цифровой электронике к настоящему времени осуществлен переход к общеупотребительным символам для обозначения различных логических функций. Например, до сих пор применяется система обозначений milspec с ее «отличительными формами» элементов. В 1965 г. Международная Электротехническая Комиссия (МЭК) начала разрабатывать более удобную и более простую символику, которая постепенно проникает и в промышленность.
В этом томе мы будем применять обе системы обозначений н поочередно нми пользоваться. Это вызвано тем, что в настоящее время обе системы находят широкое применение.
При описании существующих КМОП-, ТТЛ- н маломощных ТТЛШ-схем в справочниках по цифровым ИС все еще используется «старая» система milspec, однако при составлении дополнений к этим справочникам многие изготовители в настоящее время предпочитают систему МЭК.
Мы много говорили здесь о постепенном переходе от системы milspec к системе МЭК, потому что читатели этой книги, несомненно, еще встретятся как со старой, так и с новой системами обозначений. В гл. 2 показано, что эти системы на самом деле очень похожи друг на друга и комбинированное применение тех н других символов обычно не приводит к недоразумениям.
В книге отражена небольшая часть того опыта, который автор приобрел за 28 лет работы в области цифровой электроники, в том числе и в области разработки ЭВМ. Я надеюсь, что читателю эта книга поможет ориентироваться в похожем на лабиринт увлекательном мире цифровой электроники. Хазерсвуде, 1982 г.
И. Янсен
Глава 1
ВВЕДЕНИЕ В ДИСКРЕТНУЮ СХЕМОТЕХНИКУ И ДВОИЧНОЕ ИСЧИСЛЕНИЕ
.1. Введение
Цифровая обработка данных с помощью автоматических устройств является результатом технического прогресса не только последних десятилетий. Еще в средние века были созданы примитивные по современным понятиям решающие устройства, которые могли выполнять такие несложные вычислительные действия, как сложение и вычитание. Эти вычислительные машины, работавшие на чисто механическом принципе, были столь велики по размерам и дороги, что, конечно же, тогда не могло быть и речи о той популярности, которой пользуются, например, современные карманные калькуляторы.
Эти машины предназначались для исследовательских целей и ими пользовались в основном их изобретатели. Впрочем, это ие означало, что подобные научные разработки были совершенно бесполезными. Они обогащали науку в целом и, конечно, давали определенный вклад в развитие технологии изготовления серийных машин и автоматов в течение последующих веков, в особенности в XIX в. Проблему создания электронных вычислительных машин и автоматов стали широко обсуждать впервые после изобретения радиоламп в начале XX в. В эти годы были созданы различные схемы, которые впоследствии применялись в качестве базовых элементов цифровых схем. Здесь имеются в виду различные генераторы (типа мультивибраторов), а также логические схемы, реализующие функции И, ИЛИ и НЕ (обращения, инверсии), и усилители считывания для магнитных запоминающих устройств (ЗУ). Перед второй мировой войной впервые была сделана попытка создать полномасштабную электронную вычислительную машину (ЭВМ), в которой использовались радиолампы, селеновые диоды и магнитные запоминающие элементы для регистров и ЗУ.
В Голландии развитие вычислительной техники началось после второй мировой войны. Работы в области создания ЭВМ были начаты почти одновременно в Математическом центре в Амстердаме, в лаборатории РТТ1) в Лейдшендаме (д-ром Не-
d Posterijen — Telegrafie — Telefonie — Министерство связи. — Прим, погрев.
херлабом) и в Национальной лаборатории Филипса в Эйндховене.
Как известно, первая ЭВМ, созданная в Математическом центре, была собрана из релейных элементов. Конструкция машины была признана неудачной из-за постоянных сбоев, возникающих в результате загрязнения контактов реле. Уже в начале 50-х годов были разработаны электронные машины, которые имели лучшие характеристики. Первые ЭВМ назывались ARRA (аббревиатура от словосочетания Automatische Relais Rekenmachine Amsterdam), т. e. назывались так же, как и предыдущие машины, которые, как уже говорилось выше, были собраны исключительно из релейных элементов.
Для новых ЭВМ из-за интенсивного тепловыделения многочисленных радиоламп потребовалась эффективная система охлаждения с большими вентиляторами, смонтированными внутри корпуса ЭВМ. Вентильные схемы ARRA собирались из селеновых диодов и радиоламп (двойных триодов), а в качестве запоминающих элементов регистров применялись магнитные кольцевые сердечники. Для хранения команд н других данных использовались барабанные ЗУ. Ввод информации осуществлялся с помощью устройства собственного изготовления для считывания перфолент, а вывод информации — с помощью модифицированной электрической пишущей машинки.
Из-за низкого качества селеновых диодов и относительно быстрого старения радиоламп эту ЭВМ вряд ли можно было рассматривать как высококачественное изделие, пригодное для крупномасштабного производства. Тем не менее ARRA в течение ряда лет использовалась для решения научно-исследовательских задач.
В конце 1957 г. была создана ЭВМ XI, разработанная в Математическом центре и выполненная полностью на транзисторах. Эта ЭВМ впоследствии была запущена в массовое производство существовавшей в то время фирмой N. V. Electro- logica (г. Рейсвейк).
В ЭВМ XI, которая была значительно меньше по размерам, чем ламповые ЭВМ, логические элементы, такие, как схемы И, ИЛИ и обращения (инверсии), были собраны из дискретных компонентов, смонтированных иа печатной плате. Эта плата, снабженная периферийными контактами с покрытием из тонкого слоя золота, собиралась в виде единого модуля. На одной плате располагались две схемы И-НЕ с тремя входами на каждую, которые были изготовлены из ДТЛ-элементов1). Соединения между модулями, необходимые для реализации требуемых вычислительных функций, выполнялись с помощью проводников,
ДТЛ —диодно-траизисториая логика. — Прим, перев.
Рис. 1.1а. Внешний вид ЭВМ PTERA. На переднем плане видна панель управ-ления с электрической пишущей машинкой и устройством для чтения перфо-лент, которые применялись для ввода и вывода данных.
Рис. 1.16, Два регистра из ЭВМ ARRA.Рис. 1.16, Два регистра из ЭВМ ARRA.
Рис. 1.16, Два регистра из ЭВМ ARRA.
Рис. 1.16, Два регистра из ЭВМ ARRA.
концы которых впаивались в разъемы, размещенные в корпусе ЭВМ.
ЭВМ XI имела высококачественную для того времени аппаратуру ввода и вывода информации, в которую входили перфоратор и устройство для считывания перфокарт, быстрое печатающее устройство, устройства для перфорации и чтения перфолент, а также система для работы с магнитными лентами н магнитным дисковым ЗУ.
На рнс. 1.1а и 1.16 приведены фотоснимки первых ЭВМ, иллюстрирующие достижения Голландии в области разработок
Рис. 1.1в. Один модуль из ЭВМ ARRA, транзисторный модуль из ЭВМ Х1 микропроцессоры 8080А и 8085А и ППЗУ типа 2708.
ЭВМ. В частности, иа рис. 1.1а показана ЭВМ PTERA, разработанная РТТ и содержащая около 700 радиоламп и 120 реле. На рис. 1.16 показаны два магнитных регистра из ЭВМ ARRA, которые вместе с АЛУ входили в состав счетно-решающего устройства, а на рис. 1.1в — один ламповый модуль из ЭВМ ARRA, в котором смонтированы две схемы И-НЕ. На этом рисунке мы видим также двойную схему И-НЕ, которая была собрана на транзисторах и использовалась в ЭВМ XI, а рядом с этой схемой—микропроцессоры 8080А и 8085А вместе с ППЗУ типа 2708.
Монтаж ЭВМ, состоящей из дискретных компонентов и проволочных соединений, оказался очень трудоемким процессом, что привело к существенному удорожанию подобных систем. Изменение элементной базы произошло в середине 60-х годов, когда на рынке появились интегральные схемы (ИС) первоначально с небольшой плотностью расположения элементов, например по четыре схемы типа И-НЕ на одном кристалле, а затем и с более высокой плотностью, что позволило реализовать более сложные функции. Под более сложными мы понимаем функции, реализуемые в схемах селекторов, мультиплексоров, демультиплексоров, сумматоров, декадных и шестнадцатеричных счетчиков и других устройств.
Вначале устройства на интегральных схемах были выполнены на ДТЛ-элементах, а затем на ТТЛ-элементах). Последние применяются и в настоящее время.
Позднее семейство цифровых схем пополнилось КМОП- структурами), которые в настоящее время находят все большее применение, а ТТЛ-схемы продолжают совершенствоваться в. направлении увеличения скоростей переключения и уровня допустимого тепловыделения.
Благодаря высокой степени интеграции (несколько десятков схем И-НЕ и ИЛИ-HE на одном кристалле) стоимость цифровых схем существенно снизилась. Кроме того, совершенствование технологии изготовления привело к росту производства ИС. Указанные факторы повлияли на стоимость ЭВМ, тем более что за счет меиьших размеров модулей на одной плате стало- возможным разместить большее число ИС. Небольшие по размерам вставные модули типа использованных в ЭВМ XI были заменены одной большой платой с десятками ИС. Такие платы затем соединяются с другими платами.
Взаимные соединения между отдельными платами, осуществляемые с помощью разъемов, первоначально производились
в стойках с применением монтажа накруткой или стежковой сваркой, однако в дальнейшем от этой технологии отказались, чтобы освободить место для печатного монтажа на обратной стороне платы.
В середине 60-х годов был достигнут большой прогресс в разработке МОП-траизистора— элемента с ничтожно малым тепловыделением и простой конструкцией. Эти факторы позволили изготовить ИС с еще более высокой плотностью расположения элементов, что, в свою очередь, привело к сборке целого процессора (т. е. основы ЭВМ) иа одном кристалле небольших размеров.
В начале 70-х годов фирме Intel (США) удалось разработать микропроцессор (рР), хотя вначале его набор команд и разрядность шины данных были небольшими. За первым микропроцессором типа 4004 вскоре был создан микропроцессор типа 8008 с 8-разрядной шиной передачи данных, а затем — микропроцессор 8080 с более совершенной системой команд.
В настоящее время разрабатываются микропроцессоры с 16-разрядными шинами передачи данных (1 бит=1 двоичному числу) и с еще большим набором команд. Эти микропроцессоры изготавливаются теперь многими фирмами.
Одновременно с созданием микропроцессоров разрабатывались полупроводниковые ЗУ на МОП-транзисторах, поэтому в настоящее время уже на одной плате можно разместить целый компьютер. Цена такого компьютера составляет от сотни до нескольких тысяч долларов, в зависимости от объема ЗУ и состава системы внешних устройств для ввода данных и вывода на магнитную ленту.
С появлением микропроцессоров область применения ЭВМ существенно расширилась. Если вначале компьютеры применялись только в научно-исследовательской работе и АСУ, то сегодня их можно встретить и в швейных машинках, бензоколонках и в кассовых аппаратах. Можно назвать также персональные компьютеры, которые используются не только любителями разнообразных хобби, но и профессионалами, занимающимися разработкой проектов автоматизации систем распределения газа, электричества и воды и других систем управления процессами.
Несмотря на интенсивную разработку микропроцессоров потребность в схемах на ТТЛ- и КМОП-элементах с относительно невысокой степенью интеграции остается, как и прежде, большой. Это связано с тем, что такие элементы обеспечивают -большую гибкость при разработке логических схем, предназначенных для применений, в которых важную роль играют скорость переключения, небольшие размеры и небольшая стоимость. Микропроцессор для этих применений часто менее эф-
■схем данного типа. Поэтому первое, что мы собираемся здесь «сделать, — это изучить более подробно основные логические •функции н их возможности.
В цифровой технике используются схемы, имеющие два состояния, обозначаемые нулем и единицей или словами ДА и НЕТ. Когда требуется обработать или запомнить какие-то чис- .ла, то оии представляются в виде определенных комбинаций единиц и нулей. Разумеется, можно задать вопрос: а почему в цифровых схемах всегда используются только нули и единицы? •Ответ простой; это связано с тем, что вход и выход логической схемы могут находиться только в двух состояниях. Одно состояние такой схемы характеризуется напряжением О В, а другое — напряжением 4-5 В. Другая комбинация напряжений может • состоять из 0 и—5 В.
Выбор рабочего уровня напряжения зависит от параметров транзисторных схем, которые применяются для реализации данной функции. В ТТЛ-схемах рабочими уровнями напряжения являются 0 и 4-5 В, при этом мы говорим, что О В соответствует нулю, а 4-5 В — единице. В специальной литературе эту логику называют положительной, потому что логической •единице соответствует положительное напряжение. Это напряжение не обязательно должно быть равно точно 4-5 В (единице может соответствовать и напряжение 4-3,5 В). То же самое справедливо и для логического нуля, потому что, например, напряжение 4-0,8 В наряду с напряжением 0 В можно использовать для представления нуля.
Предельные значения напряжений для представления единицы и нуля (т. е. область допустимых значений) обычно указывает фирма — изготовитель данной схемы, потому что ей известно, как данная схема реагирует на отклонение уровня напряжения от номинала.
В ТТЛ-схемах на каждом из входов допускается нулевой уровень не выше 0,8 В и единичный уровень не ниже 2 В. При этом изготовитель гарантирует, что нулевой уровень всегда будет иметь значение, меньшее или равное 0,4 В, а единичный уровень — значение, большее 2,4 В. Современные ТТЛ-схемы из серии SN74 работают с напряжением питания 4-5 В, и это значение является одновременно самым высоким напряжением, которое может давать единицу.
Очевидно, что данные значения напряжения для представления единицы н нуля имеют смысл в предположении, что выходная нагрузка находится в допустимых пределах. В специальной литературе для этого используется термин «коэффициент разветвления по выходу». Под ним понимают число входов схем определенного типа, которые могут быть связаны с одним вьы ходом. Смысл данного термина станет более ясным, когда мы
Дискретная схемотехника и двоичное исчисление1^ рассмотрим логическую комбинацию схем, реализующих определенную логическую функцию.
Понятие функции, особенно в случае логических схем, невсегда является тривиальным и требует пояснения. Ниже это понятие раскрывается на ряде примеров, взятых нз жизни.
Предположим, что мы хотим купить автомобиль. Исход этой' операции зависит от ряда факторов, называемых переменными.. Прежде всего мы должны располагать необходимой суммой денег. Кроме того, должны иметь права на вождение автомобиля! и потребность в приобретении автомобиля.
Схематически это выглядит следующим образом:
А. Имеются ли деньги иа приобретение автомобиля?
Да
Б. Имеются ли права на вождение автомобиля?
Да_
Приобрести автомобиль: ДА
В. Имеется ли потребность в приобретении автомобиля?
Да
Входные переменные
Логическое решение
Здесь решение зависит от трех факторов — вопросов, на каждый из которых можно ответить словом ДА. Мы называем такую функцию функцией И, потому что И деньги на приобретение, И наличие прав на вождение должны подкрепляться еще И потребностью в приобретении автомобиля.
Мы говорим, что все входные переменные должны иметь значение ДА для того, чтобы результатом было также ДА.
Если же одна или большее число входных переменных име- , ет значение НЕТ, то результатом также будет НЕТ. Для этого случая связь между логическим результатом и входными переменными выражается функцией ИЛИ.
Составим таблицу, в которой всем переменным приписаны значения ДА или НЕТ, и посмотрим, каким будет результат.. Такую таблицу называют таблицей истинности (рис. 1.3).
Из таблицы истинности видно, что для получения положительного результата (ДА) все входные переменные должны иметь положительные значения (ДА). Во всех других случаях результат будет отрицательным (НЕТ), потому что ИЛИ первая, ИЛИ вторая, ИЛИ третья, ИЛИ какая-то другая по счету входная переменная имеют отрицательные значения (НЕТ).
Функция ИЛИ для положительных значений реализуется аналогичным образом. Пример такой функции дан на рис. 1.4. Мы можем написать что-нибудь только тогда, когда у нас име-
Входные переменные
Логическое решение
Деньги
Права на вождение
Потребность
Сделана ли покупка?
0
НЕТ
НЕТ
НЕТ
НЕТ)
1
НЕТ
НЕТ
ДА
НЕТ
2
НЕТ
ДА
НЕТ
НЕТ
3
НЕТ
ДА
ДА
НЕТ
Функция ИЛИ для НЕТ
4
ДА
НЕТ
НЕТ
НЕТ
-5
ДА
НЕТ
ДА
НЕТ
6
ДА
ДА
НЕТ
НЕТ
7
ДА
ДА
ДА
ДА
Функция И для ДА
Входные переменные
Логическое решение
Деньги1
Права на вождение
Потребность
Сделана ли покупка?
0
0
и
0
°
1
0
0
1
0
2
0
1
0
0
3
0
1
1
0
■ Функция ИЛИ для нулей
4
1
0
0
0
5
1
0
1
0
€
1
1
0
0
7
1
1
1
1
Функция И для единиц
Рис. 1Л Таблица истинности для функции И, выраженная через ДА и НЕТ или 1 и 0.
Входные переменные
Логическое решение
Имеется ли ручка?
Имеется ин карандаш?
Имеется ли! пишущая машинка?’
Можно ли писать?
НЕТ
НЕТ
НЕТ
НЕТФункция И для НЕТ
НЕТ
НЕТ
ДА
ДА
НЕТ
ДА
НЕТ
ДА
НЕТ
ДА
ДА
ДА
„ лФункция ИЛИ для ДА
ДА
НЕТ
НЕТ
ДА?
ДА
НЕТ
ДА
ДА
ДА
ДА
НЕТ
ДА
ДА
ДА
ДА
ДА)4
Рис. 1.4. Таблица истинности для функции ИЛИ, выраженная через ДА н НЕТ.
•ется ИЛИ ручка, ИЛИ карандаш, ИЛИ пишущая машинка, ИЛИ несколько этих предметов одновременно. Подобную ситуацию можно также отобразить в таблице. Если на вопросы о наличии по крайней мере одной входной переменной будут ответы ДА, то в колонке результатов мы также найдем ответ ДА. Только в том случае, когда И карандаша, И ручки, И пишущей машинки в наличии не будет, результирующим ответом будет НЕТ. Последнее показывает, что функция ИЛИ для положительных значений (ДА) всегда ведет себя как функция И .для отрицательных значений (НЕТ).
Итак, мы установили, что функция И для положительных .значений будет одновременно функцией ИЛИ для отрнцатель-
бумагаРуикаКарандашПишущая машинкабумагаРуикаКарандашПишущая машинкаРис. 1.5. Комбинированная функция И/ИЛИ.Рис. 1.5. Комбинированная функция И/ИЛИ.
бумага
Руика
Карандаш
Пишущая машинка
бумага
Руика
Карандаш
Пишущая машинка
Рис. 1.5. Комбинированная функция И/ИЛИ.
Рис. 1.5. Комбинированная функция И/ИЛИ.
яых значений. И наоборот, функция ИЛИ для положительных значений приводит к функции И для отрицательных значений. Этот вывод весьма существен и из него следует, что в цифровых устройствах схему И можно использовать для реализации функции ИЛИ, а схему ИЛИ — для реализации функции И.
На рис. 1.5 приведен еще один пример логической схемы, состоящей из функций И и ИЛИ. Входные переменные, необходимые для реализации процесса письма, приведены здесь в виде надписей. Чтобы начать писать, мы должны иметь ИЛИ ручку, ИЛИ карандаш, ИЛИ пишущую машинку, н, кроме того, наряду с одним из названных орудий письма мы должны иметь еще И бумагу. Вопросы, относящиеся И к орудиям письма, И к бумаге, должны иметь положительные ответы, чтобы в результате появилось что-либо написанное.
Другим примером логической комбинации схем И н ИЛИ является схема ИСКЛЮЧАЮЩЕЕ ИЛИ. На рис. 1.6 приведена таблица, в которой проиллюстрирована связь между входными переменными и результатом функции ИСКЛЮЧАЮЩЕЕ ИЛИ, т. е. дано описание этой функции. Входные команды — переменные ВПЕРЕД н НАЗАД вызывают в общем случае какое-то движение. Если на вопросы, относящиеся к командам ВПЕРЕД и НАЗАД, будут ответы ДА, то движение осущест-
вится. При ответах НЕТ движения не произойдет. То же самое получится, когда переменные ВПЕРЕД и НАЗАД появятся одновременно. Говорят, что движение происходит только тогда, когда ВПЕРЕД имеет значение ДА или НАЗАД имеет значение ДА.
ВхоОнме переменныеРезультатВпередНазарДвижение?НЕТНЕТНЕТНЕТДЯДЯДЯНЕТ~ЯДЯНЕТВхоОнме переменныеРезультатВпередНазарДвижение?НЕТНЕТНЕТНЕТДЯДЯДЯНЕТ~ЯДЯНЕТ6 & с о I 1 х о к1. к О6 & с о I 1 х о к1. к ОРис. 1.6. Таблица истинности для ИСКЛЮЧАЮЩЕГО ИЛИ,Рис. 1.6. Таблица истинности для ИСКЛЮЧАЮЩЕГО ИЛИ,
ВхоОнме переменные
Результат
Вперед
Назар
Движение?
НЕТ
НЕТ
НЕТ
НЕТ
ДЯ
ДЯ
ДЯ
НЕТ
~Я
ДЯ
НЕТ
ВхоОнме переменные
Результат
Вперед
Назар
Движение?
НЕТ
НЕТ
НЕТ
НЕТ
ДЯ
ДЯ
ДЯ
НЕТ
~Я
ДЯ
НЕТ
6 & с о I 1 х о к
1. к О
6 & с о I 1 х о к
1. к О
Рис. 1.6. Таблица истинности для ИСКЛЮЧАЮЩЕГО ИЛИ,
Рис. 1.6. Таблица истинности для ИСКЛЮЧАЮЩЕГО ИЛИ,
Примечательным свойством ИЛИ является также то, что в ременные имеют значение ДА НЕТ.Примечательным свойством ИЛИ является также то, что в ременные имеют значение ДА НЕТ.функции ИСКЛЮЧАЮЩЕЕ случае, когда обе входные пе- или НЕТ, результатом будетфункции ИСКЛЮЧАЮЩЕЕ случае, когда обе входные пе- или НЕТ, результатом будет
Примечательным свойством ИЛИ является также то, что в ременные имеют значение ДА НЕТ.
Примечательным свойством ИЛИ является также то, что в ременные имеют значение ДА НЕТ.
функции ИСКЛЮЧАЮЩЕЕ случае, когда обе входные пе- или НЕТ, результатом будет
функции ИСКЛЮЧАЮЩЕЕ случае, когда обе входные пе- или НЕТ, результатом будет
б перед и назадб перед и назадРис. 1.7. Схема ИСКЛЮЧАЮЩЕГО ИЛИ.Рис. 1.7. Схема ИСКЛЮЧАЮЩЕГО ИЛИ.
б перед и назад
б перед и назад
Рис. 1.7. Схема ИСКЛЮЧАЮЩЕГО ИЛИ.
Рис. 1.7. Схема ИСКЛЮЧАЮЩЕГО ИЛИ.
Логическая схема на рис. 1.7 показывает, как можно реализовать функцию ИСКЛЮЧАЮЩЕЕ ИЛИ прн помощи одной функции ИЛИ, двух функций И и одной функции НЕ. На рис, 1.8 приведена таблица истиниости для функции обращения, Здесь мы имеем весьма простую функцию, потому что значение входной переменной ДА инициирует значение выходной, переменной НЕТ для функции НЕ и, наоборот, для входных
Таблица истинностиТаблица истинностиДЯДЯОтрицание или Функ- Внешнее позиция обращениявеское значениеНЕТОтрицание или Функ- Внешнее позиция обращениявеское значениеНЕТНЕМхНЕМхВХОД \ВЫХОДВХОД \ВЫХОДДЯНЕТДЯНЕТНЕТДЯНЕТДЯЗнак отрицанияЗнак отрицанияВнутренние логические\значенияВнутренние логические\значенияНЕТНЕТ\НЕ\НЕДДДД
Таблица истинности
Таблица истинности
ДЯ
ДЯ
Отрицание или Функ- Внешнее позиция обращениявеское значение
НЕТ
Отрицание или Функ- Внешнее позиция обращениявеское значение
НЕТ
НЕ
Мх
НЕ
Мх
ВХОД \ВЫХОД
ВХОД \ВЫХОД
ДЯ
НЕТ
ДЯ
НЕТ
НЕТ
ДЯ
НЕТ
ДЯ
Знак отрицания
Знак отрицания
Внутренние логические\значения
Внутренние логические\значения
НЕТ
НЕТ
\НЕ
\НЕ
ДД
ДД
I Знак отрицанияВнешнее логическоезначение
Рис. 1.8. Функция обращения (инверсии) с таблицей истинности.
переменных со значениями НЕТ мы получим значение ДА для функции НЕ.
Функция обращения (инверсии) обозначается символами, показанными на рнс. 1.9. В цифровой схемотехнике вместо термина «обращение» в большинстве случаев используется термин «инверсия».
ВхобЯВхобЯЗнак отрицанияЗнак отрицанияаа
Вхоб
Я
Вхоб
Я
Знак отрицания
Знак отрицания
а
а
Знак отрицанияЗнак отрицаниябб
Знак отрицания
Знак отрицания
б
б
Рис. 1.9. Символы, применяемые для описания функции обращения.
а и б — по американской спецификации mllspec; в —стандарт МЭК 117-15. В данном случае показан инвер-тированный выход. Вход также может быть инвертиро-ван и знак отрицания будет помещен у рассматриваемо-го входа, как на ряс. 1.8.
Если вернуться к логической схеме функции ИСКЛЮЧАЮЩЕЕ ИЛИ, можно увидеть, что для функции ИЛИ значение ДА получится в случае, если ИЛИ переменная ВПЕРЕД, ИЛИ переменная НАЗАД, ИЛИ обе переменные одновременно будут иметь значение ДА.
Для функции И значение ДА получится, если переменные ВПЕРЕД и НАЗАД будут иметь значения ДА. Инвертируя этот результат, мы получим на входе истинной функции И значение НЕТ. А из этого следует, что движения не произойдет, потому что при наличии движения оба входа функции' И должны иметь значения ДА.
С другой стороны, варианты ВПЕРЕД — ДА, НАЗАД—НЕТ и ВПЕРЕД—НЕТ и НАЗАД—ДА дают для функции ИЛИ. значение ДА. При этом функция И даст результат НЕТ, однако после инверсии на входе истинной функции И получится снова значение ДА. Обе входные переменные этой функции И теперь имеют значения ДА н результатом будет движение со значением ДА.
Эти примеры являются одними из многих тысяч возможных, которые мы могли бы здесь привести.
Мы ежедневно принимаем логические решения, основываясь на известных нам факторах, но нам и в голову не приходит,, что мы бессознательно пользуемся функциями И и ИЛИ.
Известно, что решение может быть положительным (ДА) г если какая-то входная переменная имеет значение НЕТ. Рассмотрим пример из повседневной жизни: мы собираемся идти на прогулку. Предположим, что дождя нет и у нас выходной день. Если мы назовем одну переменную НЕТ-ДОЖДЯ, а другую— СВОБОДЕН, то обе переменные должны иметь значения ДА, чтобы прогулка состоялась. Переменная НЕТ-ДОЖДЯ обозначается в логике знаком ДОЖДЬ, т. е. словом ДОЖДЬ с чертой наверху (или с апострофом, т. е. ДОЖДЬ).
Рассмотрим теперь более подробно некоторые варианты. Если переменная ДОЖДЬ имеет значение ДА, это означает, что дождя нет.
Тогда переменная ДОЖДЬ без черты отрицания должна иметь отрицательное значение НЕТ. Если же переменная:
Входные переменные
Логическое решение
Отправляться ли на прогулку?
дождь
СВОБОДЕН
0
0
0
0
1
0
1
0
0
1
1
1
Рис. 1.10. Таблица истинности для задачи «прогулка», созданная на основе символического представления логической функции (функции И).
, Знак отрицания Ao^b-И\м Решение, Знак отрицания Ao^b-И\м РешениеЗнак отрицанияЗнак отрицания^НЕТ- "Заводен^НЕТ- "Заводен>>АОЖЗЬ УДЯ)АОЖЗЬ УДЯ)Внешнее логическое значениеВнешнее логическое значениеВнешнее -логическое значениеВнешнее -логическое значениедл-- СЬобаНенДР.-дл-- СЬобаНенДР.-'Идя (ДЯ)'Идя (ДЯ)РешениеДЯРешениеДЯВходные переменныеЛогическое решениеОтправляться ли на прогулку?ДОЖДЬСВОБОДЕН,НЕТНЕТНЕТНЕТДАНЕТДАНЕТНЕТДАДАДАВходные переменныеЛогическое решениеОтправляться ли на прогулку?ДОЖДЬСВОБОДЕН,НЕТНЕТНЕТНЕТДАНЕТДАНЕТНЕТДАДАДАВнутреннее значениеВнутреннее значение
, Знак отрицания Ao^b
-И\м Решение
, Знак отрицания Ao^b
-И\м Решение
Знак отрицания
Знак отрицания
^НЕТ- "Заводен
^НЕТ- "Заводен
>
>
АОЖЗЬ УДЯ)
АОЖЗЬ УДЯ)
Внешнее логическое значение
Внешнее логическое значение
Внешнее -логическое значение
Внешнее -логическое значение
дл-- СЬобаНен
ДР.-
дл-- СЬобаНен
ДР.-
'Идя (ДЯ)
'Идя (ДЯ)
РешениеДЯ
РешениеДЯ
Входные переменные
Логическое решение
Отправляться ли на прогулку?
ДОЖДЬ
СВОБОДЕН,
НЕТ
НЕТ
НЕТ
НЕТ
ДА
НЕТ
ДА
НЕТ
НЕТ
ДА
ДА
ДА
Входные переменные
Логическое решение
Отправляться ли на прогулку?
ДОЖДЬ
СВОБОДЕН,
НЕТ
НЕТ
НЕТ
НЕТ
ДА
НЕТ
ДА
НЕТ
НЕТ
ДА
ДА
ДА
Внутреннее значение
Внутреннее значение
Если переменная ДОЖДЬ уже была в нашем распоряжении, ранее (например, получилась из предшествующего отрицания),, то знак отрицания на входе в блок функции И можно убрать, как это показано на рис. 1.10, из которого видно, что в обоих символических изображениях существует различие между внутренними и внешними логическими значениями.
Если символическое изображение содержит один дополнительный символ внутри квадратной рамки (в данном случае на .рис. 1.10 И), то это означает, что внутреннее логическое значение— как истинное, т. е. ДА, так и ложное, т. е. НЕТ — на одном из входов-выходов совпадает с внешним логическим значением для рассматриваемого входа или выхода.
Рис. 1.11. Пример логической схемы. Два варианта логической схемы представляют одну и ту же сложную функцию.
с —со знаками отрицания н.а входе в функциональный блок; б — со знаками отрицания, размещенными по возможности на выходах функциональных блоков. Здесь также появляется вход, который снабжается знаком отрицания.
функциональных блоков. В схеме на рис. 1.11,6, наоборот, на входах и выходах блоков мы находим переменные как с чертой отрицания, так н без нее.
Отсюда понятно, что различия в правилах использования теоретических и практических логических схем, так же как и действие символов, указанных на этих схемах, для профессионала-схемотехника довольно запутанны, поэтому неудивительно,, что он не делает различия между отрицанием и «обращением» и, следовательно, употребляет наравне термины «обращение» и «инверсия», тем более что функция НЕ также используется для того, чтобы согласовать между собой логические уровни напряжения. К этим проблемам согласования понятий в случае напряжений низкого и высокого уровней мы еще вернемся в гл. 2.
Для проектирования теоретических и практических логичен ских схем разработаны указания, которые изданы Междуна-
родной Электротехнической Комиссией и были приняты после тщательных и длительных исследований, выполненных рабочей группой, образованной из специалистов — представителей нескольких стран. В соответствии с этими указаниями в теоретических и практических (электронных) схемах следует использовать разные символы, что облегчает понимание соответствующих схем. Эти символы также обсуждаются в гл. 2.
Функции И-НЕ и ИЛИ-НЕ
В предыдущем разделе было показано, что комбинаторные функции, состоящие из функций И и НЕ, а также ИЛИ и НЕ, описываются функциями И-НЕ и ИЛИ-HE соответственно. Среди логических решений, которые мы принимаем ежедневно, часто встречаются такие, когда для всех входных переменных со значением ДА результатом оказывается решение- НЕТ (функция И-НЕ).
Например, нам нужно принять решение о покупке велосипеда. Если старый велосипед еще «на ходу» н его шины хорошие^ решение о покупке нового велосипеда может оказаться отрицательным, т. е. НЕТ. Таким образом, здесь мы имеем две входные переменные со значением ДА, однако в результате приходим к отрицательному решению НЕТ.
Как уже говорилось выше, в цифровой логике нам известна функция инверсии (обращения, отрицания), которая обозначается с помощью маленького кружка на входе или выходе соответствующего логического символа. Если этот кружок появится после символа функции И или ИЛИ, как показано на рис» 1.11,5, то такой символ с кружком будет обозначать теперь- функцию И-НЕ или ИЛИ-HE соответственно.
Функции запоминания. Методы кодирования (шифрации) информации
С помощью рассмотренных выше логических функций И,. ИЛИ, НЕ образуются входные переменные, которые мы вызываем из нашего личного запоминающего устройства (ЗУ), т. е. мозга. Глядя в окно, мы убеждаемся, что погода плохая, и отмечаем это в уме. При этом мы размышляем о том, располагаем ли мы свободным временем. На основе этих сведений, которые мы запомнили, мы принимаем решение—следует ли выходить на улицу. Решение, которые мы примем (ДА или НЕТ), мы также запомним.
На самом деле сейчас мы произвели обработку информации,, потому что значеиня ДА или НЕТ говорят уже нечто определенное относительно входных переменных и этот факт несет те-
лерь определенную информацию, т. е. наше логическое решение .является по существу актом обработки информации. В цифро- .вой электронике для хранения информации также используют память, которую иногда называют электронным мозгом. Его .ячейки могут запоминать 1 или 0 (ДА или НЕТ).
Запоминающее устройство, в котором можно хранить последовательности единиц и нулей, называется регистром. Регистр часто используется в качестве оперативного ЗУ для временного хранения информации. ЗУ большего объема, в котором можно охранить несколько десятков тысяч единиц и нулей, мы будем ,называть просто ЗУ, а в тех случаях, когда цифровые блоки,
Вхоб банных
(ДД или НЕТ) п Выход банных
(1 или О)^на-Ufl или НЕТ)
> юшря(/ ила 0) |ягейка
Вхоб Оля сиитыбония (по коноиде ДДН) перебить банные)
Рис. 1.12. Ячейка ЗУ.
^которые обрабатывают данные, разделены с этим ЗУ в пространстве—внешним ЗУ. На рис. 1.12 приведена схема одной : ячейки ЗУ.
Вход ячейки ЗУ связан с источником информации «Данные», который генерирует сигналы ДА илн НЕТ (1 или 0). До тех пор пока мы не даем никакой команды о приеме информации, в эту ячейку ничего не записывается. На выходе ячейки информация, которая была записана в нее ранее, появится в форме ДА или НЕТ (1 или 0).
Если же мы подадим команду ДА (1) на считывающий (управляющий) вход, ячейка перейдет в новое состояние и запомнит входную информацию.
Если регистр состоит только из одной ячейки, как это показано на рис. 1.12, мы говорим об одноразрядном регистре. Одноразрядные регистры находят применение в цифровой электронике для временного хранения единиц и нулей. В электронике более широко применяются многоразрядные регистры, потому что одноразрядные регистры имеют слишком малый объем памяти.
Поговорим теперь о «шифрацни информации», которая позволяет представлять данную величину более подробно. Обычно с помощью слов ДА н НЕТ мы можем описать всего лишь два .логических состояния этой величины. С другой стороны, еслк
Десятичная цифра
вз
52
61
во
0
НЕТ
НЕТ
НЕТ
НЕТ
1
НЕТ
НЕТ
НЕТ
ДА
2
НЕТ
НЕТ
ДА
НЕТ
3
НЕТ
НЕТ
ДА
ДА
4
НЕТ
ДА
НЕТ
НЕТ
5
НЕТ
ДА
НЕТ
ДА
6
НЕТ
ДА
ДА
НЕТ
7
НЕТ
ДА
ДА
ДА
8
ДА
НЕТ
НЕТ
НЕТ
9
ДА
НЕТ
НЕТ
ДА
Рис. 1.13. Кодовая таблица десятичных цифр, выраженная через ДА или НЕТ.
мы захотим представить один нз десяти возможных символов (слов), понадобится код, состоящий не менее чем из 4 битов 1\
На рис. 1.13 приведена кодовая таблица, в которой с помощью системы обозначений, использующей значения ДА и НЕТ, показаны состояния разрядов (битов) от SO до S3 включительно при реализации этих символов.
Десятичное число
Кодирование
5
6
3
4
С помощью двоичных цифр
С помощью слов Да (Д) н Нет (Н)
0 10 1
Н Д Н Д
0 110
н Д Д Н
0 0 11
н н д д
0 1 0 0
н д н н
Рис. 1.14. Кодирование десятичного числа 5634 в виде четырех групп двоичных цифр (1 ИЛИ 0, ДА или НЕТ).
С помощью групп из 4 битов мы можем записать десятичные числа, как показано на рис. 1.14. Например, число 5634 можно- записать четырьмя группами по 4 бита в каждой. Код, который фигурирует в этом примере, называется двоично-десятнч-
Р Бит (сокращение от английских слов binary digit)—двоичная цифра,, переменная, принимающая одно из двух значений 0 или 1. — Прим. ред.
иым кодом (BCD-кодом1)), и о нем мы еще будем говорить ниже.
В таблице на рис. 1.15 показано, как возрастают возможно- -сти кодирования, когда мы переходим от однобитового кода к двух-, трех- и четырехбитовым кодам. С помощью однобитового кода мы можем выделить одно состояние из двух, а с помощью двухбнтового, трехбитового и четырехбитового — соответственно 1 из 4, 1 из 8 и 1 из 16. Отсюда видно, что возмож-
Рис. 1.15. Возможности шпфрации с помощью 1, 2, 3 и 4 двоичных цифр (битов).
1ности кодирования возрастают как степень числа 2, потому что 2] = 2, 22 = 4, 23 = 8 и т. д. Для хранения десятичного числа из 4 цифр нам потребуется регистр на 16 битов. Конечно, можно «ограничиться и меньшим числом битов, если не сохранять разбиение на группы по 4 бита для каждой цифры десятичного числа, а выполнить прямое кодирование в двоичной (бинарной) системе. Применение двоичной системы рассмотрено в следую
щем разделе.
— В процессе обработки данных часто требуется по внешней команде сдвигать информацию, находящуюся в регистре, вправо или влево на один или большее число битов. На рис. 1.16 показано, как осуществляется такой сдвиг.
Предположим, что регистр содержит группу битов, образующих состояние I. Если сдвинуть все биты иа один разряд вправо, то получится состояние II. Если затем снова сдвинуть все
о BCD — сокращение от английского словосочетания Binary — Coded — Decimal. — Прим,, перев.
биты на одни разряд влево, то получится состояние III, которое идентично состоянию I. Бит, который выдвинулся из самого правого квадрата состояния I, снова появляется в самом левом квадрате регистра (состояние II), так что никакой потери информации здесь не произойдет. Аналогичным образом, бит, выдвинутый из самого левого квадрата, будет перемещен в самый правый квадрат (т. е. в ячейку) регистра. Подобный лро-
Состояние!Состояние!Состояние!!Состояние!!Состояние!Состояние!Рис. 1.16. Сдвиги битов в регистре.Рис. 1.16. Сдвиги битов в регистре.
Состояние!
Состояние!
Состояние!!
Состояние!!
Состояние!
Состояние!
Рис. 1.16. Сдвиги битов в регистре.
Рис. 1.16. Сдвиги битов в регистре.
цесс называется циклическим сдвигом. Если необходимо, выдвинутые наружу биты можно вообще удалить из регистра, т. е. сдвинуть их безвозвратно. Это соответствует случаю, когда нарушается связь между самым старшим (наиболее значимым) и самым младшим (наименее значимым) битами.
Операции сдвига позволяют ввести в регистр информацию, которая поступает на вход в виде набора битов, которые следуют во времени один за другим (т. е. последовательно). Такие наборы битов поступают обычно в регистр только через одну информационную линию. Возможна ситуация, когда все биты поступают в регистр одновременно (т. е. параллельно). В этом случае число информационных линий равно числу битов.
Регистры также могут обеспечивать как последовательную, так н параллельную обработку информации. Например, присчитывании информации можно применять оба типа обработки. На рис. 1.17 показаны различные операции, которым подвергается информация в обоих случаях. Чаще всего регистры воз- 3-597
вращаются в исходное состояние с помощью внешней команды, которая называется «сброс на нуль». Эта команда переводит одновременно все биты данного регистра в состояние «О»,
Сложные функции
В повседневной жизни наряду с основными (базовыми) логическими функциями типа И, ИЛИ, НЕ мы часто используем также н более сложные функции, которые являются комбинациями базовых.
СЭбиг блебоСббигбпрцбаСЭбиг блебоСббигбпрцбаДве такие функции мы уже упоминали в предыдущих разделах. Функция выборки (селекции) позволяет нам выбрать
СЭбиг блебо
Сббигбпрцба
СЭбиг блебо
Сббигбпрцба
битПз
бшпВ2
битВ,
битП0
Параллельный ббоЛ
Параллельный быбаО
-Паслебоват. быбоб Паслебобагп.ббоб
Паслебобат. 66oQ - ЛослеОобат.-* Выбей
Рис. 1.17, Регистр с последовательными и параллельными вводом и выводом.
один вариант из некоторого набора возможных вариантов. Например, в обувном магазине мы выбираем для себя обувь, руководствуясь определенными критериями типа времени года, размера, цвета обуви и т. д.
Вторая функция — функция кодирования — позволяет нам представить наши идеи, например, в виде письменного текста, который можно затем прочитать с помощью функции дешифрации. Бумага выполняет здесь роль запоминающей среды.
Пример функции выборки приведен на рис. 1.18. С помощью выборочных переменных 51 и 52 мы можем производить селекцию данных по информационным входам DATA 1 и DATA 2. Как происходит выборка, можно понять из следующих примеров. Рассмотрим случай, когда на вход 51 поступает сигнал 1, а на вход 52 — 0, при этом вся информация из канала DATA 1 проходит без изменений на выход. Таблица истинности функции И приведена в середине рисунка и из нее следует, что соответствующий селектор И-А действительно будет выбирать данные из канала DATA1, если 51 равно 1. Во всех случаях, когда DATA 1=0 и 51 = 1, выходное значение функции И согласно таблице истинности будет равно 0. Если DATA1 = 1^h 51 = 1, то выход И равен I. Мы видим, что при 51 = 1 данный
Функция ИЛИФункция ИЛИо / ^DATAi Выдрано / О —ОЛТЯ 2 Выдранао / ^DATAi Выдрано / О —ОЛТЯ 2 Выдрана5/О О {5/О О {32 а / О32 а / ОВЛТД1У]ДТЛ2,ВЛТД1У]ДТЛ2,ООООО / о /О / о /Выдирки нет ДАТА 2 Выдрано ДАТА1 Выдрано Одновременно выдраны несуществующие ОЛТА 1 и DATAZВыдирки нет ДАТА 2 Выдрано ДАТА1 Выдрано Одновременно выдраны несуществующие ОЛТА 1 и DATAZ
Функция ИЛИ
Функция ИЛИ
о / ^DATAi Выдрано / О —ОЛТЯ 2 Выдрана
о / ^DATAi Выдрано / О —ОЛТЯ 2 Выдрана
5/
О О {
5/
О О {
32 а / О
32 а / О
ВЛТД1У]ДТЛ2,
ВЛТД1У]ДТЛ2,
О
О
О
О
О / о /
О / о /
Выдирки нет ДАТА 2 Выдрано ДАТА1 Выдрано Одновременно выдраны несуществующие ОЛТА 1 и DATAZ
Выдирки нет ДАТА 2 Выдрано ДАТА1 Выдрано Одновременно выдраны несуществующие ОЛТА 1 и DATAZ
(селекции).(селекции).выходвыходРис. 1,18. Функция выборки
(селекции).
(селекции).
выход
выход
будет повторять информацию (0 или 1), поступающую на вход DATA 1. В таблице истинности эти два состояния указаны стрелками с надписью «выбрано». Если селектирующий вход 52 имеет значение 0, то для нижней схемы И-В таблица истинности дает значения, указанные стрелками с надписью «выборки нет». Из таблицы также следует, что в обоих состояниях на выходе И-В появится 0. Таким образом, функция И-В не передает никакой информации.
Если теперь изменить полярность селектирующих входов, т. е. пусть 52=1 и 51 = 0, то по информационной линии DATA 2 произойдет выборка. Присоединим выходы обоих блоков И-A и И-В ко входу блока ИЛИ, таблица истинности которой приведена в правом верхнем углу рис. 1.18. Видно, что когда один из входов (Ei или Е2) равен 1, выход ИЛИ также становится равным 1. Нуль на выходе ИЛИ появляется при Ei=E2 = 0. За счет выборки с помощью функций И-A и И-S од-
на из переменных (EY или E2) будет всегда равна 0. Другая переменная при этом изменяется в зависимости от информации DATA, которая поступает на соответствующие входы DATA 1 и DATA 2. Таким образом, более сложная функция выборки действительно является комбинацией основных (базовых) функций И и ИЛИ.
Рис. 1.19. Дешифратор двоичного кода.
а—обращение в виде функции НЕ; б —обращение в виде знаков отрицания перед соответствующими входами.
Другим примером более сложной функции является дешифратор, схема которого приведена на рис. 1.19. Входные переменные А и В могут, как следует из таблицы значений функции, образовывать различные двоичные конфигурации. С двумя битами можно получить четыре конфигурации. Эти конфигурации приводятся повторно там, где входные линии разветвляются в сторону соответствующих функций И.
Самая верхняя функция И дает 1, если А=5=0. Так как на выходе функции И всегда появляется 1 только в том случае, когда оба входа А и В равны 1, то обе переменные приходится инвертировать. Инверторы обозначены через НЕ.
Следующая сверху функция И дает 1, если значение В инвертировано в 1. При этом А уже имеет соответствующую полярность. Для третьей сверху функции И все происходит наоборот, а четвертая функция И реагирует на входные переменные А и В без инверсий. Таким образом, в зависимости от входной
Дискретная схемотехника и двоичное исчисление 37 двоичной конфигурации, которая будет определяться переменными Л и В, только один из выходов функций И становится равным 1, как следует из таблицы значений функции, где показана связь между входными переменными и состояниями соответствующих выходов.
Относительно символов, указанных на рис. 1.19, а, следует отметить, что инверторы здесь можно не обозначать, а просто заменить знаками отрицания, располагая их прямо на входе соответствующих элементов схемы. В результате мы получаем функциональную схему, показанную на рис. 1.19,6. Эта возможность использования знаков отрицания была уже реализована выше на рис. 1.10 и 1.11.
Временные характеристики логических операций
Логическая схема, как и человек, затрачивает конечное время на выполнение различных операций, приводящих к опре* деленному результату.
Рис. 1.20. Временная диаграмма логической операции.
Прохождение информации через цепочку логических операций требует времени, которое тем больше, чем больше длина этой цепочки. Если логическая схема состоит из различных блоков, каждый из которых используется в качестве источника информации для последующего блока, то нетрудно понять, что выход этой схемы будет в течение некоторого периода времени ожидать прихода соответствующей информации с входных бло-
ков. Поэтому при логическом проектировании для подобных систем обычно составляется временная диаграмма, которая отображает все необходимые операции. Логическая система обычно имеет внутренние часы (таймер) с временными метками, так же, как человек, работающий по графику, сверяет график с сигналами времени, измеряемыми в часах, минутах и секундах. Так же как мы планируем свою деятельность во времени по определенному расписанию, так и цифровая система осуществляет свои операции в определенные моменты времени по командам (меткам) внутреннего таймера.
Хлеб Масло коуеХлеб Масло коуеВторой забтракВторой забтрак
Хлеб Масло коуе
Хлеб Масло коуе
Второй забтрак
Второй забтрак
По
Рис. 1.21. Понятие времени как входной переменной для логической схемы,
На рис. 1.20 приведена временная диаграмма в форме прямой линии, над которой указаны моменты начала определенных логических операций.
Рис. 1.21 иллюстрирует, как понятие времени используется в качестве одной из входных перемеиных в некоторой логической схеме. Здесь входными переменными являются хлеб, масло и кофе, т. е. те компоненты, которые необходимы для второго завтрака. Четвертой переменной является временная метка 12 ч. Второй завтрак может состояться, только когда иа столе появятся хлеб, масло и кофе и пробьет 12 ч. Возможно, вам было бы гораздо приятней, если бы компоненты появились на столе уже в 11 ч, однако в рабочее время второй завтрак не может состояться раньше, чем в 12 ч.
В этом введении в логические функции мы использовали собственную простую систему обозначений, чтобы не перегружать слишком большим объемом информации читателя. Мы сохранили для логических символов квадрат, в котором указываются функции И, ИЛИ, НЕ.
Двоичное исчисление
Десятичная система исчисления является для нас наиболее знакомой. Мы начинаем изучать ее уже в начальной школе и поэтому хорошо знаем, как обращаться с десятичными числами. Возьмем, например, число 5685, которое каждый из нас понимает как 5 тысяч 6 сотеи 8 десятков и 5 единиц. Более глу-
бокий анализ показывает, что это число является суммой коэффициентов, умноженных на 10 в степени с целыми показателями. Как видно нз рис. 1.22, место коэффициента в этом числе как раз и дает нам показатель степени, в которую необходимо возвести число 10. При этом число _5 необходимо умножить иа
Старшая (наиболее значимая) -_ цифраСтаршая (наиболее значимая) -_ цифрат310210110° младшая (нои менее значимая) цифрат310210110° младшая (нои менее значимая) цифра5 6 8 55 6 8 5■5 х 10°= 5 (10°=/) 8хЮ1 = 80 (.10’^10') -6но2-боа чо^т-5 ^Ю3-5000 (MOMOO")■5 х 10°= 5 (10°=/) 8хЮ1 = 80 (.10’^10') -6но2-боа чо^т-5 ^Ю3-5000 (MOMOO")
Старшая (наиболее значимая) -_ цифра
Старшая (наиболее значимая) -_ цифра
т310210110° младшая (нои менее значимая) цифра
т310210110° младшая (нои менее значимая) цифра
5 6 8 5
5 6 8 5
■5 х 10°= 5 (10°=/) 8хЮ1 = 80 (.10’^10') -6но2-боа чо^т
-5 ^Ю3-5000 (MOMOO")
■5 х 10°= 5 (10°=/) 8хЮ1 = 80 (.10’^10') -6но2-боа чо^т
-5 ^Ю3-5000 (MOMOO")
Величина числа = 5685 5685=5х 103+6х (0Ч8х ЮМх 10 °
Рис, 1.22, Представление десятичного числа.
103 = 1000, число 6 — на 102= 100, число 8 — на 101= 10 н 5 — на 10°= 1. Все найденные в результате умножений числа затем суммируются. Следовательно, основанием десятичной системы является число 10.
/В двоичной системе основанием является число 2, а коэффициенты могут принимать значения, равные только 0 и 1. Эти двоичные цифры называются битами (сокращение от английских слов binary digit (двоичная цифра)). Обыч-Двоичное число
но основание системы ис-23 22 21 2° /
числения указывается в виде нижнего индекса, расположенного после данного числа. Например, 3768 означает, что число 376 записано в восьмеричной системе исчисления.Однако возвратимся к двоичной системе. Есличисления указывается в виде нижнего индекса, расположенного после данного числа. Например, 3768 означает, что число 376 записано в восьмеричной системе исчисления.Однако возвратимся к двоичной системе. ЕслиСтарший И • I +Старший И • I +разрядразрядмладший разряд —1х2°=К2°=й —0х21=0 ^=2) —OxZMtfM^ -*1x2Ml23-8)младший разряд —1х2°=К2°=й —0х21=0 ^=2) —OxZMtfM^ -*1x2Ml23-8)Десятичное число—^ 9 "i" 9 =1xZs-OxZ2*Ox214x2°Десятичное число—^ 9 "i" 9 =1xZs-OxZ2*Ox214x2°Рис. 1.23. Представление двоичного числа.Рис. 1.23. Представление двоичного числа.
числения указывается в виде нижнего индекса, расположенного после данного числа. Например, 3768 означает, что число 376 записано в восьмеричной системе исчисления.
Однако возвратимся к двоичной системе. Если
числения указывается в виде нижнего индекса, расположенного после данного числа. Например, 3768 означает, что число 376 записано в восьмеричной системе исчисления.
Однако возвратимся к двоичной системе. Если
Старший И • I +
Старший И • I +
разряд
разряд
младший разряд —1х2°=К2°=й —0х21=0 ^=2) —OxZMtfM^ -*1x2Ml23-8)
младший разряд —1х2°=К2°=й —0х21=0 ^=2) —OxZMtfM^ -*1x2Ml23-8)
Десятичное число—^ 9 "i" 9 =1xZs-OxZ2*Ox214x2°
Десятичное число—^ 9 "i" 9 =1xZs-OxZ2*Ox214x2°
Рис. 1.23. Представление двоичного числа.
Рис. 1.23. Представление двоичного числа.
мы пересчитаем двоичное
степени основания, стоит в самом правом квадрате (позиции).степени основания, стоит в самом правом квадрате (позиции).число lOlh в десятичную систему исчисления, то получим следующую сумму: I-23 + 0-22 + 1 -2' + 1-2° —8 + 0 + 2+1 = 11. На рис. 1.23 показана схема такого пересчета. Мы видим, что в двоичной системе, так же как и в десятичной, младшая цифра, или, что то же самое, коэффициент с наименьшим показателем
степени основания, стоит в самом правом квадрате (позиции).
степени основания, стоит в самом правом квадрате (позиции).
Этот квадрат в дальнейшем будем называть младшим битом (разрядом) или наименьшим значащим битом.
При таком пересчете возникает ряд трудностей. Когда мы преобразуем двоичное число в десятичное, что часто требуется на практике, так как десятичное число является для нас более информативным, то мы не собираемся каждый раз разлагать исходное двоичное число на отдельные коэффициенты и умножать их на соответствующие степени 2, чтобы потом сложить
все полученные частные произведения. В этом случае процесс
вычисления длится слишком этому методу приведен ниже:
долго. Пример
преобразования по
2524232221
2°
= 32 = 16 =8 =4 =2
= Г
00101
1 = 8 + 2 +
1= П
10000
0 = 32
= 32
11001
0 = 32 + 16 +
2=50
00011
1 = 4 + 2 +
1= 7
01111
1 = 16 + 8 +
4 + 2 + 1 = 31
Вторым методом пересчета из двоичной системы в десятичную, который широко применяется на практике, является метод удвоения (для применения этого метода не требуется знать степени числа 2). В нашем примере максимальная степень, которая появляется при вычислениях, есть 2s и ее можно вычислить еще довольно просто. Ситуация усложняется, когда требуется найти, например, 10-ю или 16-ю степень основания 2.
Рис. 1.24. Удвоение двоичного числа при пересчете в десятичную систему.Рис. 1.24. Удвоение двоичного числа при пересчете в десятичную систему.
Рис. 1.24. Удвоение двоичного числа при пересчете в десятичную систему.
Рис. 1.24. Удвоение двоичного числа при пересчете в десятичную систему.
В этих случаях лучше иметь под рукой готовую таблицу степеней числа 2.
Однако при использовании метода удвоения эта таблица не нужна, и поэтому метод удвоения особенно эффективен, если преобразования производятся с помощью карманного калькулятора.
Схема метода удвоения показана на рис. 1.24. Мы начинаем с коэффициента при старшем разряде (бите) и умножаем его на 2. К полученному произведению прибавляем коэффициент следующего разряда. Затем полученную сумму умножаем на 2 и к результату добавляем коэффициент следующего разряда. Таким образом мы продвигаемся вплоть до самого младшего разряда, т. е. последнего разряда данного двоичного числа. При этом, например, двоичное число 1001 превращается в десятичное число 9. Теперь представим себе, что мы сдвинули все разряды данного числа влево на один разряд и в освободившийся при этом справа разряд по-
разряд разрядразряд разрядРис. 1.25. Пересчет десятичного числа в двоичную систему.Рис. 1.25. Пересчет десятичного числа в двоичную систему.местили 0. Проделав такую операцию, мы обнаружили, что результат будет равен исходному числу, умноженному на 2. При сдвиге влево на два разряда исходное число необходимо умножить уже на 4. Сдвиг на три разряда означает умножение исходного числа на 8. Чтобы быстро умножить двоичное число на 10, мы сдвигаем это число на 2 разряда (увеличение в 4 раза), прибавляем к результату первоначальное двоичное число (увеличение в 5 раз) и затем снова сдвигаем полученную сумму еще на один разряд (2X5=10).
разряд разряд
разряд разряд
Рис. 1.25. Пересчет десятичного числа в двоичную систему.
Рис. 1.25. Пересчет десятичного числа в двоичную систему.
Обратное преобразование десятичного числа в двоичное однозначно выполняется путем деления каждого промежуточного частного на 2, при этом каждый неделимый конечный остаток дает очередную цифру для искомого двоичного числа.
На рис. 1.25 показан ход такого расчета. Число 51 ю делится на 2 и дает частное 25 с остатком 1, который мы записываем в младший разряд. Затем мы делим частное 25 на 2 и получаем частное 12 и остаток 1. Эту новую единицу мы записываем слева от предыдущей. Третье деление (12: 2) дает частное 6 и остаток 0. Нуль заносится в третий разряд справа и мы продолжаем вычисление до тех пор, пока не получим в остатке
Десятичное число
дбиочное число
Десятичное число
Дбоичнов число
2*
2
2’
2°
2й
23
2
21
2°
о
О
0
О
О
О
16
1
0
0
О
О
1
О
О
О
О
1
17
1
О
О
О
1
2
О
О
О
1
О
18
1
О
0
1
О
3
О
0
0
1
1
19
1
О
О
1
1
4
О
О
1
О
О
20
1
О
1
О
О
5
0
О
1
О
1
21
1
О
1
О
1
6
О
О
1
1
О
22
1
0
1
1
О
7
О
О
1
1
1
23
1
0
1
1
1
8
О
1
О
О
О
24
1
1
О'
О
О
9
О
1
О
О
1
25
1
1
О
О
1
10
О
1
О
1
О
26
1
1
О
1
О
11
О
1
О
1
1
27
1
1
О
1
1
12
0
1
1
О
О
28
1
1
1
О
О
13
О
1
1
0
1
29
1
1
1
О
1
14
О
1
1
1
О
30
1
1
1
1
О
15
О
1
1
1
1
31
1
1
1
1
1
Рис. 1.26. Таблица двоичных чисел от 0 до 31.
число меньше 2' = 2. Последний остаток (0 или 1) и будет старшим битом искомого двоичного числа.
Зная, как записывать двоичные числа, мы можем построить таблицу двоичных чисел, например, от 0 до 31. Следует помнить, что если двоичное число состоит из п цифр, то в принципе возможны 2П комбинаций (двоичных чисел) из нулей и единиц. Из 3 двоичных цифр можно образовать 8 чисел, а именно от 0 до 7 включительно. Таблица двоичных чисел от 0 до 31 приведена на рис. 1.26.
Положительные и отрицательные числа
В двоичной системе, как и в десятичной, необходимо указывать знак числа. Для этого используется старший разряд, который называют знаковым разрядом. Он равен 0 для положи- 4 тельных чисел н 1 — для отрицательных. Наибольшее десятич-
Дискретная схемотехника и двоичное исчисление 43 ное число, которое в этом случае можно записать с помощью п битов, равно 2П-1—1, так как один бит всегда занят под знак числа. Например, для числа из 5 битов максимальное значение составляет 24—1—15.
Знакойый разряд 2*Знакойый разряд 2*Максимальное знаке- и ниеОМаксимальное знаке- и ниеОЗапись отрицательных чисел осуществляется методом дополнения, по которому 1 н 0 положительного числа при переходе к соответствующему отрицательному числу заменяется на О и 1. Эта система записи называется также записью с дополне-
Знакойый разряд 2*
Знакойый разряд 2*
Максимальное знаке- и ние
О
Максимальное знаке- и ние
О
£212’2°
////—15
О/1О^6
10 0 1 неполное дополнение или дополнение ои 1
/
11О1О\ Полное дополнение
||||| или дополнение до 2
= - 1x2^1 х23*0х2^1х2^0х2°
=-18* % + 0 + 2 + О
Рис. 1.27. Поразрядное и полное дополнения.
нием до 1, или записью с неполным дополнением. Наряду с дополнением до 1 используется также запись с дополнением до 2, или запись с полным дополнением, которое соответствует дополнению до 1 + 1. Обе системы записи встречаются при выполнении арифметических операций в цифровых схемах и особенно часто в ЭВМД
Различие между этими системами иллюстрируется на рис. 1.27, где вертикальная линия выделяет максимальное значение, которое можно записать с помощью 4 битов. В этом примере оно равно 15, т. е. 24—1.
Если мы возьмем, например, число 6, то, как следует из рисунка, его дополнение равно 15—6=9. Двоичное представле-
в Запись с дополнением до 1 называется также обратным кодом, а запись с дополнением до 2 — дополнительным кодом. — Прим. ред.
ние числа 6 есть ОНО, а числа 9—1001. Отсюда видно, что двоичный цифровой код дополнения 9 является обратным по отношению к цифровому коду, соответствующему числу 6 при заданном числе разрядов.
Мы называем 9 поразрядным дополнением числа 6, потому что максимальное число, которое можно написать с помощью двоичного цифрового ряда, равно в данном случае 24—1, т. е. оно на 1 меньше числового значения полного дополнения. До-
Десятичное
ЗР
Двоичное число
Десятичное
ЗР
Дбоичное числи
число
23
2? 2’ 2
число
г
2? 21 2°
5
О
7 07
5
0
7 07
4
0
7 0 0
4
0
7 0 0
3
0
077
3
0
077
2
О
0 7 0
2
0
0 7 0
1
0
0 0 7
7
О
0 0 7
0
0 0 0
1
777
0 -(
0
ООО
-1
1
77 0
- 7
7
777
— 2
1
707
— 2
7
77 0
-3
1
7 0 0
-3
7
7 07
— 4
1
077
-4
7
7 0 0
— 5
7
0 7 0
-5
7
011
аб
Рис. 1,28. Представление положительных и отрицательных чисел в виде дополнения до I (а) и до 2 (б).
полненнем, по определению, является дополнение числа до ближайшей следующей более высокой степени 2, расположенной за пределами разрядной сетки. В случае, изображенном на рис. 1.27, оно оказывается вне границ разрядной сетки, так как равно 24=16, т. е. на 1 больше, чем максимальное число, которое можно написать с помощью четырех двоичных цифр. Итак, поразрядное дополнение данного числа мы получим, инвертируя биты этого числа, т. е. заменяя в нем единицы на нули и наоборот. Полное дополнение равно поразрядному дополнению плюс 1.
На рис. 1.28 приведены две таблицы положительных и отрицательных чисел, причем отрицательные числа записаны в левой таблице с дополнением до 1 (неполным), а в правой таблице— с дополнением до 2 (полным). Что касается десятичного нуля, то при записи с дополнением до 1 мы получаем наряду с положительным нулем еще и отрицательный, однако при записи '
Дискретная схемотехника и двоичное исчисление 45 с дополнением до 2 получается только одно нулевое значение!
Преобразование отрицательных двоичных чисел в десятичные обычно производится методом дополнения до 2, т. е. путем уменьшения соответствующего двоичного числа на 1 и последующего обращения полученного результата, который затем преобразуется в десятичное число обычными способами.
Представление отрицательного числа методом дополнения до 2 дает точное значение этого числа, если мы вычисляем цифровые коды с учетом знакового бита. Убедимся в этом на примере числа —5 из таблицы, приведенной на рис. 1.28.
Запись числа 5 с дополнением до 2 имеет вид
Ш 0 1
1
□ ^Знака бы а разряд
Если мы преобразуем
это
число в десятичное, получим
—
1 X
23 = — 8
+
0 X
22 = + 0
+
1 X
21 = + 2
+
1 X
2° = + 1 +
= - 5
т. е. запись с дополнением до 2 дает точное представление соответствующего отрицательного числа.
Системы записи с дополнением до 1 и до 2 широко применяются для представления отрицательных чисел в различных вычислительных устройствах (в частности, в ЭВМ), Обе системы широко используются также для выполнения арифметических операций.
Сложение и вычитание двоичных чисел
Правила двоичного сложения, как показывает следующая таблица, довольно просты:
04-0 = 0
04-1 = 1
14-0=1
14-1=0 («1 в уме»)
Эти правила идентичны соответствующим правилам в десятичной системе, кроме одного: сумма 14-1 в десятичной системе равна 21, т. е. ближайшей более высокой степени 2 после 2°=1. Кроме того, при сложении 14-1 = 1 0 возникает перенос в
следующий разряд, т. е. на языке школьников мы получаем 1 «в уме».
Ниже показано, как происходит сложение двух чисел, состоящих из большого числа битов, например чисел 21 и 9:
21ю=1010) 12
9ю=010о| h +
1 02
ЗОю = 11110:
Мы начинаем со сложения самых младших битов, т. е. битов, находящихся в крайней правой позиции. При этом сразу же возникает перенос, так как 1 + 1 = 1 0. Этот перенос необходимо учитывать при сложении следующих (соседних) битов. Цифра 1, которую мы держим в уме, указана над следующей колонкой слева, где сложение 1+0+0= 1 происходит без переноса. При сложении остальных битов переноса также не возникает.
Вычитание в двоичной системе происходит так же, как и в десятичной. Если мы снова составим таблицу, она будет выглядеть следующим образом:
0 — 0 = 0
0—1 = 1 (2 занято из «левого» бита) 1-0 = 1
1 — 1=0
Если встречается разность 0—1, мы занимаем 1 из следующего бита; если это невозможно, занимаем 1 из более старшего бита, т. е. делаем то же, что н в десятичной системе.
Приведем пример вычитания:
21ю =101012
0
910 =010012
12,0 =011002
В четвертой позиции справамы должны занять из бита,
расположенного слева в уменьшаемом. Здесь 1 превратится в 2 в колонке, куда мы «занимаем». Во всех случаях выполняется 1 02=2ю. Что мы в действительности сделали с двумя последними битами? Уменьшили 1 02 на 0 12, т. е. получили 1 02—0 12 =
= 0 Is- Вместо такого вычитания можно прибавить вычитаемое в виде отрицательного числа, что даст тот же результат.
Используя з-апись с дополнением для отрицательных чисел, вычитание можно заменить сложением отрицательных чисел по следующим правилам:
_l,X^Qil —-W"с ^оо -oow—WlL^
(+4) - (+3)=+/ I
*^©<0 0 '-И^5 43 @5// —№^=—^21^
®0О
№<7 / =+/
(+ 4) - (-3) = +7
+ 40/^^ *0 / 0 О
Рис. 1.29. Примеры вычитания отрицательных чисел, представленных в виде дополнения до 1.Рис. 1.29. Примеры вычитания отрицательных чисел, представленных в виде дополнения до 1.-3 В / 0 0 —Обраще--ЦП\0 / /
Рис. 1.29. Примеры вычитания отрицательных чисел, представленных в виде дополнения до 1.
Рис. 1.29. Примеры вычитания отрицательных чисел, представленных в виде дополнения до 1.
q ние
Г771 у у у
При записи отрицательных чисел с дополнением до 1 или до 2 при вычитании можио обратить вычитаемое и после этого прибавлять его к уменьшаемому.
Если при сложении отрицательных чисел в знаковом разряде возникает перенос, при записи с дополнением до 1 переносимое число необходимо прибавить к самому младшему биту.
в) При записи отрицательных (- &yt1 §у ' ^ "^в) При записи отрицательных (- &yt1 §у ' ^ "^ чисел с дополнением до 2
в) При записи отрицательных (- &yt1 §у ' ^ "^
в) При записи отрицательных (- &yt1 §у ' ^ "^
<-4 НЗ>Н0/Зу_0/у i —Образе- -WHOе ние щи У<-4 НЗ>Н0/Зу_0/у i —Образе- -WHOе ние щи У(-4) (-3)(-4) (-3)— 77\ioo— 77\ioo0/ / 1 =U0/ / 1 =UМ)-(-3)=^7
<-4 НЗ>Н
0/Зу_
0/у i —Образе- -WHO
е ние щи У
<-4 НЗ>Н
0/Зу_
0/у i —Образе- -WHO
е ние щи У
(-4) (-3)
(-4) (-3)
— 77\ioo
— 77\ioo
0/ / 1 =U
0/ / 1 =U
(+4) \U\1OO ^'Й?
(-3) 0/о/ —Обращс- ^0У<*Ь
© ^ wi о
0/ / /= + ^
Рис.Рис.I 30 примеры вычитания отрицательных чисел, представленных в виде гдополнения до 2.
Рис.
Рис.
при вычитании необходимо постоянно прибавлять 1 к самому младшему биту суммы. Переносы, возникающие при этом в позиции старших битов, можно ие учитывать.
На рис. 1.29 и 1.30 показаны примеры вычитания путем сложения отрицательных чисел для систем записи с дополнением до 1 и до 2 соответственно,
Умножение двоичных чисел
Для умножения двоичных чисел можно использовать те же правила, что и для умножения десятичных чисел.
ДесятичныечислаДесятичныечисла66Прай. умножения 0x0=0 0xi=0 / х 0 = 0 / х / = /Прай. умножения 0x0=0 0xi=0 / х 0 = 0 / х / = /Мы начинаем с умножения самого младшего бита множимого, т. е. первого сомножителя, на второй сомножитель, как это показано на рис. 1.31. Результат умножения мы записываем, затем берем соседний бит и производим следующее умножение. Этот результат сдвигается на одну позицию влево относительно положения результата первого умножения. И так поступаем до тех пор, пока не умножим все биты множимого иа множитель. Сдвинутые частные произведения мы суммируем и получаем сумму, т. е. результат умножения.
Десятичныечисла
Десятичныечисла
6
6
Прай. умножения 0x0=0 0xi=0 / х 0 = 0 / х / = /
Прай. умножения 0x0=0 0xi=0 / х 0 = 0 / х / = /
Двоичные числи
0/ / 0
О / / 0 -—1
0 О О 0 •
ЩО' ' -
\o\i 1 1 1 о -
□ вникибый разряд
Рис. 1.31. Двоичное умножение по правилам десятичной системы.
В цифровой технике умножение реализуется несколько иначе, т. е. применяется метод, более удобный с точки зрения технической реализации, однако основа процесса вычислений остается прежней. Для хранения обрабатываемых чисел при умножении требуется ие менее трех регистров, которые мы обозначим через А, В и С. Регистр состоит из элементов памяти, которые называются запоминающими ячейками. Эти элементы представляют собой в основном триггеры, которые более подробно рассмотрены в последующих главах.
В регистр можно записать двоичное число. С помощью сигналов считывания с выходов ячеек, из которых состоит регистр.
запрашивается содержимое этих элементов, т. е. двоичные числа. Регистры сконструированы так, что содержащиеся в иих. биты можно сдвигать влево и вправо, например все биты можно сдвигать на одну позицию влево или вправо. Кроме того, тот бит, который был удален с одного конца регистра, можно поместить в другой конец или даже передвинуть в другой регистр»
Множимое: 6 ПроизбеОение:ЗОМножитель: О'Множимое: 6 ПроизбеОение:ЗОМножитель: О'Регистр ДОО♦1г®Wio'Woo'Регистр ДОО♦1г®Wio'Woo''Регистре'РегистреРегистр в'Регистр в'И о о о•оноИ о о о•оноСложить ~р о i i о*Сложить ~р о i i о*СложитьСложить'ОНО '0000'1®—'ОНО '0000'1®—~ 0^^0ХЛ^6Уг бпробо”—О / 1 о~ 0^^0ХЛ^6Уг бпробо”—О / 1 оСложить * |* о /1 / +| i\\ \ \с,Обиг бпрпбо 7Сложить * |* о /1 / +| i\\ \ \с,Обиг бпрпбо 7оно Woo' г Сложитьоно Woo' г Сложитьо о о оо о о о\ \ \' Потеряно\ \ \' ПотеряноО 01©\ \ \ 1 ПотеряноО 01©\ \ \ 1 Потеряно/00©\\\\ Потеряно/00©\\\\ Потеряно//f ^^ ^Прямая первой га О ^0 ii СОбаг бпрпбо у / / у,f ^^ ^Прямая первой га О ^0 ii СОбаг бпрпбо у / / у,\ Потеряно\ Потеряноhi аг Гhi аг ГШаг?Шаг?ШигЗШигЗШаг ipШаг ip□ Знокобый розряпПроизбеОение-ЗО□ Знокобый розряпПроизбеОение-ЗО
Множимое: 6 ПроизбеОение:ЗОМножитель: О'
Множимое: 6 ПроизбеОение:ЗОМножитель: О'
Регистр Д
ОО
♦1
г®
Wio'Woo'
Регистр Д
ОО
♦1
г®
Wio'Woo'
'Регистре
'Регистре
Регистр в'
Регистр в'
И о о о
•оно
И о о о
•оно
Сложить ~р о i i о*
Сложить ~р о i i о*
Сложить
Сложить
'ОНО '0000'
1®—
'ОНО '0000'
1®—
~ 0^^0ХЛ^6Уг бпробо”
—О / 1 о
~ 0^^0ХЛ^6Уг бпробо”
—О / 1 о
Сложить * |* о /1 / +
| i\\ \ \с,Обиг бпрпбо 7
Сложить * |* о /1 / +
| i\\ \ \с,Обиг бпрпбо 7
оно Woo' г Сложить
оно Woo' г Сложить
о о о о
о о о о
\ \ \' Потеряно
\ \ \' Потеряно
О 01©
\ \ \ 1 Потеряно
О 01©
\ \ \ 1 Потеряно
/00©
\\\\ Потеряно
/00©
\\\\ Потеряно
/
/
f ^^ ^Прямая первой га О ^0 ii СОбаг бпрпбо у / / у,
f ^^ ^Прямая первой га О ^0 ii СОбаг бпрпбо у / / у,
\ Потеряно
\ Потеряно
hi аг Г
hi аг Г
Шаг?
Шаг?
ШигЗ
ШигЗ
Шаг ip
Шаг ip
□ Знокобый розряпПроизбеОение-ЗО
□ Знокобый розряпПроизбеОение-ЗО
Рис. 1.32. Двоичное умножение при цифровой обработке данных.
который производит операцию сдвига одновременно с первым, регистром.
Проиллюстрируем процесс умножения с помощью следующего примера. Предположим, что нам нужно умножить двоичное число 6 на двоичное число 5. Первое число мы берем в качестве множимого, второе — в качестве множителя и помещаем- их в регистры А и В соответственно (рис. 1.32).
Умножение начинается с подготовительного шага — сбросана нуль регистра результатов С, т. е. все биты в этом регистре принимают значение 0.
На первом шаге умножения считывается самый младший, (наименее значимый) бит регистра В, в котором находится множитель. Здесь мы имеем 1, а это означает, что требуется
4—597
сложить множимое с результатом, находящимся в регистре С. В этом и заключается первый шаг умножения.
После того как найдена первая частная сумма, выполняется операция сдвига, причем как в регистре С, так и в регистре В. В результате сдвига иа одну позицию вправо удаленный бит сдвигается с позиции младшего бита регистра С в позицию ■старшего бита внутри регистра В. Таким образом, при умножении регистры С и В в схеме можно связывать последовательно, так как первый бит обрабатывается в позиции наименее значимого бита, после чего он удаляется из регистра В и может быть даже потерян. Следует отметить, что знаковый бит в регистре С в операции сдвига не участвует и остается на прежнем месте. Однако следующий по значимости бит, как видно нз рис. 1.32, может уже заменить знаковый бит.
Сдвиг иа один бит в регистре В приводит к тому, что следующий бит множителя переходит в позицию младшего бита, где его можно использовать. В нашем примере этот бит равен 0; это означает, что нужно производить сложение с числом 0. Сложение можно не делать, так как в действительности такое «бездействие» также эквивалентно прибавлению числа 0. Одновременно с этим вторым сложением происходит второе умножение, после чего происходит снова сдвиг вправо в регистрах С и В, так что младший бит из С снова перейдет в позицию старшего бита в В.
На следующем шаге в обработку поступит третий бит из регистра В и мы замечаем, что он равен 1. После этого происходят сложение с умножением и повторный сдвиг на один бит в регистрах С и В. Процесс продолжается до тех пор, пока не будут обработаны все биты множителя.
Последний шаг операции умножения состоит в сдвиге на один бит только в регистре В. Старший бит этого регистра заполняется нулем, который, одиако, не влияет ни на числовое, ни на знаковое значение результата.
Деление двоичных чисел
Двоичное деление по сути есть не что иное как вычитание и сдвиг и выполняется аналогично делению десятичных чисел '(рис. 1.33). Мы начинаем с того, что помещаем делитель под делимым как можно левее и производим вычитание из делимого. После вычитания в наиболее значимый разряд частного заносится 1. Если вычитание невозможно из-за того, что остаток оказывается отрицательным, вычитание ие выполняется и в наиболее значимый разряд частного заносится 0.
Затем мы сдвигаем весь делитель на одну позицию вправо и осуществляем операции: после вычитания соответствующий
бит заносится в следующий разряд в частном, выполняется очередной сдвиг и т. д. до тех пор, пока не будет достигнут последний разряд делимого. Деление на этом заканчивается; в нашем- примере получается остаток 0 (45 делится на 5 без остатка).
Рассмотренный выше метод деления в вычислительной технике известен под названием «деление без восстановления остатка».
В цифровой обработке данных часто используется другой1 метод деления, который более приспособлен к конкретной архитектуре ЭВМ и известен
под названием «деление с восстановлением остатка». В этом методе вычитание выполняется н в том случае, когда разность оказывается отрицательной, т. е. возника-
Делитель
Oihi Переносить^ О 1 о 1_ЛP23G
Делимоеto
Частное
9
ет отрицательный остаток. Всякий раз, когда промежуточный остаток после какого-нибудь ' вычитания или сложения дает положительный результат (т. е. знаковый бит промежуточного ос-
®) О ООстаток
Ц\3нако6ый разряО
Рис. 1.33. Двоичное деление по правилами вычислений, принятым в десятичной системе (метод без восстановления остатка).
татка равен 0), в регистр
частного помещается 1. Если остаток отрицателен, т. е. знаковый бит равен 1, в соответствующую ячейку регистра частного помещается 0.
Процесс деления по методу с восстановлением остатка иллюстрируется примером, приведенным на рис. 1.34. Делимое- помещается в двойной регистр С-уВ (два регистра, расположенные последовательно один за другим). Регистр В содержит младшие биты делимого. Старшие биты и знаковый бит находятся в регистре (X Делитель размещен в регистре А и имеет длину 4 бит, что позволяет выполнить 4 основных и один подготовительный шаг деления.
Мы начинаем с подготовительного шага—делимое из ЗУ перемещается в двойной регистр С-\-В. На первом шаге выполняются следующие операции: в вычислительном устройстве из 4 бит делимого, находящихся в регистре С, вычитается делитель. Если результат вычитания положителен (т. е. знаковый бит остатка равен 0), в одноразрядный вспомогательный регистр помещается 1, если же результат вычитания отрицателен, в этот регистр помещается 0°. Затем производится сдвиг иа од-
пронзводи^Гобр^ени; знХ™б™^о”Пример™*
52
ну позицию влево для всех битов регистра С+5, после чего старший бит В становится младшим битом в регистре С. Одновременно результат первого вычитания, который все еще находится во вспомогательном регистре, переводится в младший разряд регистра В. На этом первый шаг заканчивается и начинается второй, который реализуется аналогично первому. Вы-
Делитель: б Регистр ДИ/ о 1 *"0 1 о 1 —Делитель: б Регистр ДИ/ о 1 *"0 1 о 1 —делимое: 65Регистры СиВVO\1 0 1010 1делимое: 65Регистры СиВVO\1 0 1010 1Частное:9 ОститакОЧастное:9 ОститакОБыиестьБыиесть
Делитель: б Регистр Д
И/ о 1 *"0 1 о 1 —
Делитель: б Регистр Д
И/ о 1 *"0 1 о 1 —
делимое: 65
Регистры СиВ
VO\1 0 1010 1
делимое: 65
Регистры СиВ
VO\1 0 1010 1
Частное:9 ОститакО
Частное:9 ОститакО
Быиесть
Быиесть
Миг /
СОбиг блебоСОбиг блебо0 10 10 10 1_ 0 1 °_ 0 1 °СОбиг блебоВыцестьСОбиг блебоВыцестьМаг 2Маг 2\оОбиг блебоГо 10 1 —\оОбиг блебоГо 10 1 —®/ оо ЖЯ1ООО -0101.®/ оо ЖЯ1ООО -0101.0 1100 110СОбиг блебоСложитьСОбиг блебоСложитьМаг ОМаг ОМаг 6Маг 6СОбиг блебо— "О 1 0 1 Прямая передана из регистра _ б регистр -СОбиг блебо— "О 1 0 1 Прямая передана из регистра _ б регистр -о 1 о с ,о 1 о с ,СОбиг блебо СложитьСОбиг блебо Сложить0 0 0 0Остатоко0 0 0 0Остатоко-НЕ ИР10 0 1Частное9-НЕ ИР10 0 1Частное9СОбиг блебо .СОбиг блебо .
СОбиг блебо
СОбиг блебо
0 10 1
0 10 1
_ 0 1 °
_ 0 1 °
СОбиг блебо
Выцесть
СОбиг блебо
Выцесть
Маг 2
Маг 2
\оОбиг блебо
Го 10 1 —
\оОбиг блебо
Го 10 1 —
®/ оо ЖЯ
1ООО -0101.
®/ оо ЖЯ
1ООО -0101.
0 110
0 110
СОбиг блебо
Сложить
СОбиг блебо
Сложить
Маг О
Маг О
Маг 6
Маг 6
СОбиг блебо— "О 1 0 1 Прямая передана из регистра _ б регистр -
СОбиг блебо— "О 1 0 1 Прямая передана из регистра _ б регистр -
о 1 о с ,
о 1 о с ,
СОбиг блебо Сложить
СОбиг блебо Сложить
0 0 0 0Остатоко
0 0 0 0Остатоко
-НЕ ИР
10 0 1
Частное9
-НЕ ИР
10 0 1
Частное9
СОбиг блебо .
СОбиг блебо .
□ Знаковый Q бит иистного (необходиморазрядинвертировать)
Рис. 1.34. Деление поРис. 1.34. Деление пометоду с восстановлением остатка.
Рис. 1.34. Деление по
Рис. 1.34. Деление по
читаиие произойдет, если во вспомогательном регистре, где все еще находится результат предыдущего (первого) шага, содержится 1. И наоборот, будет выполнено сложение, если результат предыдущего шага равен 0. Последующие шаги выполняются аналогично, при этом всегда после соответствующего шага в правую ячейку регистра В помещается следующий бит частного. По окончании деления частное будет находиться в регистре В, остаток — в регистре С.
В методе деления с восстановлением остатка после каждого вычитания всегда определяется знак остатка. Если промежуточный остаток положителен, производится вычитание, если же остаток отрицателен, выполняется сложение. В этом смысле
Дискретная схемотехника и двоичное исчисление 53 деление с восстановлением остатка отличается от деления без восстановления остатка, где всегда производится только вычитание, н если это вычитание «не идет», то происходит обращение к следующей цифре справа из делимого.
Плавающая запятая
Используемая система обозначений для целых положительных и отрицательных двоичных чисел не позволяет описать дробные числа так, как это делается в стандартной десятичной системе с помощью дробной черты или запятой. В вычислительной математике дробь обычно представляется в виде целого числа, умноженного на основание в степени с отрицательным показателем. Эту форму представления можно ввести и в систему счисления с целыми положительными и отрицательными числами. Она называется системой представления с плавающей запятой.
В этой системе любое целое число можно представить в следующей общей форме:
число = мантисса хоснованиеп0Казатель.
При этом мантисса, которая еще называется указателем, является целым числом и может быть как положительной, так и отрицательной, т. е. оиа имеет знак. Показатель всегда является целым и положительным числом.
Отсюда ясно, что дробное число можно представить также в виде мантиссы (которая определяет положительную или отрицательную целую часть), но умноженной на основание с отрицательным показателем. В цифровой обработке данных и особенно в вычислительной технике эта система обозначений дробных чисел используется весьма широко.
В системе представления с плавающей запятой мантисса выражается с помощью одной группы битов, а показатель — с помощью другой, что позволяет существенно расширить диапазон чисел, однако при этом уменьшается абсолютная точность числа, поскольку она всегда определяется мантиссой, для которой теперь выделено ограниченное число битов. В общем случае для мантиссы используется столько битов, сколько требуется для обеспечения требуемой точности.
На рис. 1.35 приведены целое и дробное числа в двоичной форме, записанные в системе записи с плавающей запятой.
Рассмотрим вначале представление целых чисел. Видно, что мантиссу 1 1 0 со знаковым битом 0 необходимо умножить на 25 = 32. Как уже говорилось выше, сдвиг влево на один разряд означает умножение на 2, сдвиг влево на два разряда — умножение на 4, сдвиг на трн разряда — умножение на 8 и т. д.
Дбаицное число=Мантисса х 2 т^тпедь
Знакобый разрядЗнакобый разрядМантисса Показатель-WTo\ \оУоТубх25=^192
Знакобый разряд
Знакобый разряд
Знаковый разряд ''
2Ч‘г^гЧ^г^г0
5 сдвига б блебо5 сдвига б блебо*-^*№09- *192*-^*№09- *1920 110
5 сдвига б блебо
5 сдвига б блебо
*-^*№09- *192
*-^*№09- *192
0 110 0 2х
011000 йх
а м о о о о зх
о / / О О о О О 1бх011000000 52х
U
а
Мантисса\o\no\Мантисса\o\no\Показатель\l\l0T\=SxZ^=0t75
Мантисса
\o\no\
Мантисса
\o\no\
2Ч2 г12° г1г1^
0110000
3 со бига
0011000бпрабо
0001100
000011О*
I* 1х2"г=0,25
-1x2 -0,50
g0,75 —0,75
Рис 1.35. Представление целых (а) и дробных чисел (б) в системе записис плавающей запятой.
Умножение на 25 не представляет никаких трудностей для нашего вычислительного устройства, так как в результате пятикратного сдвига мантисса увеличится в точности в 25=32 раза.
В случае дробного числа показатель отрицателен н мантисса сдвигается не влево, а вправо, как показано на рнс. 1.33,6.
В приведенном примере, в котором двоичное число представлено в виде дополнения до 2, показатель равняется —3, что означает сдвиг иа 3 разряда вправо. Мантисса, равная десятичному числу 6, делится при этом на 23 = 8. С помощью дробной черты или запятой двоичное число после тройного сдвига можно представить в виде дроби 6/8 нли 0,75. Видно, что при действиях с целыми и дробными числами место запятой несущественно. Когда обрабатываемые числа выходят за пределы числового диапазона регистра, производится сдвиг запятой, ко-
Знак показательЗнак показательОдинарная точностьМантиссаОдинарная точностьМантисса
Знак показатель
Знак показатель
Одинарная точность
Мантисса
Одинарная точность
Мантисса
Знак х ПоказательЗнак х Показатель151-1151-115151515ОНумерация битовОНумерация битов015015О 15Двойная точность мантиссаО 15Двойная точность мантиссаРис. 1.36. Плавающая запятая в числах с одинарной и двойной точностью.Рис. 1.36. Плавающая запятая в числах с одинарной и двойной точностью.
Знак х Показатель
Знак х Показатель
151-1
151-1
15
15
15
15
О
Нумерация битов
О
Нумерация битов
015
015
О 15
Двойная точность мантисса
О 15
Двойная точность мантисса
Рис. 1.36. Плавающая запятая в числах с одинарной и двойной точностью.
Рис. 1.36. Плавающая запятая в числах с одинарной и двойной точностью.
151-1
торая поэтому и называется плавающей. Для правильной интерпретации окончательного результата нужно определить место запятой. Это выполняется с помощью показателя степени с основанием 2, который постоянно подгоняется под числовые значения, над которыми производятся вычисления, если возникает опасность переполнения соответствующего числового диапазона регистра.
Очевидно, что при сложении чисел с плавающей запятой сначала следует уравнять показатели этих чисел. Уравнивание состоит в том, что мантисра одного числа сдвигается иа число разрядов, равное разности показателей слагаемых. Только после этого можно выполнять операцию сложения.
Умножение означает, что следует перемножить мантиссы и сложить показатели множителей, причем обе операции выполняются по обычным алгебраическим правилам подобных вычислений.
По окончании вычислений можно снова определить точное место запятой, которое располагается, как мы уже говорили выше, непосредственно после самого младшего бита мантиссы. Такая нормировка (заключительная операция) снова сводится
к сдвигам, после которых показатель степени результата подстраивается под его значение.
При использовании системы записи с плавающей запятой в ЭВМ различают одинарную и двойную точности представления чисел. Различие между ними поясняется рис. 1.36. Мы видим, что показатель степени со знаком формируется за счет старших битов представления данного числа. В случае двойной
По лаж и та ль- -* ноенапраб-._оленаеыПо лаж и та ль- -* ноенапраб-._оленаеы^ Отрицатапь- П - [щ .^«аг нап- ы‘ рабление^ Отрицатапь- П - [щ .^«аг нап- ы‘ рабление
По лаж и та ль- -* ноенапраб-._о
ленаеы
По лаж и та ль- -* ноенапраб-._о
ленаеы
^ Отрицатапь- П - [щ .^«аг нап- ы‘ рабление
^ Отрицатапь- П - [щ .^«аг нап- ы‘ рабление
\3=3накобьш разряд
Рис. 1.37. Случаи, когда возникает переполнение.
точности мантисса расширяется иа 32 бита в сторону младших битов. Обработка чисел с плавающей запятой может быть осуществлена программно, однако это требует довольно много машинного времени. Для увеличения скорости обработки используются программы, обычно включаемые фирмами в стандартное математическое обеспечение (микропрограммы) или даже специализированный процессор с плавающей запятой, используемый в микрокомпьютерах. С этими программами читатель может ознакомиться в томе 3.
Переполнение
В разд. 1.12 говорилось о переполнении регистра, которое может возникнуть за счет большого числа сдвигов вправо. Одновременно со сдвигом требуется изменять число, которое находится в регистре показателя. Если мантисса сдвигается на два разряда вправо, показатель основания следует увеличить на 2.
Переполнение может возникать как для положительных, так и для отрицательных чисел. Если имеется один 4-разрядный
*io- El 1о<о
+ 8=0/ОООХ
Иоо{о
Ошибочный'
знак
П-Знакобьш разряд
Рис. 1.38. Пример переполнения.
регистр (плюс знаковый разряд), максимальное число, которое сможет вместить регистр, равно +15 или —16 в записи с дополнением до 2. Нам не удастся сложить +10 и +8 и затем поместить сумму в тот же регистр, так как 16 — это максимальна возможное число для 4-разрядиого регистра. Однако если вычесть из +8 число +10, то, хотя результат будет иметь отрицательный знак, его величина все же будет правильной. На рис. 1.37 схематически показано, в каких случаях может возникнуть переполнение в положительном и отрицательном направлениях.
Из анализа этого рисунка следует, что переполнение в положительном направлении возникает, если оба числа положительны и складываются. Это как раз рассмотренный выше случай. Переполнение в положительном направлен ни может возникнуть также тогда, когда из положительного числа вычитается отрицательное. Вычитание отрицательного числа из данного числа всегда будет той же операцией, что и добавление к нему положительного числа.
Переполнение в отрицательном направлении возникает при сложении двух отрицательных чисел. То же самое происходит при вычитании положительного числа из отрицательного, потому что вычитание положительного числа из отрицательного эквивалентно сложению двух отрицательных чисел.
Переполнение обнаруживается по ошибочному знаку результата вычислений. Этот ошибочный знак показан иа рис. 1,37 в скобках. На рис. 1.38 мы проводим еще одни пример переполнения, уже упоминавшийся выше для случая сложения двух чисел +10 и +8.
Глава 2
ЭЛЕМЕНТАРНЫЕ ЛОГИЧЕСКИЕ СХЕМЫ
Схема И
В гл, 1 мы уже говорили о функции И, в частности, при обсуждении примера с покупкой автомобиля. Решение о покупке зависело от трех факторов или переменных: необходимой суммы денег, прав на вождение автомобиля и практической потребности в автомобиле. Это решение оказывалось положительным (т. е. ДА) только в том случае, когда на вопросы о наличии соответствующих факторов были даны трн положительных ответа. На рис. 2.1 показана электрическая схема, которая реализует функцию И. Эта простая схема состоит из трех ключей, источника питания, сопротивления нагрузки R и вольтметра V. Прежде чем переходить к описанию работы этой схемы, уточним смысл логических величии 1 и 0.
Мы придерживаемся правил так называемой положительной логики, т. е. принимаем уровень напряжения 4-5 В за 1 и нулевой уровень напряжения — за 0. Кроме того, мы говорим, что разомкнутое состояние ключа соответствует 0, а замкнутое—1. Проследим теперь за напряжением на выходе схемы (т. е. в точке F) относительно земли при замыкании и размыкании контактов ключей, показанных на рис. 2.1.
Из схемы следует, что вольтметр покажет напряжение 4-5 В только после того, как будут замкнуты контакты всех трех ключей (А н В и С), или, другими словами, 1 появится иа выходе только тогда, когда А н В н С находятся в состоянии 1. Вольтметр покажет напряжение 0 В, если А или В или С или несколько этих ключей одновременно будут разомкнуты, или, другими словами, и а выходе появится 0, тогда А или В или С или несколько этих ключей одновременно находятся в состоянии 0. Можно составить таблицу истинности, в которой будут перечислены состояния трех входных переменных и в которой реализуются 23=8 состояний рассмотренной схемы. Мы записываем различные состояния в двоичной форме, которая оказывается здесь наиболее удобной, и получаем таблицу истинности, показанную иа рис. 2.1. Из иее следует, что наши утверждения оказались правильными, так как если А н В и С равны 1, то на выходе (в точке F) также появляется 1. И наоборот, иа выходе
появится 0, если Л или В или С или несколько этих ключей одновременно будут находиться в состоянии 0. Отсюда можно сделать важный вывод о том, что такая схема ведет себя по отношению к единицам на входе как функция И, а по отношению к нулям — как функция ИЛИ. Эту особенность следует запомнить.
КН.еслиЯиВ _ цбрабньНКН.еслиЯиВ _ цбрабньНили С или несколько переменных рабныП~±Г58или С или несколько переменных рабныП~±Г58Рис. 2.1. Схема И с таблицей истинности.Рис. 2.1. Схема И с таблицей истинности.
КН.еслиЯиВ _ цбрабньН
КН.еслиЯиВ _ цбрабньН
или С или несколько переменных рабныП
~±Г58
или С или несколько переменных рабныП
~±Г58
Рис. 2.1. Схема И с таблицей истинности.
Рис. 2.1. Схема И с таблицей истинности.
На рис. 2.2 приведены два типа символов для обозначения схемы И. Верхний символ является стандартным символом, обязательным в Голландии для обозначения схем И. Нижннй символ соответствует американскому стандарту milspec 806В, который употребляется в специальной литературе. В данном случае мы видим, что разработчик, т. е. фирма-изготовитель, смонтировал логическую схему из таких электронных компонентов, которые обеспечивают функцию И для единиц на входе.
Рис. 2.2. Символы для схемы И. (F=l, если Л, Ви С равны 1.)
д — по спецификации МЭК 117-15; б — по американскойспецификации milspec.
Так как схема, приведенная на рис. 2.1, реализует функцию И для единиц на входе, то ее, действительно, можно представить с помощью одного из символов, приведенных на рис. 2.2. Одиа- ко при этом не следует забывать, что схема, обозначенная таким символом, будет одновременно реализовывать функцию ИЛИ для нулей на входе. Тот факт, что F является функцией И от переменных А, В, С, на языке булевой алгебры записывается в следующем виде:
F — AxBxC = A-B-C,
или сокращенно
F = ABC.
Мы делаем здесь то же самое, что и в обычной алгебре, где знак умножения X можно убрать или заменить точкой. Эту связь можно также выразить словами, говоря, что функция F равна 1, если и А, и В, и С равны 1.
Схема ИЛИ
Анализируя схему И, мы говорили также и о функции ИЛИ, а именно о функции ИЛИ для нулей на входе. Однако имеется схема ИЛИ н для единиц на входе. На рис. 2.3 приведен пример схемы ИЛИ для единиц на входе, которая состоит из ключей, источника питания, вольтметра и резистора. Посмотрим, что произойдет, если мы замкнем контакты ключей А или В илн С или нескольких ключей одновременно. В результате источник питания через один или несколько ключей присоединится к выходу и вольтметр покажет напряжение 4-5 В, которое соответствует логической 1. И только в том случае, когда контакты ключей А и В и С будут разомкнуты, вольтметр по
кажет на выходе 0 В, т. е. напряжение, соответствующее логическому 0.
Для функции ИЛИ также можно составить таблицу истинности, которая показана в правой части рис. 2.3. Сопоставляя эту таблицу с состояниями рассматриваемой схемы, мы видим, что на выходе появится 1, когда А или В или С или несколько этих ключей одновременно будут находиться в состоянии L На выходе схемы появится 0, когда ключи А и В и С находятся в состоянии 0, т. е. схема ИЛИ для единиц на входе реализует функцию И для нулей иа входе. Функция Fявляется функ-
дней ИЛИ для входных переменных А, В и С, н этот факт в терминах булевой алгебры выражается следующим образом:
F^Д + B + C,
или же словами: функция F равна 1, если А или В нли С илв несколько названных переменных одновременно равны 1.. Знак + указывает, что мы имеем здесь дело с функцией ИЛИ..
Й5Й5FWFW
Й
5
Й
5
FW
FW
Я В сЯ В сМ*В4ТМ*В4ТРис. 2.5. Схема НЕ с таблицей истинности.Рис. 2.5. Схема НЕ с таблицей истинности.
Я В с
Я В с
М*В4Т
М*В4Т
Рис. 2.5. Схема НЕ с таблицей истинности.
Рис. 2.5. Схема НЕ с таблицей истинности.
Рис. 2.4. Символы для схемы ИЛИ.
а — по спецификации МЭК 117-15; б — по американ-ской спецификации milspec.
Символы для обозначения схемы ИЛИ приведены на рис.. 2.4. Эти символы показывают, что перед иами схема, которая реализует функцию ИЛИ для единиц на входе и функцию И для нулей на входе. Это обстоятельство нам также следует запомнить.
Схема НЕ
Из логики иам также известна и функция НЕ. На рис. 2.5- приведсна схема, которая реализует функцию НЕ. Ключ А является двухполюсным, и когда он находится в нулевом положении (т. е. в состоянии 0), источник питания присоединяется к выходу. В нулевом состоянии ключа напряжение иа выходе равно -|-5 В и соответствует логической 1, При переводе ключа
7" РЧ.еслиНо Р=0, если я=1
в состояние 1 связь между источником питания и выходом нарушается и вольтметр измеряет нулевое напряжение, т, е. на выходе схемы появляется логический 0. Для этой схемы также можно составить таблицу истинности, которая приведена справа на рис. 2.5. Из нее следует, что если ключ находится в состоянии 0, то иа выходе появляется 1, а если в состоянии 1, на
выходе появляется 0. Для обозиачеиия схемы НЕ используются символы, которые приведены на рис. 2.6. Если функция НЕ используется в комбинации со схемой И или ИЛИ, ее указывают •с помощью небольшого кружка (рис. 2.6),
Q
Рис. 2.6. Символы для схемы НЕ. Кружок обозначает функцию НЕ. а — по спецификации МЭК 117-15; б — по американской спецификации milspec.
Выходной сигнал рассматриваемой схемы равен значению -функции НЕ входного сигнала, что в булевой алгебре обозначается как
F = A (произносится: F есть НЕ-А).
Отметим, что функция НЕ указывается с помощью черты отрицания, располагающейся над А. Часто эта черта заменяется апострофом ^А'). Поясним эти обозначения на примере. Пусть имеется сигнал ЧИТАЙ. Если ЧИТАЙ имеет значение 1 н подается на вход схемы НЕ, то иа выходе этой схемы появится сигнал ЧИТАЙ, равный 0. И наоборот, если сигнал ЧИТАЙ -имеет значеине 0, то ЧИТАЙ будет иметь значение 1. Сигнал ЧИТАЙ равен 1, т. е. является активным, если чтение действительно осуществляется. Тогда ЧИТАЙ будет соответствовать 0. -Если же чтение не производится, сигнал ЧИТАЙ будет иметь значение 0, т. е. будет являться неактивным, а сигнал ЧИТАЙ
будет равняться 1. Это означает, что .ответом схемы на входной' сигнал «можно ие читать» будет «Да (читать)». Поэтому важно запомнить следующее:
если сигнал А активен, то А = 1 и А =0;
если сигнал А неактивен, то Л=0 н Л = 1.
Схема И-НЕ
Схема И-НЕ является комбинацией схем НЕ н И. На рис.
2.7 показана схема, которая реализует функцию И-НЕ. Еслй' мы замыкаем контакты ключей А, В и С, т. е. переводим их &
Рис, 2.7. Схема И-НЕ с таблицей истинности.Рис, 2.7. Схема И-НЕ с таблицей истинности.М, если л или>в или с равны О; Р=О, если Ди В ас равны /М, если л или>в или с равны О; Р=О, если Ди В ас равны /
Рис, 2.7. Схема И-НЕ с таблицей истинности.
Рис, 2.7. Схема И-НЕ с таблицей истинности.
М, если л или
>в или с равны О
; Р=О, если Ди В ас равны /
М, если л или
>в или с равны О
; Р=О, если Ди В ас равны /
состояние 1, на выходе схемы появляется 0. На выходе появится 1, если А или В или С или несколько этих ключей одновременно будут разомкнуты, т. е. будут находиться в состоянии 0. Таблица истинности схемы И-НЕ показана в правой части рис. 2.7.
Из этой таблицы следует, что схема И-НЕ обеспечивает функцию И-НЕ для единиц на входе, так как на ее выходе по-
Рис. 2.8. Символы для схемы И-НЕ.
в —«о спецификации МЭК 117-15; б — во американской спецификации milspec.
является 0, если А и В н С равны 1. Именно функция НЕ обеспечивает на выходе ие 1, как в случае схемы И, а 0. С ее помощью происходит инверсия сигнала, т. е. 1 превращается в 0. Для нулей на входе схема И-НЕ ведет себя как функция- ИЛИ-HE, так как если один или несколько ключей одновре-
менно находятся в состоянии 0, то на выходе схемы появляется 1. Символы для обозначения схемы И-НЕ приведены на рис. .2.8, где показано, что функция НЕ действительно обозначается кружком, расположенным на выходе.
Схема И-НЕ реализует функцию И-НЕ для единиц на входе, что на языке булевой алгебры записывается следующим образом:
F = АхвхС = А-В^С,
т. е. F равна 0, если А и В и С равны 1.
Схема обеспечивает функцию ИЛИ-HE для нулей на входе, •т. е. на языке алгебры логики
Е = Д+В + С,
млн F равна 1, если А или В или С или несколько этих переменных одновременно равны 0^
Итак, F=A-B-C=A-VB-\-C или дополнение произведения переменных равно сумме их дополнений (теорема Де Моргана). Запомним, что схема И-НЕ реализует функцию И-НЕ для •единиц на входе и функцию ИЛИ-НЕ— для нулей на входе.
Схема ИЛИ-НЕ
Схема ИЛИ-НЕ является комбинацией схем НЕ и ИЛИ. На рис. 2.9 показана схема, которая реализует функцию ИЛИ-НЕ. Если А или В илн С или несколько этих ключей одновременно замкнуты, т. е. проводят ток, то на выходе схемы появится 0. И наоборот, если А и В и С разомкнуты, т. е. находятся в со- •стоянии 0, то на выходе появится 1.
С В A FС В A FООО 1ООО 10 0 1О0 10о0 11о10 0о10 1о110 о111 о0 0 1О0 10о0 11о10 0о10 1о110 о111 оМ.вслиЯиВ неравны ОМ.вслиЯиВ неравны ОКак следует из рис. 2.9, для трех входных переменных получается таблица истинности с 23=8 различными конфигурация-
С В A F
С В A F
ООО 1
ООО 1
0 0 1О
0 10о
0 11о
10 0о
10 1о
110 о
111 о
0 0 1О
0 10о
0 11о
10 0о
10 1о
110 о
111 о
М.вслиЯиВ неравны О
М.вслиЯиВ неравны О
Р=О, если Дили
> В ил и С или нес- лиль ко переменных одновременно равны 1
Рис. 2.9. Схема ИЛИ-НЕ с таблицей истинности.
ми этих переменных. Действительно, на выходе схемы всегда появляется 0, когда одна или большее число входных переменных равны 1. Нуль на выходе появляется г- результате действия функции НЕ, которая инвертирует выходной сигнал. Из таблицы истинности следует, что F равна 1, если А, В и С равны О, т. е. схема ведет себя для нулей на входе как функция И-НЕ. На рис. 2.10 приведены символы для схемы ИЛИ-HE. И здесь кружок иа выходе схемы показывает, что функция НЕ входит в комбинацию ИЛИ-НЕ.
Рис. 2.10. Символы для схемы ИЛИ-НЕ.
а — по спецификации МЭК 117-15; 6 — по американ-ской спецификации niilspec.
Выходной сигнал схемы ИЛИ-НЕ реализует функцию ИЛИНЕ для единиц на входе, т. е, на языке алгебры логики
F^A-VB-VC,
или словами: F равна 0, если А или В илн С или несколько этих переменных одновременно равны 1. Эта же схема реализует функцию НЕ-И для нулей иа входе, поэтому можно записатьF=A-B-C,
или словами: F равна 1, если А и В и С равны 0.
При этом оказывается, чтоЕ=А4-В4-С=А-В • С, т. е. дополнение суммы переменных равно произведению их дополнений (теорема Де Д^органа). Запомним, что схема ИЛИ-НЕ реализует функцию ИЛИ-НЕ для единиц на входе и функцию И-НЕ — для нулей на входе.
Описание функций И-НЕ и ИЛИ-НЕ в символах по спецификации milspec 806В
В логических схемах функции И-НЕ и ИЛИ-НЕ используются совместно для единиц и нулей на входе. Символ указывает тип схемы для единиц на входе — И, ИЛИ, И-НЕ или ЙЛИ-НЕ —, а не способ применения этой схемы. Поэтому на практике часто используются дополнительные символы, поясняющие назначение данной схемы, В частности, если схема реализует функцию И, то внутри символа помещается точка «■», если же она реализует функцию ИЛИ, то — знак «+». Таким образом, с помощью символа И-НЕ с точкой внутри схемотехники обозначают функцию И-НЕ для единиц на входе. Символ И-НЕ со знаком «+» внутри обозначает схему И-НЕ, которая используется для реализации функции ИЛИ-НЕ для нулей на входе.
5-507
Символ ИЛИ-НЕ со знаком «+> обозначает функцию ИЛИ-HE для единиц на входе, а символ ИЛИ-HE со знаком «■» — функцию И-НЕ для нулей на входе (рис. 2.11). Допустим, что нас интересует такая логическая схема, на входе которой появляется 1, если входные переменные Л и В или входные переменные С и В равны 1. Для ее реализации входы Л и В, а также С и D могут быть подключены к схемам И. В свою очередь эти схемы И подключают-
Рис. 2.11. Функции И н ИЛИ, полученные с помощью трех схем И-НЕ.Рис. 2.11. Функции И н ИЛИ, полученные с помощью трех схем И-НЕ.
Рис. 2.11. Функции И н ИЛИ, полученные с помощью трех схем И-НЕ.
Рис. 2.11. Функции И н ИЛИ, полученные с помощью трех схем И-НЕ.
ся к схеме ИЛИ. Конкретно это могут быть две схемы И, за которыми следует схема ИЛИ, или же три одинаковые схемы НЕ-И (рис. 2.11).
Входные схемы, показанные на рис. 2.11, обеспечивают требуемые функции И для переменных Л и В, а также С и D. Если Л и В равны 1, на выходе верхней схемы И-НЕ мы получим 0. То же самое наблюдается и для нижней схемы И-НЕ. Затем оба нулевых значения поступают в схему И-НЕ, которая реализует для них функцию ИЛИ. Тот факт, что схема И-НЕ реализует функцию ИЛИ-HE, указывается с помощью знака «+> внутри соответствующего символа. Эту же схему И-НЕ можно использовать в качестве схемы ИЛИ-НЕ
Рис. 2.12. Символ функции И-НЕ для нулей на входе.Рис. 2.12. Символ функции И-НЕ для нулей на входе.
Рис. 2.12. Символ функции И-НЕ для нулей на входе.
Рис. 2.12. Символ функции И-НЕ для нулей на входе.
Рис. 2.13, Символ функции ИЛИ-НЕ для нулей на входе.Рис. 2.13, Символ функции ИЛИ-НЕ для нулей на входе.
Рис. 2.13, Символ функции ИЛИ-НЕ для нулей на входе.
Рис. 2.13, Символ функции ИЛИ-НЕ для нулей на входе.
на входе., Следует отметить, что для обозначения функций И-НЕ и ИЛИ-НЕ для нулей здесь можно использовать символы схем И и ИЛИ соответственно. Таким образом, нули сначала инвертируются в единицы, а затем применяются символы для функций И или ИЛИ.
На рис. 2.12 показан символ функции И-НЕ для нулей на входе. Кружки на входах, которые также называются нидикаторами полярности, инвертируют нули в единицы, которые затем служат входными переменными для схемы И. Такая схема идентична схеме ИЛИ-НЕ для единиц на входе.
J
На рис. 2.13 приведен символ функции ИЛИ-HE для нулей на входе. И здесь нули сначала инвертируются в единицы, которые затем вводятся в схему или для единиц. Такая схема эквивалентна схеме И-НЕ для единиц на входе.
На рис. 2.14 приведены символы всех схем, о которых мы говорили выше, В верхней части рисунка показаны символы для схем И-НЕ и ИЛИ-НЕ в том
И-НЕИ-НЕИЛИ-НЕИЛИ-НЕ
И-НЕ
И-НЕ
ИЛИ-НЕ
ИЛИ-НЕ
л вл вИЛИ-НЕИЛИ-НЕФункция ИЛИ\ Функция НЕФункция ИЛИ\ Функция НЕфункция ИЛИ-HE Оля еОиниц;Е=О. если Лили В или обе переменные оОнобременно рабны /функция ИЛИ-HE Оля еОиниц;Е=О. если Лили В или обе переменные оОнобременно рабны /функция ИНЕ Оля нулей; Е=1, если ЛиВрабныОфункция ИНЕ Оля нулей; Е=1, если ЛиВрабныОФункция ИЛИ-HE Оля нулей Е=1, если Л или 3 или ойе переменные иОнепременна рабны ОФункция ИЛИ-HE Оля нулей Е=1, если Л или 3 или ойе переменные иОнепременна рабны О
л в
л в
ИЛИ-НЕ
ИЛИ-НЕ
Функция ИЛИ
\ Функция НЕ
Функция ИЛИ
\ Функция НЕ
функция ИЛИ-HE Оля еОиниц;Е=О. если Лили В или обе переменные оОнобременно рабны /
функция ИЛИ-HE Оля еОиниц;Е=О. если Лили В или обе переменные оОнобременно рабны /
функция ИНЕ Оля нулей; Е=1, если ЛиВрабныО
функция ИНЕ Оля нулей; Е=1, если ЛиВрабныО
Функция ИЛИ-HE Оля нулей Е=1, если Л или 3 или ойе переменные иОнепременна рабны О
Функция ИЛИ-HE Оля нулей Е=1, если Л или 3 или ойе переменные иОнепременна рабны О
И-НЕ
1, Функция И
&V х функция НЕ
Функция И-НЕ Оля еОиниц:
Е=О, если ЛиВ рабны /
Рис. 2.14. Символы функций И-НЕ и ИЛИ-НЕ (для нулей и единиц на входе), полученных с помощью схем И-НЕ и ИЛИ-НЕ в рамках положительной логики.
виде, в котором они приводятся в рекомендациях фирм-изготовителей. Схемы И-НЕ н ИЛИ-НЕ можно обозначать так, как показано на рис. 1.14. Мы видим, что схема И-НЕ реализует функцию И-НЕ для единиц на входе. Как показано на этом рисунке, если А и В равны 1, на выходе схемы появляется 0. Точка внутри соответствующего символа показывает, что эта схема реализует функ- г _т и хт И[
Схему И-НЕ можно также использовать для реализации функции ИЛИ-НЕ для нулей. Эта схема приведена в левой нижней части рис. 2.14. На выходе схемы появится 1, если Л = 0 или 5=0 нли Л = В = 0. Такие условия выполняются для крайнего левого символа. Знак «+» внутри символа говорит, что мы имеем дело с функцией ИЛИ. Символ, расположенный правее, изображает ту же функцию, так как 1 появляется здесь тогда, когда на вход поступают нули.
5*
Эти нули сначала инвертируются и образующиеся единицы затем обрабатываются с помощью обычной схемы ИЛИ.
В верхней правой части рисунка приведен символ для схемы ИЛИ-НЕ. Эта схема реализует функцию ИЛИ-HE для единиц (справа в центре рисунка). Находящийся внутри символа знак «+» указывает, что схема реализует функцию ИЛИ, т. е. если А или В или обе переменные одновременно равны 1, то на выходе схемы появляется 0. Эта функция ИЛИ-HE действует аналогично функции И-НЕ для нулей (правая нижняя часть рисунка). Если на входы А и В подаются нули, то на выходе появляется 1. Функцию И для схемы ИЛИНЕ мы обозначаем с помощью знака «•» внутри соответствующего символа. Второй символ показывает, что схему ИЛИ-HE можно использовать для реализации функции И для нулей. Оба нуля инвертируются, как показано кружками, а полученные единицы подаются на вход схемы И. Если обе входные переменные для функции И равны после кружков 1, то на выходе также получится 1, т. е. то же самое, что и в случае схемы ИЛИ-HE для нулей.
Сигналы высокого и низкого уровней в символах по спецификации milspec.
Индикатор полярности
Как мы установили выше, схема И-НЕ в положительной логике реализует функцию И-НЕ для единиц на входе и функцию ИЛИ-HE для нулей на входе. Уровень напряжения, соответствующий 1, считается высоким (/У), а уровень напряжения, соответствующий 0, низким (L).
Мы видели, что логическую функцию можно представить в виде символа со знаками «■» или «+», расположенными внутри. Другой вариант обозначений содержит символы для функций И н ИЛИ, на входе которых помещается- индикатор полярности в форме кружка (рис. 2,14).
В случае функций И и ИЛИ для единиц входные переменные имеют высокий уровень (/У), а для нулей — низкий уровень (L). При этом говорят о сигналах с высоким или низким активным уровнем.
Очевидно, что при этом можно также говорить о положительной и отрицательной логике. Некоторые, разработчики цифровых схем используют эти понятия для того, чтобы сделать более наглядными функции основных логических схем и разрабатывают для этого целые учебные системы. Однако проще исходить из определенной формы логики (положительной или отрицательной), т. е. работать с сигналами высокого и низкого уровней и индикаторами полярности (кружками), о которых мы говорили выше.
Как показано ниже, международные комиссии по стандартизации, а также рабочие группы МЭК отдают предпочтение последнему из рассмотренных методов обозначений.
На рис. 2.15 показано различие между сигналами низкого и высокого' уровней. С помощью индикатора полярности, т. е. кружка, указывается, что соответствующая функция будет управляться сигналом низкого уровня. Здесь таким сигналом является произвольно выбранный сигнал СЕ (сигнал готовности чипа Chip Enable), т. е. для «корректного» управления функцией нам нужно использовать сигнал СЕ, так как СЕ истинно, если СЕ является сигналом низкого уровня.
Тот факт, что на вход правой схемы подается сигнал низкого уровня, означает, что где-то в другом месте этот сигнал возник в результате инверсии. Поэтому в рассматриваемой сигнальной линии должно быть два индикатора полярности (рис. 2.15,а). Ниже мы еще вернемся к этому вопросу.
Если на рис. 2.15,6 соответствующий вход управляется сигналом высокого уровня, это означает, что можно использовать обычный СЕ-сигнал без че^- ты отрицаиня, получаемый без помощи инверсии. На рис. 2.16 показано, как
понятия сигналов низкого и высокого уровней применяются в логических символах для обозначения схем И, ИЛИ, И-НЕ и ИЛИ-НЕ.
Из рис. 2.16, а видно, что схема И обеспечивает функцию И для сигналов, высокого уровня и функцию ИЛИ для сигналов низкого уровня. Этот фактг мы можем представить с помощью соответствующих символов. То, что функция выполняется для сигналов низкого уровня, следует из наличия индикаторов полярности, расположенных рядом с соответствующими символами. В случае схем И н ИЛИ эти индикаторы необходимо использовать как на входах,, так и на выходах для того, чтобы не инвертировать полярность этих схем. В случае схем И-НЕ и ИЛИ-HE, показанных на рис. 2.16, з и г, можно обойтись только индикаторами полярности на входах. Этн индикаторы всегда ука-
СЕСЕРис. 2.15. Обозначения для сигналов низ-кого (а) и высокого (б) уровней.Рис. 2.15. Обозначения для сигналов низ-кого (а) и высокого (б) уровней.кк
СЕ
СЕ
Рис. 2.15. Обозначения для сигналов низ-кого (а) и высокого (б) уровней.
Рис. 2.15. Обозначения для сигналов низ-кого (а) и высокого (б) уровней.
к
к
функция
Кружок отсушсшбу-ст, нет черты над наименованиемсигнала
зывают, что функция, заданная соответствующим символом, выполняется для сигналов низкого уровня. Если индикаторы полярности отсутствуют, мы имеем дело с логической функцией для сигналов высокого уровня. В некоторых логических разработках сигналы высокого и низкого уровней используются совместно, причем предпочтение отдаетси схемам И-НЕ, ИЛИ-HE и НЕ.
Сигналы низкого уровня имеют еще одну специфическую область применения, а именно в тех случаях, когда для передачи сигналов с одной платы на другую используется разъем. При удалении платы нз стойки входные сигналы на оставшихся платах будут иметь высокий уровень, что приведет к нежелательным последствиям. Особенно пагубными эти последствия могут быть в том случае, когда из-за удаления платы происходит неожиданиое включение электромотора. Сигналы низкого уровня, передаваемые через разъемы, также целесообразно использовать и для тестирования логических схем. При этом можно проверять отдельные части логической схемы, не вставляя в стойку все платы.
Кружок как символ отрицания
В работе логических схем часто возникает ситуация, когда иа вопрос о какой-то величине получаем инвертированный, т. е. отрицательный ответ. Такую ситуацию мы уже наблюдали в первой главе на примере с прогулкой, которая может произойти только тогда, когда не идет дождь. В этом примере входная переменная ДОЖДЬ (НЕТ-ДОЖДЯ) приводила к ответу ДА.
Символ
GxenaU
а
В Я F
Симбах
Схема МЛ И
О О
О / / О / /
О—-И оля сигнала б низкого уробня
/ \ ИЛИ оля сигналов
У \бы с о кого уробня
Функция
б
В Я F
Схема И-НЕ
о о О / / О 1 i
\ИЛИ-НЕ Оля сигналов низкого уробня
о-^И"НЕ Оля сигналоб бысокаго уробня
Функция
Схема МЛ И-НЕ
В Я
О О О /
/ О
/ /
F
^^И-НЕОля сиг- 1 нолоб низкого О уробня
, ИЛЙ-НЕ Оля сигналоб высокого уробня
Функция
г
Рис, 2.16, Понятия сигналов низкого н высокого уровней, выраженные в ло-гической символике с помощью схем И, ИЛИ, И-НЕ и ИЛИ-НЕ.
Если соответствующий индикатор дождя выдает сигнал ДОЖДЬ, то сигнал НЕТ-ДОЖДЯ реализуется логической схемой с помощью отрицания сигнала ДОЖДЬ. Мы обозначаем такую операцию (инверсию) с помощью кружка у соответствующего входа схемы. Этот кружок используется в дальнейшем как индикатор отрицания.
В данном случае мы иа самом деле говорили о некоторой теоретической схеме. На практике же, как только мы конкретизируем функцию соответствующей схемы, сразу же возникнут понятия сигналов низкого и высокого уровней. Первый сигнал свидетельствует о том, что истинным является напряжение низкого уровня, второй — о том, что истинным является высокий уровень. Кроме того, в одном случае бывает выгодно использовать сигналы низкого уровня, а в другом — сигналы высокого уровня. Об этом мы уже говорили выше. И во всех рассмотренных случаях индикатором полярности будет кружок.
В спецификации milspec кружок используется для индикации как отрицания, так и низкого уровня входных сигналов рассматриваемой схемы, т. е. он используется для различных по смыслу задач.
В спецификации МЭК это смысловое различие учитывается с помощью особого символа в виде полустрелки, т. е. указателя полярности для сигналов низкого уровия. Знак отрицания, т, е. кружок, встречается только в теоретических логических схемах, а индикатор полярности, т. е. полустрелка, только в практических схемах (см. также разд. 2.13). Впрочем, применение знака отрицания (кружка) как в теоретических, так и в практических схемах (в последнем случае для указания полярности) не вызывает никаких трудностей при условии, что мы заранее четко знаем, какое конкретное применение найдет соответствующая схема. Теоретическую схему можно описать как схему с логическими функциями, у которых «истинно» обозначается с помощью 1, а «ложно» — с помощью 0. В ней не идет речи о типах применяемых основных схем.
Если в какой-то практической схеме имеется индикатор полярности в виде кружка илн полустрелки, это означает не отрицание, а скорее всего Л-вход (вход для сигнала низкого уровня). Полное название сигнала можно представить в виде обычного названия сигнала, после которого в скобках помещаются буквы Н (высокий) или L (низкий).
В спецификации МЭК (разд. 2.9) это обозначение используется более широко; при этом исходят из того, что сигнал, записанный в виде первичного наименования с чертой отрицания или без нее, считается активным (истинным), если он имеет уровень, указанный в скобках, т. е. Н нли L. Мы поясним это с помощью двух примеров. Пусть задан вход, который акти-
визируется сигналом НЕТ-ДОЖДЯ. Этот сигнал имеет на входе обозначение ДОЖДЬ. Если он имеет низкий уровень (L), то к его наименованию необходимо добавить (А), т. е. окончательно у нас получится сигнал ДОЖДЬ (L). Здесь в наименовании сигнала используется как знак отрицания, так и указатель уровня сигнала. Вход соответствующей схемы будет снабжен индикатором полярности.
Рассмотрим другой пример. Сигнал ТРЕВОГА используется в качестве входного для некоторой функции н является активным, когда тревоги нет. Эта функция имеет Н-входы (для снг- иалов высокого уровня), причем входным сигналом является ТРЕВОГА (Я). На входе указанной схемы индикатор полярности отсутствует. В спецификации milspec не используются дополнительные обозначения (Н) и (L). В примере с сигналом ДОЖДЬ его наименование у соответствующего входа записывается как ДОЖДЬ из-за двойной инверсии: отрицания и индикатора полярности (L).
В примере с сигналом ТРЕВОГА спецификация milspec дает наименование сигнала ТРЕВОГА. В этой спецификации требуется еще один указатель, чтобы понять, какой сигнал является «истинным», с чертой или без нее, В случае спецификации МЭК эта информация следует непосредственно из полного наименования сигнала, которое обычно размещается рядом со входом, как показано в следующей таблице:
МЭК
milspec
а) ТРЕВОГА-£-уровень (тревога истинна, если используется сигнал низкого уровня)
ТРЕВОГА (L)
ТРЕВОГА
б) НЕТ-ТРЕВОГИ-Д-уровень (тревоги нет — истинно, если используется сигнал низкого уровня)
ТРЕВОГА (Г)
ТРЕВОГА
в) ТРЕВОГА-Я-уровень (тревога истинна, если используется сигнал высокого уровня)
ТРЕВОГА (Я)
ТРЕВОГА
т) НЕТ-ТРЕВОГИ-Я-уровень (тревоги нет — истинно, если используется сигнал высокого уровня)
ТРЕВОГА (Я)
ТРЕВОГА
В случаях а) и г), а также б) и в) спецификация milspec дает одинаковые обозначения и только с помощью дополнительного индикатора полярности можно понять, является ли наименование сигнала иа входе в схему истинным.
В ТТЛ- и КМОП-схемах подразумевается положительная логика, т. е. если фирма-изготовитель описывает в справочнике какую-то функцию, например И или ИЛИ, то эта функция реализуется в положительной логике, когда Н=Л. В практических логических схемах мы также будет использовать в основном элементы с Zf-входамн, как будет видно из примеров, приведенных в данной книге. При этом для обозначения сигналов будут использованы наименования, аналогичные приведенным выше в пп. «в» и «г», где имеется сходство между спецификациями milspec и МЭК. В этом случае наименования сигналов с чертой и без нее оказываются одинаковыми, за исключением того, что в спецификации МЭК к иаименованню добавляется буква (Я). Индикаторы полярности на входах схем отсутствуют. Если в логической схеме встретятся все-таки наименования сигналов без сопровождающих букв (Н) и (L) и если, кроме того, на входе не будет индикаторов полярности, то будет считаться истинным соответствующий сигнал высокого уровня.
Совместное использование знаков и индикаторов отрицания и полярности в спецификации mil spec связано с произволом в использовании понятий обращения и отрицания, которые с течением времени стали обозначать одно и то же. В житейском смысле отрицание означает нечто отличное от инверсии (обращения).
Об одинаковом значении обоих терминов речь шла также в гл. 1. Это слияние понятий произошло, вероятно, из-за того, что в цифровой электронике значения «истинно» н «ложно», ДА и НЕТ, а также 1 и 0 были присвоены символам Я и L» которые являются, как нам известно, сокращениями от слов, обозначающих высокий (high) н низкий (low) логические уровни напряжения.
С помощью инвертора символ Я превращается в символ L, a L — в Я. Положительная переменная, которая используется в отрицательной форме в какой-то логической схеме, реализуется в практической схеме за счет ниверсии уровня напряжения, который является для дайной переменной «истинным». Требуемое отрицание осуществляется здесь за счет инверсии. Уточнение термина или понятия необходимо для того, чтобы соответствующее словесное выражение этого термина или понятия можно было применять однозначно.
В общем случае не совсем удачно использовать для термина такое понятие, которое имеет в одном и том же языке несколько значений. И тем ие менее здесь мы имеем дело с таким случаем. Слово инверсия имеет, к сожалению, двойное значение, которое, правда, ограничивается специальным жаргоном цифровой электроники.
В частности, правильным является следующее выражение:
А (НЕ-А) получено за счет инверсии А. Неправильным же будет выражение: А (НЕ-А) является инверсией А, так как, строго говоря, А является отрицанием А.
Для практической схемы A(L) (НЕ-А истинно для сигналов низкого уровня) является инверсией А (Я). При этом А (Я) физически эквивалентно A (L), одиако здесь мы также можем говорить, что А (Ц является инверсией A (L)> потому что черта над А указывает, строго говоря, только на отрицание. Из этого примера следует, что мы можем и должны использовать точные термины. Для схемотехника эти термины не представляют затруднений, в частности, если речь идет об отрицании, т. е. использовании терминов инверсии или обращения. Кроме того, различие между отрицанием и инверсией для символов приводит к ряду последствий. Известно, что инвертор представляется в виде функционального блока с цифрой 1 внутри. Этот блок одновременно снабжается кружком (или полустрелкой в спецификации МЭК), который помещается либо на входе, либо иа выходе блока. Таким образом, имеются два обозначения функции, которые реализуются физически с помощью одного и того же инвертора. При этом возникает вопрос — в каком случае знак отрицания помещается у входа, а в каком — у выхода блока? Здесь важным является уровень (L или Я), которому соответствует состояние «истинно» для переменной на входе в инвертор. Если «истинно» задается низким уровнем (L), кружок или полустрелка помещаются перед символом, т. е. на его входе. Внутри функционального блока входной сигнал низкого уровня должен обеспечить состояние 1 (1 означает «истинно»), Если же, напротив, «истинно» на входе задается высоким уровнем (Я), кружок или полустрелка размещаются после функционального блока, т. е. на его выходе. Очевидно, что «истинно» на выходе соответствует низкому уровню. Это правило приводит к тому, что когда инвертор имеет связи по входу и выходу с другими функциональными блоками, приходится либо использовать два индикатора полярности иа одной сигнальной линии, либо их вовсе не использовать. Прн наличии одного индикатора полярности иа сигнальной линии обычно подразумевается отрицание. Более подробно об описании логических схем в спецификациях МЭК и milspec мы будем говорить в разд. 2.13.
На практике часто наблюдается разнобой в использовании терминов инверсии (например, при согласовании уровней логических сигналов) н отрицания. К сожалению, такое же непоследовательное использование этих терминов встречается иногда и в данной книге. В более общем виде проблема наименования сигналов рассмотрена в разд. 2.14.
Логические символы по спецификации МЭК 117-15А
Для разработки логической символики, которую можно было бы в будущем использовать в качестве стандарта, Международная Электротехническая Комиссия (МЭК) создала рабочий орган, известный под названием рабочей группы SC3AWG2. Эта группа с момента ее учреждения в 1965 г. занималась проблемой стандартизации логических символов и в течение ряда лет опубликовала несколько рекомендуемых списков символов, последний из которых известен под наименованием- МЭК 117-15А. В этом списке содержится ряд директив, с помощью которых понятия комбинаторной логики можно представить в форме, обеспечивающей удобное представление для логических схем. По сравнению с символами МЭК символы milspec, соответствующие американской спецификации Mil. Standard 806В и выраженные на языке «отличительных форм», оказываются слишком сложными в графическом плане. Если вместо этих форм взять в качестве основного символа квадрат с одним внутренним знаком, который задает тип логической функции, то рисунки логических схем становятся значительно проще. В результате упрощается и процесс проектирования логических схем на ЭВМ, где они изображаются с помощью принтера.
При разработке новых символов исходят из того, что определенные понятия, которые использовались ранее в течение многих лет, должны оставаться в употреблении для того, чтобы не возникал барьер между старыми и новыми системами обозначений. При наличии такого барьера внедрение новых символов может существенно замедлиться. Насколько сложно происходит внедрение новых символов, видно из того, что в американской специальной литературе до сих пор в основном применяется спецификация mil spec.
В предыдущих разделах было показано, что цифровые схемы работают с сигналами либо высокого, либо низкого уровня, т. е. единицами или нулями иа входе. При этом сохраняется различие между символами схем и соответствующими функциональными символами. Схема И-НЕ, реализующая функцию ИЛИ-HE для входных сигналов низкого уровня (нулей), будет обозначаться с помощью символа схемы И-НЕ, в то время как при использовании этого же символа для обозначения функции ИЛИ внутри него помещается знак «+». Другой метод представления этих функций состоит в использовании символа схемы ИЛИ, иа входах в который помещаются индикаторы полярности (кружки), которые обозначают здесь квазиотрицание. Последний метод описания функций включен в МЭК117-15А с заменой кружка иа полустрелку.
На рис. 2.17 показана связь между символами по спецификациям milspec и МЭК, в частности, для сигналов низкого и высокого уровней, подаваемых на входы схем И, И-НЕ, ИЛИ и ИЛИ-НЕ.
Рекомендации МЭК различают теоретическую логическую схему и практическую схему. Теоретическая схема является комбинацией элементарных и более сложных схем, которые
Рис. 2.17. Связь между символами по спецификациям miispec и МЭК для практических схем.
взаимно-однозначно связаны между собой. Это означает, что внутреннее состояние, будь то входное или выходное, согласуется с внешним входным или выходным состоянием этой схемы.
Связь внутренних и внешних состояний отражена на рис. 2.18. Здесь внутренние переменные обозначены через X, У и Z, а внешние переменные — через А, В и С. В данном случае речь идет о взаимно-однозначном соответствии между внешними и внутренними состояниями. Внутренние состояния обозначаются с помощью 0 или 1, внешние — с помощью L или Н.
В теоретической схеме можно работать только с логическими нулями или единицами. Связь между этими единицами н нулями и их физической реализацией обычно никак не выражается. На данной стадии нас ие интересует, какими конкретными логическими схемами мы располагаем. В принципе любую тео-
ретнческую схему можно составить только из схем И, ИЛИ и НЕ. Состояние «истинно» будет совпадать с единицей, а «ложно»—с нулем. Если на вход какой-то схемы поступают переменные, для которых приняты противоположные значения, т. е. «истинио» = 0 и «ложио»=1, их можно использовать в качестве входных сигналов, сопровождая знаками полярности (полустрелками).
Практическая схема, в отличне от теоретической, составляется из схем, которые имеются в нашем распоряжении. Схемо-
Рис. 2.18. ВнутренниеРис. 2.18. Внутренниеиивнешние логические переменные по спецификации МЭК 117-15.внешние логические переменные по спецификации МЭК 117-15.
Рис. 2.18. Внутренние
Рис. 2.18. Внутренние
и
и
внешние логические переменные по спецификации МЭК 117-15.
внешние логические переменные по спецификации МЭК 117-15.
техник обычно располагает относительно небольшим числом элементарных схем, с помощью которых он может реализовать свою логическую схему. Здесь приходится иметь дело с такими понятиями, как высокий и низкий уровни, которые заменяют 1 и 0 соответственно, используемые в теоретической схеме.
В практической схеме переменная может быть истинной независимо от того, равна оиа единице или нулю, если мы приписываем единице высокий уровень, а нулю—низкий уровень напряжения. Поэтому в теоретических логических схемах используются исключительно 1 и 0, а в практических схемах — уровни Н и L (рис. 2.18,6). В левой колонке на рис. 2.18,6 приведены логические величины, которые относятся к теоретическим логическим схемам. В практических схемах эти величины могут быть преобразованы в сигналы либо высокого, либо низкого уровня.
Если Л истинно, т. е. равно 1, мы можем перейти из теоретической в практическую схему по горизонтали к уровню Н и по диагонали вниз к уровню L. Огибающие стрелки показывают.
ИЛИ
И с инверсным вы-ходом (И-НЕ)
ИЛИ с инверсным выходом (ИЛИ-НЕ)
И с прямым и ин-версным входами
Инвертор
Исключающее ИЛИ (неравнозначность)
Эквивалентность
Логический порог
ЧЕТ
НЕЧЕТ
и
2*4
Выходной сигнал равен 1 только тогда, когда все входные сигналы равны 1
Выходной сигнал равен I только тогда, когда один или несколько входных сигналов равны 1
Выходной сигнал равен О только тогда, когда все входные сигналы равны 1
Выходной сигнал равен О только тогда, когда один или несколько входных сигналов равны 1
Выходной сигнал равен 1 только тогда, когда сигнал на прямом входе равен 1, а на инверсном — О
Выходной сигнал равен 1 только тогда, когда входной сигнал равен О
Выходной сигнал равен I только тогда, когда только одни входной сигнал равен 1
Выходной сигнал равен 1 только тогда, когда входные сигналы все равны 1 или все равны О
Выходной сигнал равен 1 только тогда, когда два или большее число входных сигналов равны 1 (два взяты в качестве примера)
Выходной сигнал равен 1 только тогда, когда четное число входных сигналов равно 1 (число 2/г не зависит от числа входов)
Выходной сигнал равен ) только тогда, когда нечетное число входных сигналов равно 1 (число 26+1 не зависит от числа входов)
Мажорит арностьМажорит арность«3 из 4>«3 из 4>Кодовый преобразовательКодовый преобразовательПреобразователь полярности, инверторПреобразователь полярности, инвертор
Мажорит арность
Мажорит арность
«3 из 4>
«3 из 4>
Кодовый преобразователь
Кодовый преобразователь
Преобразователь полярности, инвертор
Преобразователь полярности, инвертор
Выходной сигнал равен 1 только тогда, когда более половины входных сигналов равны 1 (число п/2 не зависит от числа входов)
Выходной сигнал равен 1 только тогда, когда три входных сигнала из четырех равны 1 (числа 3 и 4 взяты в качестве примера)
X и У можно заменить на стандартные обозначения со- , ответствующих кодов (например, ' GRAY для кода Грея, BIN для двоичного кода, BCD для двоично-деся- тнчного кода)
Выходной сигнал имеет высокий уровень (Н) только в том случае, когда входной сигнал имеет низкий уровень (L^
Вход, по которому не вводится логическая информация
Открытый коллекторный выход
Тристабильный выход: управляющий вход обозначен ENV (enable — разрешать, отпирать)
Вход, связанный с расширителем
Выход расширителя
Название логическогоэлементаНазвание логическогоэлементаИзображениеИзображениеОписание функции
Название логическогоэлемента
Название логическогоэлемента
Изображение
Изображение
Гальваническая (монтажная) схема И1*
(МОНТАЖНОЕ И)
Гальваническая (монтажная) схема ИЛИ«> (МОНТАЖНОЕ ИЛИ)
*) Согласно ГОСТ 2.743—82 элементы монтажной логики изображаются так же, как элементы обычной логики с добавлением символа 0 после символа логической функции (например, & <>, 1 О) - — Прим. ред.
Рис. 2.19. Логические символы по спецификации МЭК 117-15А.
как будет обозначаться соответствующий сигнал. Для случая «А истинно» это будет сигнал А(Н) для уровня Н или A(L) для уровня L. В последнем случае у соответствующего входа следует поместить индикатор полярности.
Если истинно А, т. е. А = 1, мы можем снова перейти из теоретической схемы либо по горизонтали на уровень Д либо по диагонали вверх на уровень Я. Огибающие стрелки показывают, что соответствующие обозначения сигналов будут А (Н) н A(L). В обоих последних случаях речь идет об отрицании, по аналогии с теоретической схемой. Индикаторы полярности для А(Н) и A(L) здесь ие используются. Такое представление сигналов относится к внешним логическим переменным.
В практических схемах применяются те же символы, что н в спецификации milspec, за исключением того, что «отличительные формы» заменены квадратом с указателем функции внутри него, а кружок индикатора полярности заменен на полустрелку. В спецификации МЭКП7-15А используется понятие эквивалентности, которое заключается в том, что схема И-НЕ для сигналов высокого уровня реализует функцию ИЛИ-HE для сигналов низкого уровня. Соответствующие эквиваленты уже приводились на рис. 2.17. Мы еще раз указываем на связь, которая существует между обозначениями спецификаций milspec и МЭКП7-15А и отчетливо видна на рис. 2.17.
Как уже говорилось выше, обозначения МЭКН7-15А применять значительно легче тому, кто привык ранее к спецификации milspec. В частности, в практической схеме мы сразу же видим.
какую функцию реализует определенный символ. Это нам обеспечивает указатель функции, расположенный внутри квадрата.. Если речь идет о функции для сигналов высокого или низкого уровня, следует обратить внимание иа наименование сигналов- и индикаторы полярности иа входах.
На рис. 2.19 приведены символы для ряда функций, а также поясняются значения некоторых других знаков.
Обозначение зависимостей
Рекомендации МЭК содержат также и систему обозначений зависимостей, которая отображает связи между задающими входами (или выходами) и зависящими от иих входами (выходами). При этом все символы логических элементов или функций, которые требуются для реализации соответствующих зависимостей, не обозначаются. С помощью этой системы обозначений можно существенно упростить структуру логической схемы. В функциональном узле логическая функция И обозначается буквой G, а функция ИЛИ — буквой V. Задающий вход или выход помечается соответствующей буквой, за которой следует опознавательный номер (идентификатор). Этот идентификатор помещается также у входа или выхода, который зави-
аО
Рис. 2.20. Пример обозначения зависимостей.
сит от указанного выше задающего входа илн выхода. Если зависимый вход или выход уже снабжен буквой, используемой в качестве дополнительного символа, идентификатор помещается перед этой буквой.
Рассмотрим пример системы обозначений зависимостей такого типа. На рис. 2.20 приведена логическая схема, в которой элементы И н ИЛИ связаны между собой определенным образом. Приведенные три символа можно заменить одним узлом (рис. 2.20, б). Входы С и В связаны с помощью функции И, и эта связь обозначается буквой G перед входом В, за которой следует идентификатор 1. Вход С зависит от входа В, и перед входом С располагается только идентификатор 1. Выход { и
-входная переменная А связаны между собой с помощью функ- дии ИЛИ н эта связь обозначается буквой V перед входом А, .за которой следует идентификатор 2. На выходе f мы также .записываем идентификатор 2.
Другой пример использования этой системы обозначений относится ко входу, который уже снабжен функциональной бук-
Рис. 2.21. Обозначение зависимостей для /^-триггера.Рис. 2.21. Обозначение зависимостей для /^-триггера.
Рис. 2.21. Обозначение зависимостей для /^-триггера.
Рис. 2.21. Обозначение зависимостей для /^-триггера.
©ой (рис. 2.21). Здесь рассмотрен /?3-триггер с синхронизирующим входом, являющимся управляющим и обозначаемым буквой С. S- и /?-входы используются для ввода данных. Так как передача информации происходит по команде, подаваемой на С-вход, то 5- и /^-входы оказываются зависящими от состояния
С-входа. Именно из-за этой зависимости цифровой идеитифика-
с-Управляющий. бхоо
Рис. 2.22. D- и //(-триггеры с обозначением зависимостей на входах,й — Р-трнггер; б — //(-триггер.
логичные обозначения мы используем и для D- и //(-триггеров (рис. 2.22).
В подобных запоминающих элементах (к которым мы еще вернемся в т. 2, гл. 2) передача информации часто происходит на заднем фронте управляющего сигнала С. В результате появляется задержка по времени, которая отображается с помощь^ -символа задержки, расположенного на выходе.
Пример такого обозначения приведен на рис. 2.23. Рассмотренный символ задержки применяется в случае «прозрачного» Р-триггера, где С-вход является разрешающим.
Триггеры так называемого динамического типа воспринимают информацию, появляющуюся на входе D иа переднем фронте импульса С. Этот метод передачи указывается с помощью, стрелки перед буквой С (рис. 2.24). Зависимость ввода данных
"V Символ заОвржки"V Символ заОвржки
"V Символ заОвржки
"V Символ заОвржки
Рис. 2.23. D-триггер «прозрачного» типа с символом задержки на выходах.
от синхронизирующего входного сигнала в этих триггерах обозначается идентификатором, который помещается перед дополнительным символом.
Известны также типы триггеров, которые воспринимают данные иа переднем фронте синхронизирующего импульса, а на заднем фронте передают информацию иа выход для дальнейшей обработки. Здесь имеется в виду триггер комбинированного
Динамический б к ой
Рис. 2.24. Триггеры с запуском от фронта сигнала.а — ^S-триггер; б — D-триггер; в —/К-триггер,
при передаче данных обозначается стрелкой, а задержка в передаче информации — в виде символа задержки иа выходе (рис. 2.25).
Можно представить, что состояния двух входов зависят от сигнала на третьем входе, причем эта зависимость чувствительна к полярности соответствующего сигнала. Например, один из зависимых входов реагирует тогда, когда на третьем.
входе появляется сигнал высокого уровня, а другой вход—когда на третьем входе появляется сигнал низкого уровня. На рис. 2.26 показан пример подобной ситуации. На упрощенной схеме (рис. 2.26,6) мы можем обозначить реакцию на отрицание управляющей переменной с помощью черты отрицания, помещенной над цифровым идентификатором зависимого входа. В данном примере входы с и d связаны зависимостью типа И
Рис. 2.25. Триггер с запуском от фронта сигнала, который разрешает передачу данных на выход.а — RS-триггер; б — D-триггер; в — УК-триггер.Рис. 2.25. Триггер с запуском от фронта сигнала, который разрешает передачу данных на выход.а — RS-триггер; б — D-триггер; в — УК-триггер.
Рис. 2.25. Триггер с запуском от фронта сигнала, который разрешает передачу данных на выход.
а — RS-триггер; б — D-триггер; в — УК-триггер.
Рис. 2.25. Триггер с запуском от фронта сигнала, который разрешает передачу данных на выход.
а — RS-триггер; б — D-триггер; в — УК-триггер.
со входом_е и эта зависимость указана с помощью идентификаторов 1 и 1.
Как уже говорилось выше, такая система обозначений зависимостей приводит к существенному упрощению логических схем. Очень интересной является возможность представления логической схемы в виде одного блока и обозначение зависимостей между переменными с помощью букв и цифровых идентификаторов. Ясно, что здесь речь идет не о реальной схеме с шиной данных, потому что такое представление сводится к
Рис. 2.26. Зависимость состояний входов с и d от состояния входа е (примерзависимости типа И).
списку с трудно обозримым перечнем зависимостей. В этом случае к системе обозначений зависимостей прибегать не следует. Данная система очень полезна при символическом представлении БИС, где часто повторяются определенные логические схемы, такие, как счетчики, регистры сдвига и запоминающие регистры, т. е. имеется большое число отдельных элементов с одинаковыми функциями, при этом каждый элемент имеет отдельные вход и выход и управляется централизованно.
Отдельные элементы представляются в виде последовательности взаимосвязанных блоков, соединенных с блоком управления, с помощью которого можно выразить общую зависимость входов и выходов отдельных элементов от управляющих сигналов. Можно также представить, что существует общий выход-
айай
ай
ай
6г6гРис. 2.27. Символы для мультивибраторов и триггера Шмитта.
6г
6г
я —весинхровизованкый мультивибратор; б — несинхронизозан- вый ждущий мультивибратор; s — синхронизованный ждущий мультивибратор; г — триггер Шмитта.
ной блок, из которого в упомянутые элементы поступают данные или другая информация.
Символы функций для мультивибраторов и триггера Шмитта показаны на рнс. 2,27.
Блоки управления
Блоки управления требуются для организации совместной работы системы логических элементов. Выше уже говорилось, что общими элементами системы могут быть, например, входы тактовых импульсов, импульсов сброса на нуль, сдвига влево или вправо. На рис. 2.28 показана связь блока управления с набором логических элементов. Для обозначения общих входов
Управляющие входыУправляющие входыОтдельные входыОтдельные входыРис. 2.28. Набор логических элементов с общим блоком управления.Рис. 2.28. Набор логических элементов с общим блоком управления.
Управляющие входы
Управляющие входы
Отдельные входы
Отдельные входы
Рис. 2.28. Набор логических элементов с общим блоком управления.
Рис. 2.28. Набор логических элементов с общим блоком управления.
можно использовать дополнительные символы, такие, как С, R и S соответственно для синхронизации, сброса на нуль и установки в состояние 1. При этом можно использовать и систему обозначений зависимостей, о которой говорилось в предыдущем разделе. В блоке управления обе системы обозначений можно применять совместно. Если какая-то зависимость выполняется не для всех элементов, ее можно указать с помощью цифровых индикаторов. Зависимые входы, которые используются не в каждом элементе, можно выделить, применяя укороченную входную линию связи.
Вход данных
Рис. 2.29. Сдвигающий регистр, состоящий из 64 P-триггеров. В блоке управления показано, что один такт таймера С приводит к одному сдвигу направо-.
На рис. 2.29 приведен сдвигающий регистр с ^-триггерами. На одном кристалле размещены 64 триггера, из которых обозначены лишь два. Это позволяет сэкономить на обозначениях. Описание блока не приводит ни к каким недоразумениям. Дополнительный символ С1/—>■ определяет связь (зависимость) входов данных с синхронизирующим сигналом, а стрелка указывает направление сдвига.
В символах сдвигающих регистров и счетчиков мы можем встретить стрелку с буквой т. Для первых иг дает число шагов, на которое необходимо сдвинуть данные в регистре, а для вторых т дает емкость счетчика (например, /п=16 для счетчика с емкостью, равной 16).
Перед дополнительным символом могут стоять знаки плюс или минус, которые, например, для счетчика указывают счет в прямом или обратном направлении, а для регистра сдвига задают направление сдвига вправо или влево. Предполагается, что тот элемент, который находится ближе всех к блоку управления, имеет наименьший приоритет. Это следует непосредственно из представления сдвигающих регистров (рис. 2.30).
Анализируя структуру этого регистра, мы видим, что он состоит нз пяти Е)-трнггеров с последовательным входом 1D для сдвигов вправо и последовательным входом 2D для сдвигов влево. Прием данных и сдвиг вправо происходят под действи-
ем управляющего сигнала на входе С1, а сдвиг влево — под действием соответствующего сигнала на входе С2. Параллельные входы 3Z) активизируются, если вход СЗ находится в активном состоянии. R обозначает вход для сброса на нуль, через который все триггеры переводятся одновременно в исходное со-
Рис. 2.30. Сдвигающий регистр с последовательным и параллельным вводами данных. Символ задержки у выхода показывает, что новые данные появляются на выходе в тот момент, когда С-вход становится пассивным (задний фронт импульса).
стояние. Символ задержки на выходах указывает, что данные появляются на выходе в тот момент, когда вход С не активирован, т. е. на заднем фронте соответствующего импульса.
Выходные блоки и основные правила условных графических обозначений
На схеме общий выходной блок обычно отделяется от остальных логических элементов: между ними оставляется пустой промежуток (рис. 2.31, а). Выходной блок можно также поместить внутри рамок блока управления, как показано иа рис. 2.31,6. Выделенный выходной блок (рис. 2.31, а) не может находиться в том же прямоугольнике, что и набор логических элементов с блоком управления.
С учетом правил обозначения зависимостей можно сформулировать следующие правила графических обозначений:
88Глава 288Глава 2Задающий вход или выход снабжается буквой с последующим цифровым идентификатором, который используется в данном функциональном блоке только один раз.
88Глава 2
88Глава 2
Зависимые входы и выходы необходимо снабдить теми же цифрами, которыми обозначены задающие входы и выходы.
Если связь между задающими и зависимыми входами и выходами применяется только тогда, когда задающие входы и выходы являются внутренне «ложными», то иад соответствующими цифрами, располагаемыми около зависимых входов и вы-
Рис. 2.31. Общий выходной блок или выходной элемент набора логическая элементов.а — автономный выходной блок; б — выходной элемент, размещенный в рамках блоке управления.Рис. 2.31. Общий выходной блок или выходной элемент набора логическая элементов.а — автономный выходной блок; б — выходной элемент, размещенный в рамках блоке управления.ходов, помещается черта отрицания (т. е. 1 превращается в 1)*
Рис. 2.31. Общий выходной блок или выходной элемент набора логическая элементов.
а — автономный выходной блок; б — выходной элемент, размещенный в рамках блоке управления.
Рис. 2.31. Общий выходной блок или выходной элемент набора логическая элементов.
а — автономный выходной блок; б — выходной элемент, размещенный в рамках блоке управления.
Если какой-либо зависимый вход или выход уже обозначен дополнительным символом (буквой), при появлении новой зависимости эту цифру следует поместить около соответствующего задающего входа или выхода.
Например, в триггере имеются S- н С-входы, причем S-вход зависит от С-входа (синхронизирующего входа). Если С-вход имеет цифровой индикатор 1, его следует поместить перед. S-входом, т. е. записать 1S.
Если какой-либо вход или выход зависит от большого числа других входов или выходов, эта зависимость указывается с помощью нескольких чисел, помещаемых около зависимого входа или выхода и разделенных между собой запятыми. Приоритет действия отдельных зависимостей определяется порядком* чисел, при этом крайнее слева число имеет максимальный приоритет,
Если двум задающим входам или выходам приходится приписать одну и ту же букву в качестве дополнительного символа, для различения этих входов (выходов) между собой до--
бавляется еще она буква А. Если эта буква опущена, подразумевается, что оба задающих входа или выхода с одинаковыми буквами связаны друг с другом функцией ИЛИ.
Если дополнительные символы с цифровым индикатором могут привести к недоразумению или неясности по отношению к другим используемым обозначениям, следует подумать о замене соответствующих цифр другими символами, например буквами греческого алфавита.
При использовании системы обозначений зависимостей важно соблюдать сформулированные выше правила, что позволит избежать ошибок и неясностей в логических схемах.
В настоящее время подготавливается новый, полностью переработанный и существенно расширенный вариант спецификаций МЭК для описания логических схем. Мы имеем в виду документ МЭКб 17-12, основные концепции которого уже разработаны. Доработка этой спецификации потребует еще нескольких лет.
Составление логических схем в символах спецификации МЭК
Если требуется реализовать какую-то логическую функцию в виде конкретной цифровой схемы, следует начинать с детального анализа теоретического аналога этой схемы, который строится из элементарных и сложных функций, обеспечивающих однозначную связь между внутренними и внешними состояниями сложной функции, когда истина соответствует 1, а ложь — 0. На этом этапе нас не интересует практическая схема, с ее конкретными элементами и связанной с ними проблемой сигналов высокого и низкого уровней.
Для этой цели используются общеупотребительные символы элементарных и сложных логических функций. Если отрицание оказывается истинным, знак отрицания, т. е. кружок, используется в сочетании с соответствующей функцией и располагается у входа, для которого отрицание является истинным. На рис. 2.32, а приведены два функциональных блока, которые связаны между собой и в которых установлено однозначное соответствие между внутренними и внешними состояниями. Сигнал А на выходе из левого блока используется в качестве входного сигнала для правого блока. В практической схеме, которая реализует эту структуру, могут возникнуть четыре логические комбинации (рис. 2.32,6 и в), дающие четыре различных решения для реализации требуемой логической связи.
Очевидно, что первые два варианта можно осуществить с помощью непосредственной связи. При этом логические сигналы на входе и выходе имеют одинаковую полярность. В треть-
ем варианте выходной сигнал необходимо инвертировать перед осуществлением соответствующей связи. Аналогично обстоит дело и в четвертом случае. Отличие заключается в том, что в- третьем варианте индикатор полярности располагается перед соответствующим блоком, а в четвертом — после него. Однако физически обе эти схемы полностью эквивалентны.
МН)МН)Л^Н)Л^Н)Рис. 2.32. Связь между двумя логическими функциями в разрабатываемой системе.а — теоретическая схема; б и е — практические схемы.Рис. 2.32. Связь между двумя логическими функциями в разрабатываемой системе.а — теоретическая схема; б и е — практические схемы.
МН)
МН)
Л^Н)
Л^Н)
Рис. 2.32. Связь между двумя логическими функциями в разрабатываемой системе.
а — теоретическая схема; б и е — практические схемы.
Рис. 2.32. Связь между двумя логическими функциями в разрабатываемой системе.
а — теоретическая схема; б и е — практические схемы.
На рис. 2.33, а показаны две другие возможные ситуации, в которых сигнал А на внутреннем входе второй схемы требуется использовать как сигнал НЕ-А (А). Эта особенность при разработке схемы указывается с помощью знака отрицания, т. е. кружка. Здесь также возможны четыре комбинации сигналов, которые можно реализовать в практической разработке с помощью соответствующих связей. Полученные решения приведены на рис. 2.33, б и в. В двух верхних вариантах в линии связи требуется применить дополнительный инвертор. В двух нижних вариантах возможна непосредственная гальваническая связь.
В первом варианте инверсия переменной А(Н) приводит к A(L), причем сигнал A(L) идентичен А(Н). Во втором варианте сигнал A (L) инвертируется в сигнал А (//^который идентичен A(L). Здесь А также преобразуется в А и одновремени® (Н) преобразуется в (L). *
На рис. 2.34, а приведена гипотетическая теоретическая логическая схема, где, как легко видеть, знак отрицания используется совместно со стандартными символами для обозначения функций И и ИЛИ. Индикатор полярности в этой схеме отсутствует. Здесь мы имеем однозначную связь между входными и выходными состояниями, и если потребуется использовать ин-
Я(ЖЯ(ЖббWJWJяяжжжжяя/шп-жц/шп-жцЖВ-ЖЖЖВ-ЖЖ6 Экбибаленты: /ШЗ=ЖЖ ЖНМЩ6 Экбибаленты: /ШЗ=ЖЖ ЖНМЩ
Я(Ж
Я(Ж
б
б
WJ
WJ
я
я
жж
жж
я
я
/шп-жц
/шп-жц
ЖВ-ЖЖ
ЖВ-ЖЖ
6 Экбибаленты: /ШЗ=ЖЖ ЖНМЩ
6 Экбибаленты: /ШЗ=ЖЖ ЖНМЩ
Рис. 2.33. Связь между двумя логическими функциями с отрицанием в линиисвязи.
а — теоретическая схема; б и 6 — практические схемы.
вертированный сигнал в качестве входной переменной, его нужно пометить знаком отрицания. Над переменными А, В и С в этой схеме должна быть совершена операция отрицания.
Превращая теоретическую логическую схему в практическую разработку, мы изображаем имеющиеся в нашем распоряжении элементарные схемы без учета сигнальных связей. Кроме того, мы указываем около входа элементарных схем требуемый сигнал с чертой отрицания или без нее и одновременно с помощью знаков (Н) и (L) — активный уровень (высокий или низкий) (рис. 2.34,6). Закончив оформление наименований сигналов, из факта совпадения или несовпадения обозначений сигналов мы видим, какое требуется соединение — непосредственное или же
Эквиваленты: fljLMim Л(Н)=ят
б
минимальным.минимальным.
минимальным.
минимальным.
6
Рис. 2.34. Гипотетическая теоретическая логическая схема и варианты практи-ческих схем.
На второй стадии в разрабатываемую логическую систему (а) были введены реальные электронные схемы и исследовано, дает ли какое-либо преимущество использование сигналов низкого и высокого уровней (б). На третьей стадии, если линии связи между блоками содержат точки с несогласованными полярностями, в соответствующие линии вводятся инверторы (в). Практика показывает, что имеющийся арсенал электронных схзм обеспечивает много различных решений, из которых только одно или два является
Продолжение рис. 2.34
Для поиска оптимальных решений следует использовать ЭВМ. Из г видно, что символыпо спецификации milspec согласуются с символами по спецификации МЭК- Здесь рас-сматривается схема с положительной логикой. Как следует из д, эту схему можно пре-образовать и в схему с отрицательной логикой.
•с помощью инвертора (рис. 2.34, в). Кроме того, здесь можно применять такие комбинации, как A(L) и А(Н), а также A(L) •и А(Н). Эти комбинации эквивалентны по полярности сигналов и тогда возможна непосредственная гальваническая связь. Ф*ункции И и ИЛИ физически подобны друг другу, так как ■функция И реализуется с помощью схемы И-НЕ для входных ■сигналов высокого уровня, а функция ИЛИ — с помощью схемы ИЛИ-HE для сигналов низкого уровня. Эти две схемы -электрически эквивалентны.
С точки зрения применяемых обозначений для данных логических схем можно отметить следующее.
В теоретической схеме знаки отрицания помещаются обычно та входах. Поэтому в такой схеме не встречаются наименования •сигналов с чертой отрицания. Эти сигналы подразумеваются внутри функционального блока, если логическому входу предшествует знак отрицания (кружок). Наличие этого знака свидетельствует о том, что необходимо использовать переменную с отрицанием.
В практической схеме отрицание является результатом инверсии логического уровня напряжения. Функция инверсии используется также для согласования сигналов. Если, несмотря на наличие отрицания, нам требуется логический высокий уровень напряжения, а в нашем распоряжении имеется только сигнал низкого уровня, то приходится использовать инверсию. Аналогичная ситуация наблюдается при преобразовании сигнала высокого уровня в сигнал низкого уровня. Если в выходной линии связи соответствующая переменная имеет значение «истина» при сигнале низкого уровня, потребуется индикатор полярности, расположенный около соответствующего выхода. При отсутствии этого индикатора переменная будет иметь значение «истина» при сигнале высокого уровня. Этот прием используется и по отношению ко входам. Если для какого-то входа значение «истина» имеют сигналы низкого уровня, это видно из наличия индикаторов полярности около соответствующего входа, который имеет низкий уровень напряжения. Чтобы получить сигнал высокого уровня при «истинном» входе, не следует помещать индикатор полярности около этого входа. В этом случае мы имеем дело с //-входом.
Отсюда можно сделать вывод о том, что тип согласования ■сигналов можно распознавать по наличию индикаторов полярности как в начале, так и в конце соответствующей сигнальной линии связи. Если же необходимо, чтобы имеющийся сигнал использовался как отрицание, ситуация будет несколько другой. Допустим, что на выходе мы должны иметь сигнал A(L), а на ©ход подается сигнал A(L). Очевидно, что из-за того, что
A (L) =А(Н), можно оставить только один из индикаторов полярности на входе. Если на выходе требуется обеспечить сигнал А(Н), а на соответствующем входе — сигнал А(Н), то около этого входа помещают индикатор полярности. Это связано с тем, что А(Н) совпадает с A(L). Итак, если при осуществлении? связи между двумя функциями индикаторы полярности появляются около входа и около выхода, имеет место согласование сигналов. Если же на линии действует только один индикатор- полярности, речь идет об отрицании1).
Этот вывод особенно полезен при изучении практических, логических схем, разработанных другими авторами с учетом указанных выше соглашений.
В предыдущих разделах мы уже говорили о логических входах для сигналов низкого и высокого уровня. Схема И для- сигналов высокого уровня ведет себя как схема ИЛИ для сигналов низкого уровня, а схема ИЛИ для сигналов высокого уровня эквивалентна схеме И для сигналов низкого уровня. Эти отношения эквивалентности реализуются с помощью одного типа схем. Способ применения такой схемы зависит от уровня соответствующих сигналов иа входах и от того, что требуется получить на выходе. Если доля сигналов с требуемой- полярностью, используемых для управления данным входом^ составляет ~50% и если то же самое выполняется для требуемой полярности выходного сигнала, то безразлично, используем ли мы этот вход с сигналом высокого или низкого уровня.
Однако конкретные электронные схемы, которые реализуют одинаковые функции с Н- и L-входами, существенно отличаются друг от друга. Одна из них будет фигурировать в справочнике фирмы-изготовнтеля как схема И в положительной логике, а другая — как схема ИЛИ в отрицательной логике. Отсюда очевидно, что очень важно указать внутри и вне функционального блока, как будет использована данная схема, и без- такого описания функции конкретная логическая схема останется непонятной. Эта задача решается с помощью развернутого названия, присвоенного схеме фирмой-изготовителем.
Для согласования сигналов после выбора элементарных схем можно использовать инверторы, включенные между двумя логическими функциями. Если на одном из выходов появляется сигнал А(Ц, мы помещаем полустрелку на входе инвертора. При этом на соответствующей сигнальной линии снова появятся два индикатора полярности. На выходе инвертора этот
о В соответствии с ГОСТом 2.743-82 индикатор полярности применяется в схемах, где присутствуют элементы с положительной и отрицательной логикой. Он ставится у вывода, для которого действует отрицательная логика: В пределах одной логики применяется только инвертор. — Прим. ред.
знак будет отсутствовать так же, как и на входе управляемой •схемы.
Если на выходе появляется сигнал А(Н), полустрелка помещается на выходе инвертора. Вход управляемой схемы уже снабжен знаком полярности, т. е. на линии связи между выходом инвертора и входом управляемой схемы мы опять получим два индикатора полярности и поэтому мы их удаляем. Если .вернуться к старой системе обозначений, т. е. не удалять два индикатора полярности, возникнет нарушение существующего соглашения и станет неясно, имеем ли мы дело с согласованием сигналов или же с отрицанием. Это нарушение соглашения не затронет функционирования логической схемы.
На рис. 2.34, г еще раз приведена практическая логическая схема, однако теперь в символах системы milspec и системы обозначений сигналов, которая уже обсуждалась. Выше уже говорилось о том, что для тех схемотехников, которые привыкли к старым символам, переход к символам МЭК не составляет особого труда. Примером такого перехода являются рнс. 2.34, виг.
Символы системы milspec для обозначения различных функций имеют отличительные формы, в то время как в системе обозначений МЭК различия между функциями отображаются с помощью специальных символов или знаков, помещенных внутри функционального блока, квадрата или прямоугольника. Кроме того, мы знаем, что индикатор полярности представляется в ■системе milspec в виде кружка, а в системе МЭК — в виде по- лустрелки. В системе milspec не используются обозначения (L) и (Щ после наименования сигнала. Это затрудняет интерпретацию понятия «истина» на языке логических уровней напряжения, как видно на примере выхода схемы К. (рис. 2.34, а). Если поместить над АВС вторую черту отрицания, это будет означать, что полученный сигнал на выходе имеет низкий уровень. Впрочем, это следует из обозначений индикаторов полярности, помещенных иа выходе данной схемы. Двойной знак отрицания может потребоваться на входах, чтобы показать, что переменная после отрицания имеет здесь низкий уровень. Для схе_мы L переменные В и С необходимо б удет_пр ед ставить в виде В и С. Однако очевидное различие между А(Н) и A(L), которое наблюдается в системе МЭК, здесь не проявляется, так как для обеих переменных имеется только одно обозначение, т. е. А. Для схемы К необходимо использовать черту отрицания, потому что отрицание здесь указано в явной форме. Для схемы L необходимо указывать, что соответствующий сигнал имеет низкий уровень. .«
В предыдущих разделах этой главы мы рассматривали ме-
тодику, которая применяется в цифровой технике и при этом предполагали, что будем работать в рамках положительной логики. Эта логика широко применяется на практике, потому что базовые элементы ТТЛ и КМОП описываются фирмами-изготовителями в составе функций типа И и ИЛИ именно на языке положительной логики.
Если по каким-то причинам (например, как дань традиции) потребуется использовать отрицательную логику, в рамках системы МЭК это можно сделать без особых усилий. С другой стороны, в системе milspec такая операция связана с существенными изменениями.
Как видно из предыдущих разделов, для положительной логики выполняются следующие соотношения:
А
истинно=Я
Система МЭК
А (Я)
Система milspec
А
А
истинно=L
Л (С)
А
А
истинно=Я
Л (Я)
А
А
истинно= L
А Щ
А
Для отрипательной логики выполняются следующие соотношения.
МЭК
milspec
А истинно = L
л (/-)
А
А истинно=Я
А (Я)
А
А истинно = L
А (1)
А
А истинно=Я
Л (Я)
А
Таким образом, при переходе от одного типа логики к другому в случае системы МЭК изменений нет, а в случае системы milspec они весьма существенны. Если в положительной логике мы обозначаем переменную через Л, то в отрицательной логике она превращается в Л и наоборот — Л превращается в Л. Заменив элементы с положительной логикой на рис. 2.34, а на новую схему с отрицательной логикой, мы получим практическую схему, показанную на рис. 2.34, д.
По сравнению со схемой с положительной логикой в данной схеме индикаторы полярности (кружки) перемещены со входов схем ИЛИ-HE на входы схем И-НЕ, а в случае схем с инверсным выходом — со входа на выход и наоборот. Схема И справа внизу на этом рисунке имеет теперь индикаторы полярности как на входе, так и на выходе. Здесь также выполняется правило: если индикаторы полярности находятся в начале и в конце сигнальной линии связи, речь идет о согласовании уровней сиг-
налов. Если же индикатор полярности встречается в линии только один раз, то имеется в виду отрицание.
Схемы, приведенные на обоих рисунках, являются идентичными. В этом можно убедиться, применив таблицу эквивалентных замен, показанную на рис. 2.34,5. Здесь рассмотрена схема, известная в справочнике как схема И-НЕ с положительной логикой. Такая схема И-НЕ для сигналов высокого уровня реализует функцию ИЛИ-HE для сигналов низкого уровня. Как уже было сказано выше, в схеме с отрицательной логикой мы перемещаем индикаторы полярности так, чтобы функции, которые в
FO(H)T0tH)FO(H)T0tH)бхойбхойааDATA(L) быхадDATA(L) быхадРис. 2.35. Использование наименований сигналов в логической схеме, а —общая форма; б — более детализированная форма для моментов времени Т,, Г] и Т»Рис. 2.35. Использование наименований сигналов в логической схеме, а —общая форма; б — более детализированная форма для моментов времени Т,, Г] и Т»
FO(H)
T0tH)
FO(H)
T0tH)
бхой
бхой
а
а
DATA(L) быхад
DATA(L) быхад
Рис. 2.35. Использование наименований сигналов в логической схеме, а —общая форма; б — более детализированная форма для моментов времени Т,, Г] и Т»
Рис. 2.35. Использование наименований сигналов в логической схеме, а —общая форма; б — более детализированная форма для моментов времени Т,, Г] и Т»
таблице связаны между собой с помощью стрелок, оказались эквивалентными. Хотя с логической точки зрения обе схемы реализуют одну и ту же операцию, представления отдельных элементов в них совершенно различны. Когда мы переходим к схеме с отрицательной логикой, это необходимо указать рядом со схемой. В отсутствие такого сообщения можно сделать ошибочный вывод о том, что в данной схеме используется положительная логика.
Семантика обозначений
В предыдущих разделах мы обозначали входные переменные и выходной сигнал логической схемы через А, В и F соответственно. Эти отдельные буквы не говорят нам почти ничего относительно характера входных переменных. В цифровой электронной системе со сложной структурой сигналам необходимо присваивать такие логические наименования, которые имеют определенную связь с действительностью. Так, для обозначения сигнала LIGHT можно использовать в качестве логического имени либо полную форму LICHT, либо сокращение LT. 4
На рис. 2.35 дан пример семантического наименования логических сигналов, которые являются входными переменными схемы И-НЕ. Предполагается, что входной сигнал FD (foto- diod) поступает с фотодиода, облучаемого импульсами света. Второй сигнал Тй является управляющим импульсом, который пропускает сигналы с фотодиода в требуемый момент времени. В данном случае нас интересует только тот момент времени, когда фотодиод «видит» свет. Итак, тот сигнал, который приходит с фотодиода, мы называем FD, а управляющий сигнал — То, т, е. сигнал в момент времени 0. Выходной сигнал можно назвать DATA. На практике часто удобно использовать сокращения логических наименований, что позволяет отобразить более полно характер нового сигнала. В данном примере сокращенное наименование DAT0 дает информацию о том, что сигнал LICHT зарегистрирован в момент времени То. Теперь перейдем к другим моментам времени, указанным на рис. 2.35, б. Очевидно, что, используя только наименования DATA или LICHT,
не удается отразить однозначно характер отдельных сигналов. Здесь необходимо перейти к сокращениям типа DATO, DAT1, DAT2.
В целях иллюстрации приводим также ряд примеров сокращенных наименований сигналов, которые применяются при описании микропроцессора типа 8080:
1OR = In/OutRead IOW =In/Out Write MEMR =MEMoryRead MEMW = MEMory Write
— считывание ввода-вывода
— запись ввода-вывода
— считывание из памяти
— запись в память
INTA —Interrupt
Acknowledge
BUSEN=BUS ENable
— подтверждение прерывания — готовность линии
В последующих главах такие семантические символы широко применяются при рассмотрении различных логических схем.
Булева алгебра в цифровой электронике
В предыдущих разделах речь шла о булевых функциях И, ИЛИ и НЕ, с помощью которых можно получить все остальные комбинаторные функции, используя теорему Де Моргана. Известная с прошлого века алгебра Буля применялась для анализа релейных схем. В то время не было и речи о цифровых схемах в том смысле, как мы их понимаем сегодня.
Система обозначений булевой алгебры широко используется в современной цифровой электронике, так как она позволяет оптимизировать структуру исследуемых цифровых схем. Кроме того, алгебраические методы и законы широко применяются для анализа характеристик различных цифровых схем. В данной книге эти методы используются для анализа типичных функций
логических схем. Особенно успешно алгебра применяется для минимизации числа логических сумм и произведений.
В современной цифровой технике, где применяются достаточно сложные схемы со специальными функциями, правила и законы булевой алгебры постепенно теряют свое значение. Те, кто хочет построить какую-то специализированную логическую функцию, в основном заинтересованы в том, каким образом эта функция реализуется, т. е. сколько десятков или сотен схем И-НЕ и ЙЛИ-НЕ потребуется разместить в одном корпусе ИС для ее реализации. Поэтому неудивительно, что при создании такой схемы схемотехник не нуждается в глубоком знании булевой алгебры, хотя знание булевых символов и обозначений необходимо. Не прибегая к интенсивной зубрежке, можно выучить все правила, необходимые при практическом использовании этой алгебры.
Здесь большую роль играет также то, что в современных логических схемах широко применяется последовательный порядок операций, который не укладывается в рамки булевой алгебры. Минимизация числа элементов также создает ряд специфических проблем в понимании «чужих» логических схем. Это затрудняет обучение техников по обслуживанию соответствующего электронного оборудования, потому что минимизированную логику трудно объяснить и еще труднее запомнить.
Для промышленных систем обработки данных необходима такая методика разработки логических схем, которая позволяла бы понять принципы действия соответствующей системы с помощью чисто логического анализа. Другими словами, в логическом плане система должна быть приспособлена к обслуживанию, причем даже за счет некоторого увеличения числа электронных компонентов. Если логика трудна и плохо обозрима, это затрудняет поиск ошибок в обслуживаемой системе, что сказывается на рентабельности системы: ее простои дорого обходятся.
В случае сложных логических схем важным моментом для фирмы-изготовителя является минимизация числа элементов, особенно тогда, когда имеющейся поверхности кристалла недостаточно для размещения всех необходимых элементов схемы. При этом большое значение имеет также и компоновка элементов схемы. Однако если поверхность кристалла достаточно большая, размещение дополнительных электронных компонент не создает проблем, так как все транзисторы, диоды и резисторы изготавливаются одновременно в едином технологическом процессе, а будет в схеме одним транзистором больше или меньше, большого значения не имеет.
В этой книге мы рассмотрим булеву алгебру в ограниченном объеме, сопровождая соответствующие правила и теоремы короткими пояснениями без доказательств, j
Функции булевой алгебры
Базовыми схемами, на которых основана булева алгебра, являются схемы, реализующие функции И, ИЛИ и НЕ. Ниже, говоря о функциях булевой алгебры, нам неизбежно придется повторить многое из того, что уже обсуждалось выше. С другой стороны, полезно иметь все соотношения булевой алгебры, собранные в одном кратком обзоре.
Функция И (конъюнкция)
В цепи, показанной на рис. 2.36, ток проходит только тогда, когда замкнуты контакты А, В и С. Если один из ключей разомкнут, ток прекращается. В булевой алгебре это записывается следующим образом:
F = АхВ хС = А-В-С,
где Л, В и С называются входными переменными. Для трех входных переменных возможны 23 = 8 конфигураций входов. Можно протабулировать эти восемь конфигураций, обозначая
Рис. 2.36. Функция И (конъюнкция) и ее обозначения.Рис. 2.36. Функция И (конъюнкция) и ее обозначения.F=ABCF=ABC
Рис. 2.36. Функция И (конъюнкция) и ее обозначения.
Рис. 2.36. Функция И (конъюнкция) и ее обозначения.
F=ABC
F=ABC
разомкнутое состояние через 0, а замкнутое — через 1. Если мы разместим все восемь конфигураций в соответствии с правилами двоичной системы счисления, получим таблицу, которая приведена на рис. 2.37. Из этой таблицы следует, что значение В равно 1 только тогда, когда Л и В и С равны 1. В остальных семи случаях В=0. Если считать допустимыми восемь различных конфигураций входных переменных для произведения F=AxBxC, то оказывается, что В = 1, когда все три входные
С В А
F
С . 8 . А = F
ООО
0
О . О .0-. О 1 = н
О О 1
О
О - О . 1 = 0 O=L
01 О
О
0 . 1 . От о
О 11
О
0 . 1 . ) = О
70 0
0
1 . О . 0 = 0
1 О 7
0
1 . О . 1= О
770
О
7 . 1.0=0
Рис. 2.37. Таблица истинности для
а 1 7
7
/.?.'-- 7функции И.
переменные равны 1. Во всех других случаях произведение равно 0, потому что одна из переменных равна 0.
В специальной литературе в качестве знака умножения используются другие символы, такие, как
Д, например АДВ/\С = Р,
или
&, например A&B&C—F.
Функция ИЛИ (дизъюнкция)
Схема ИЛИ с соответствующими ключами показана на рис. 2.38. Здесь ток течет в цепи только в том случае, когда А или В или С замкнуты. Это обстоятельство в булевой алгебре выражается следующим образом:
F=A-VB-\-C.
Для такой схемы справедлива таблица истинности, показанная на рис. 2.39. Действительно, для функции ИЛИ мы имеем
Рис. 2.38. Функция ИЛИ (дизъюнкция) и ее обозначения.
F=l, когда А или В или С или несколько этих переменных одновременно равны 1. Для суммы входных переменных установим правило сложения, которое приведено справа от таблицы истинности. Из него видно, что в случаях, когда 1+1+0=1 и т. п. и 1 + 1 +1 = 1, булева алгебра отличается от обычной алгебры.
с
3
А
F
С ♦ 8 ♦ А = Г
0
0
0
0
0*0. 0=0 ин
О
0
7
7
Q. 0. 1 = 1 0=L
0
1
0
;
О ♦ 1 ♦ 0 = 1
0
7
7
7
О* 7 * / = 7
/
0
0
7
7 ♦ 0. 0=1
7
0
7
7
1.0. 1=1
Рис. 2.39. Таблица истинности для
7
1
О
1.1 ♦ 0=1
функции ИЛИ.
i
7
7
1?
1 . 1. 1=1
В специальной литературе для обозначения знака плюс используются также другие символы, такие, как
V, например А\/ В\/С = F.
Функция НЕ или инверсия (отрицание)
Пример схемы НЕ с ключом или переключающим контактом реле приведен на рнс. 2.40. В исходном состоянии (в состоянии 0) выход схемы связан с источником питания и поэтому выходное напряжение равно 1 В. Однако в активном состоянии ключа (т. е. в состоянии 1) цепь разрывается и выходное напряжение становится равным 0 В, которое совпадает с логическим нулевым уровнем.
Для функции НЕ (инвертора) мы можем выразить связь между операциями переключения и состояниями выходной переменной F следующим образом:
F = А (читается как F равно НЕ-Д).
Функция инверсии символически представляется на схемах так, как показано на рис. 2.40, б. Здесь кружок или черта обозначает инверсию. Таблица истинности для функции НЕ приведена на рис. 2.40, в.
Мы видим, что если входной сигнал Д = 1, выходной сигнал F=0, а при Д = 0 мы имеем на выходе Г=1, т. е. истинную инверсию.
Рис. 2.40. Функция НЕ или инверсия (отрицание) и ее обозначения.Рис. 2.40. Функция НЕ или инверсия (отрицание) и ее обозначения.На рис. 2.41 показано, каким образом функция НЕ объединяется, например, с функцией И в виде некоторой общей схемы. В исходном состоянии (в состоянии 0) ключ Л замыкает контакты, а ключи В и С в состоянии 0 разомкнуты. И наоборот, эти ключи переходят в состояние 1, когда мы переводим их в активное состояние.
Рис. 2.40. Функция НЕ или инверсия (отрицание) и ее обозначения.
Рис. 2.40. Функция НЕ или инверсия (отрицание) и ее обозначения.
Рис. 2.41. Функция И: F=A-B-C.Рис. 2.41. Функция И: F=A-B-C.
Рис. 2.41. Функция И: F=A-B-C.
Рис. 2.41. Функция И: F=A-B-C.
Рис. 2.42. Функция И-НЕ и ее обозначения.Рис. 2.42. Функция И-НЕ и ее обозначения.
Рис. 2.42. Функция И-НЕ и ее обозначения.
Рис. 2.42. Функция И-НЕ и ее обозначения.
В алгебраической форме эта функция задается как F= =А-В-С, где отрицание А указывается с помощью черты НЕ над буквой А.
Функция И-НЕ
Пример схемы И-НЕ с переключающими контактами показан на рис. 2.42. Если А и В и С замкнуты, то выходной сигнал F = 0, при этом между входными переменными и F выполняется следующее соотношение:
F = A^B-C.
Для схемы И-НЕ выполняется таблица истниности, которая приведена на рис. 2.43.
с в д
Рис. 2.43. Таблица истинности для функции И-НЕ.Рис. 2.43. Таблица истинности для функции И-НЕ.ООО о о , О 1 о о ; ; / о о 1 0 1 1 1 о 1 1 гООО о о , О 1 о о ; ; / о о 1 0 1 1 1 о 1 1 го)=Н оO = LооОооо)=Н оO = LооОоо
Рис. 2.43. Таблица истинности для функции И-НЕ.
Рис. 2.43. Таблица истинности для функции И-НЕ.
ООО о о , О 1 о о ; ; / о о 1 0 1 1 1 о 1 1 г
ООО о о , О 1 о о ; ; / о о 1 0 1 1 1 о 1 1 г
о
)=Н оO = L
о
о
О
о
о
о
)=Н оO = L
о
о
О
о
о
Символ схемы И-НЕ приведен на рис. 2.42,6. В голландской специальной литературе символ в виде квадрата является стандартным обозначением функции И-НЕ. Второй (верхний) символ взят из спецификации milspec и в основном употребляется в американской специальной литературе.
Функция ИЛИ-НЕ
Пример схемы, реализующей функцию ИЛИ-HE, показан иа рис. 2.44. Когда Л или В или С или несколько этих ключей одновременно замкнуты, выходной сигнал Е=0, так как в замкнутом состоянии (в состоянии 1) ключи замыкают выход схемы на землю, потенциал которой равен О В.
Рис. 2.44. Функция ИЛИ-НЕ.Рис. 2.44. Функция ИЛИ-НЕ.
Рис. 2.44. Функция ИЛИ-НЕ.
Рис. 2.44. Функция ИЛИ-НЕ.
оооо1111оооо1111
о
о
о
о
1
1
1
1
о
о
о
о
1
1
1
1
Связь между входным и выходным сигналами записывается в виде
F^X+B+C
Таблица истииности для функции ИЛИ-НЕ приведена на рис. 2.45.
С В A F
О О 1
О 11
1 = Н
101O.-L
111
С 0.1
О 11
7 ° 7Рис2.45. Таблица истинности для функции
110‘ИЛИ-НЕ.,
Дополнения1
Связь схемы с последовательным соединением ключей, которая реализует функцию И, со схемой с параллельным соединением ключей, которая реализует функцию ИЛИ, возможна только тогда, когда мы предполагаем, что появление напряжения (1) на выходе схемы оказывает какое-либо воздействие (состояние 1 соответствует истине).
Когда же значение «истинно» соответствует состоянию О, это означает, что последовательная схема реализует функцию ИЛИ, а параллельная схема — функцию И (т. е. «истинно»=0). Указанные дополнения становятся очевидными при более детальном анализе таблиц истинности указанных функций. Так из таблицы истинности для схемы И следует, что реализуемая этой схемой функция ведет себя как функция И для единиц иа входе и как функция ИЛИ для нулей на входе. И наоборот, из таблицы истинности для схемы ИЛИ видно, что эта схема ведет1 себя как функция ИЛИ для единиц и как функция И для иулей на входе1).
Постулаты булевой алгебры
Из таблиц истинности для функций И, ИЛИ и НЕ можно получить следующие постулаты:
для функции И0е0=0
0-1=0 ьо=о Ы = 1 для функции ИЛИ 0+0=0 0+1 = 1 1+0=1 £+1 = 1 для функции НЕ0=1
1=0,
где 0 и 1 являются дополнениями для 0 и I соответственно. _
Правила вычислений*
Для осуществления различных операций с переменными булевой алгебры требуется набор вычислительных правил, который мы приводим ниже. Предполагается, что состояние элемен-
,} А является дополнением А, если А+Л=1 и А-А=0.—Прим. ред.
та схемы, который постоянно разомкнут, обозначается через 0, а состояние элемента схемы, который постоянно замкнут (случай короткого замыкания)—через 1. Переменные обозначаются с помощью букв и могут принимать значения 0 или 1.
С помощью правил вычислений можно упорядочивать и упрощать сложные логические функции сумм и произведений таким образом, что в конце концов получится минимальная сумма или минимальное произведение. Например, за счет выделения переменной и ее дополнения среди членов какой-то суммы получается упрощенное выражение, так как сумма выделенных членов будет равна 1 (Д+Д=1). Такая же ситуация наблюдается и для произведения переменной на ее дополнение, которое оказывается равным нулю (Д-Д = 0). Эти нули и единицы можно использовать в последующих преобразованиях соответствующих функций или же сразу сократить. Итак, правила вычислений сводятся к следующим:
д+о=д
А-0=0
Д+1 = 1 '
А-1=А
А^А=А
А-А=А
А +А=1
А-А=0
Д+В=В4-А
А-В-В-А
А4-В.С=(А+В)(А+С)
А.^ВД-С^А-ВЛ-А-С
Д4-А-В=А
д.(Л+В)=д
А+А.В=А+В
Д.(Л+В)=Д.В
д+А.В=А+В
Л.(Д+5)=Д-В
А4-А = А
А-В-\-А-В=А-В А-В-\-Л-В=А-В
А-А = А
А-ВА-А-В-А-В
Теорема Де Моргана
Постулат 1.
Дополнение суммы равно произведению дополнений переменных, т. е. Д+В + С=Д-В-С.
Постулат 2,
Дополнение произведения равно сумме дополнений переменных, т. е. Д.В-С=Д+ВН-С.
Для уточнения этих постулатов следует пояснить понятие дополнения. Если А является переменной, ее дополнение будет равно А. Дополнениями суммы Д + В+С и произведения А-В-С будут Д + В + С и А-В-С соответственно.
Постулаты Де Моргана дают в действительности то же самое, что мы уже получили в предыдущих разделах, посвященных схемам И-НЕ и ИЛИ-ЫЕ. Согласно таблице истинности схема И-НЕ реализует функцию И-НЕ для единиц и функцию ИЛИ-ЫЕ для нулей, а схема ИЛИ-ЫЕ реализует функцию ИЛИ-HE для единиц и функцию И-НЕ для нулей. Схема И-НЕ реализует функцию И-НЕ для сигналов высокого уровня и функцию ИЛИ-HE для сигналов низкого уровня. Схема ИЛИ-HE реализует функцию ИЛИ-HE для сигналов высокого уровня и функцию И-НЕ для сигналов низкого уровня.
В булевой алгебре справедливы также ассоциативные, коммутативные и дистрибутивные правила, которые известны нам нз обычной алгебры.
Ассоциативный закон:(Л + В) + С = (Л + С) + В,
(Л-В) -С=(Л-С) -В.
Коммутативный закон: Л + В^ВЭ-А,
А-В-В-А.
Дистрибутивный закон: А • (В + С) =Л-В-тА-С.
Дизъюнктивная нормальная форма (ДНФ)
Стандартная сумма булевой алгебры имеет следующий вид:
2 = Х1 + Х2-гХ3+ • —гХп.
Дизъюнктивная нормальная форма (ДНФ) —это функция, представляющая собой сумму, каждое слагаемое которой является произведением всех входных переменных или их дополнений:
Z^A-B.C+A-B.C+A-B-CA-A-B'C.
ДНФ является избыточной, если в ней имеется избыток числа членов н переменных по сравнению с необходимым для определения данной функции. В общем случае ДНФ является избыточной. Если удалить избыточные члены и переменные (т. е. упростить выражение), то получится так называемая минимальная сумма. Приведенная выше стандартная сумма упрощается следующим образом:
Z = (C + C) A-B + (B+B) А-С
и так как С+С=В-|-В = 1, то
Z-A-B + A-C.
Это выражение является минимальной суммой.
Если протабулировать рассмотренную выше функцию Z в таблице истинности, которая приведена на рис. 2.46, то оказы-
Рис. 2.46. Таблица истинности для функции Z=AB-\-AC.
вается, что она полностью определяется выражением A-B-V +А’С, т. е. Z=1 при А-В=1 или А-С = 1, а во всех остальных случаях 2=0.
Конъюнктивная нормальная форма (КНФ)
Стандартное произведение имеет следующий вид:
г-х^-х,-..^
Конъюнктивная нормальная форма —это функция, представляющая собой произведение членов, каждый из которых является суммой всех переменных или их дополнений:
2 = (Д+В + Ц(Л+В + С)(Д + 5 + С)(Д^
Как и ДНФ, КНФ избыточна. Минимальное произведение является упрощенным иеизбыточным произведением.
Если мы упростим приведенное выше стандартное произведение Z, то получим
2 = [(Д+В) + С.СЦ(Д+О + В.В]
Так как С-С=В-В = 0, то
2=(Д+В) (Д + Q.
Карта Карно
Как мы видели в предыдущих разделах, при разработке логической схемы можно минимизировать необходимое число элементарных схем. Эту схему можно упростить с помощью правил булевой алгебры, одиако реального успеха можно достичь лишь при хорошем знакомстве с булевой алгеброй. Другой способ оп-.« тимизации основан на применении карт Карно — графического
метода, который легко усваивается и оказывается гораздо проще чисто алгебраического метода.
Прежде чем описывать структуру карт Карно, рассмотрим более подробно какую-нибудь логическую функцию с ее таблицей истинности и исследуем следующую проблему: нельзя ли сделать каких-либо упрощений, которые привели бы к уменьшению количества логических операций?
Рис. 2.47. Таблица истинности для функции F(W, X, У, Z) =Po+Pi+P2+Pib.
Пусть дана функция F (W, X, У, Z) с соответствующей таблицей истинности (рис. 2.47). При этом W, X, У и Z— переменные, про которые известно, что они входят в состав 16 групп, реализующих 16 различных комбинаций нулей и единиц. Эти комбинации располагаются в двоичном порядке следования, как показано в таблице. Каждый член, т. е. каждая комбинация единиц и нулей в этой таблице, обозначается буквой Р с нижним индексом, который изменяется от 0 до 15.
Допустим, что в разрабатываемой логической схеме реализуется следующее соотношение булевой алгебры:
F = Ро + Р, + Р2+Pi0 = WXYZ -FWXYZ-Y WXYZ + WXYZ.
Из таблицы истинности следует, что в членах Ро и Pi перемеи- пая Z не дает вклада в ближайшую логическую комбинацию.
Как для Рй, так и для Pt функция F=1 и не зависит от того, в каком состоянии находится Z. Таким образом, мы можем вычеркнуть Z и Z в первых двух членах. То же наблюдается для членов Ро и Рю, в которых можно вычеркнуть W и W. Оба рассмотренных случая согласуются с результатами анализа в рамках булевой алгебры, так как
F = WXYZ + WXYZ + WXYZ + WXYZ
приводится к
F = WXYtZ^HXVZ^-FWY
и так как Z-FZ=WA-W=\, то в результате получается минимальная форма
F = WXY^XYZ.
Отсюда видно, что таблица истинности позволяет упростить логическое выражение без использования правил булевой алгебры. На карте Карно эти упрощения можно произвести еще быстрее и получить сразу минимальную форму.
Карта Карно для двух входных переменных
На рис. 2.48, а приведена карта Карно для двух входных переменных. Логические члены в ней представлены в отдельных клетках. Для двух переменных получается 22 = 4 комбинации, поэтому карта состоит из 4 клеток. На рис. 2.48,6 показано, какие поля карты относятся к переменным, а какие — к их дополнениям, т. е. переменным с чертой. Если мы внесем в карту Кар-
Рис, 2.48. Карта Карно для двух переменных.
но соответствующие комбинации с данными из таблицы истинности с учетом размещения переменных, то получим распределение, показанное на рис. 2.49. Переменные размещаются на карте- так, что, когда мы переходим из данной клетки в соседнюю клетку (как по горизонтали, так и по вертикали), должна измениться только одна переменная. Это означает, что нумерация»
Y Z
КомОинац.
0 0
0 1
1 0
1 1
YZ
YZ
YZ
YZ
(7
Рис. 2.49. Разбиение карты Карно для двух переменных.
<z — таблица истинности; б — связь клеток с комбинациями переменных; е—нумерация? клеток.
клеток происходит с помощью одномерного массива. На рисунке одновременно приводится десятичная нумерация клеток, которая получается из преобразования соответствующего двоичного кода.
Если требуется получить карту Карно для какой-нибудь функции, мы сначала записываем эту функцию в дизъюнктивной нормальной форме. Каждый член, который появляется & этой форме, задается на карте Карно с помощью 1 в соответствующей клетке. Затем мы группируем единицы в соответст-
Очерчивание внутри поля?Очерчивание внутри поля?F- YZ. YZ. YZ = Z( Y. Y) . Y(Z. Z) = Z.Y = Y-ZF- YZ. YZ. YZ = Z( Y. Y) . Y(Z. Z) = Z.Y = Y-Z
Очерчивание внутри поля?
Очерчивание внутри поля?
F- YZ. YZ. YZ = Z( Y. Y) . Y(Z. Z) = Z.Y = Y-Z
F- YZ. YZ. YZ = Z( Y. Y) . Y(Z. Z) = Z.Y = Y-Z
Рис. 2 50. Методы минимизации суммы членов с помощью карты Карно. Одновременно приводятся результаты обработки в рамках булевой алгебры.
8-597
вуюших полях, которые очерчиваются замкнутыми линиями (рнс. 2.50).
При изучении карты с очерченными полями оказывается, что если две соседние клетки содержат 1, то из них всегда можно удалить одну переменную, а именно ту переменную, для которой дополнение располагается в следующей соседней клетке. В клетках 1 и 3 мы встречаем У и У. В клетках 2 и 3 находятся Z и Z. Эти переменные удаляются вместе с их дополнениями.
Рис. 2.51. Разбиение полей на карте Карно для трех переменных.
В горизонтальном очерченном поле мы сохраняем Z, а в вертикальном очерченном поле — У. В результате получается минимальная сумма, равная У+Z.
При практическом использовании карты Карно мы не всегда интересуемся тем, какие переменные нужно удалить, а какие сохранить. Важно только то, какие переменные или дополнения переменных сохраняются при формировании минимального члена и затем используются в минимальной сумме. Каждое очерченное поле дает в минимальную сумму один член. Для определения переменных, которые могут остаться в минимальной сумме, можно воспользоваться следующим правилом: если очерченное поле единиц находится полностью в поле, которое присвоено какой-либо переменной или ее дополнению, то эта переменная или ее дополнение помещается в новый член суммы. На рис. 2.50 единицы в горизонтальном очерченном поле находятся в поле Z, а единицы в вертикальном очерченном поле попадают в поле У, поэтому если данное правило справедливо, то минимальная сумма будет действительно равна У + Z.
"-Карта Карно для трех переменных приведена на рис. 2.51. Для трех переменных возможны 23 = 8 комбинаций, поэтому эта карта состоит из 8 клеток. На рис. 2.51 также показано, какие
поля иа карте присвоены соответствующим переменным и их дополнениям. Если мы снова введем данные таблицы истинности в эту карту Карно, получим распределение, показанное на рис. 2.52. Размещение переменных, которое обеспечивает данное распределение, выполнено так же, как и в случае двух пе-
XY7комбиниц.0ООXYZ001XYZ010XYZ1ООXYZг01XYZ110XYZ1г1XYZXY7комбиниц.0ООXYZ001XYZ010XYZ1ООXYZг01XYZ110XYZ1г1XYZааZXXОООXYZOIOXY?110XY?100хг2Z001XYZ011XYZ111XY7101XYZГ¥¥ZXXОООXYZOIOXY?110XY?100хг2Z001XYZ011XYZ111XY7101XYZГ¥¥бб
X
Y
7
комбиниц.
0
О
О
XYZ
0
0
1
XYZ
0
1
0
XYZ
1
О
О
XYZ
г
0
1
XYZ
1
1
0
XYZ
1
г
1
XYZ
X
Y
7
комбиниц.
0
О
О
XYZ
0
0
1
XYZ
0
1
0
XYZ
1
О
О
XYZ
г
0
1
XYZ
1
1
0
XYZ
1
г
1
XYZ
а
а
Z
X
X
ООО
XYZ
OIO
XY?
110
XY?
100
хг2
Z
001
XYZ
011
XYZ
111
XY7
101
XYZ
Г
¥
¥
Z
X
X
ООО
XYZ
OIO
XY?
110
XY?
100
хг2
Z
001
XYZ
011
XYZ
111
XY7
101
XYZ
Г
¥
¥
б
б
Рис. 2.52, Разбиение карты Карно для трех переменных.
а — таблица истинности; б—-связь клеток с комбинациями переменных; s — нумерацияклеток.
ременных, т. е. если мы переходим из какой-либо клетки в соседнюю (как по горизонтали, так и по вертикали), то при этом должна измениться только одна переменная. В отношении дайной таблицы следует отметить, что клетки крайнего левого ряда должны рассматриваться как продолжение клеток, находящихся в крайнем правом ряду. Это означает, что клетки 0 и 1 рас-
Рис. 2.53. Косвенно прилегающие поля.Рис. 2.53. Косвенно прилегающие поля.Нормальная фирма f= xyz.xyz-xyZ.xyz-xyzНормальная фирма f= xyz.xyz-xyZ.xyz-xyzYZYZРис. 2.54. Минимизация суммы членов с тремя переменными с помощью карты Карно.Рис. 2.54. Минимизация суммы членов с тремя переменными с помощью карты Карно.
Рис. 2.53. Косвенно прилегающие поля.
Рис. 2.53. Косвенно прилегающие поля.
Нормальная фирма f= xyz.xyz-xyZ.xyz-xyz
Нормальная фирма f= xyz.xyz-xyZ.xyz-xyz
YZ
YZ
Рис. 2.54. Минимизация суммы членов с тремя переменными с помощью карты Карно.
Рис. 2.54. Минимизация суммы членов с тремя переменными с помощью карты Карно.
полагаются против клеток 4 и 5 и их следует рассматривать так, как будто они примыкают непосредственно друг к Другу. На карте Карно это обстоятельство отображается так, как указано на рис. 2.53. В данном примере можно исключить переменные X и X.
Рис. 2.55. Карта Карно для четырех переменных, а —карта; 6 — поля на карте.Рис. 2.55. Карта Карно для четырех переменных, а —карта; 6 — поля на карте.
Рис. 2.55. Карта Карно для четырех переменных, а —карта; 6 — поля на карте.
Рис. 2.55. Карта Карно для четырех переменных, а —карта; 6 — поля на карте.
а
Рис. 2.56. Карта Карно, на которую перенесена таблица истинности, приведен-ная на рис. 2.47.
В более сложном примере, показанном на рис. 2.54, единицы в клетках 3 и 7 дают нам УУ, единицы в клетках 6 и 7— XY и -единицы в клетках 0 и 4 — YZ.
Таблица Карно для четырех входных переменных приведена на рис. 2.55. Для четырех переменных возможны 24= 16 комбинаций, которые требуют 16 клеток. На рис. 2.55,6 показано, какие поля на карте присваиваются определенным переменным и их дополнениям. Если ввести в эту карту данные таблицы истинности, то получится распределение, показанное на рис. 2.56.
В отношении этой карты следует отметить, что ннжний ряд клеток необходимо рассматривать как примыкающий к верхнему ряду, а левый ряд—к правому. Это означает, что клетка ^считается примыкающей не только к клеткам 4, 8 и 13, но также и к клетке 14.
При заполнении карты Карно для четырех переменных мы также сначала записываем функцию в дизъюнктивной нормальной форме. Затем каждый член, который появляется в нормальной форме, отмечается единицей в соответствующей клетке карты Карно. После этого мы группируем единицы, очерчиваем соответствующие поля и находим минимальную форму, следуя при этом методу, который уже обсуждался при анализе карты Карно для двух переменных.
Поясним этот метод с помощью ряда примеров для карт с четырьмя переменными.
Пусть дана функция
F (№, X, Y, Z) = Рх + Р& + Р1Ь = WXYZ + WXYZ -VWXYZ.
Мы помещаем в клетки (рис. 2.57), которые соответствуют заданным членам, единицы и устанавливаем, что члены, находящиеся в клетках 1 и 5, прымыкают друг к другу. Эти клетки, а также клетка 15, очерчиваются. Из исходных трех членов ос-
Рис. 2.57. Карта Карно с единицами Рис. 2.58. Карта Карно для F(W,X, У, в клетках 1, 5 и 15.Z) =Ро+Р5+Р?+Рз+Р12 + Р14-
таютсЯ—Только два. Единицы в клетках 1_и 5 лежат внутри полей W, У и Z, но ие внутри полей с X и X, поэтому последние переменные можно исключить. Таким образом, для Р\ и Р5 мы сохраняем единственный .член с WYZ.
Отсюда получаем функцию с минимальной формой
F (W, X, У, Z) = WZ^WXYZ.
Член Рх=> остается в прежнем виде, потому что для него мы имеем в соответствующей клетке 1. Рассмотрим подробно еще
один пример функции
Р^.Х/У^-РН-Р^Р^Р^Р^Рн^
= WXYZ 4- WXYZ 4- WXYZ+WXYZ -^WXYZ-F WXYZ.
После заполнения единицами клеток с соответствующими членами получается карта, показанная иа рис. 2.58. Мы можем объединить единицы в три группы, соответствующие комбинациям 0-8, 5-7 и 12-14. Комбинации 0-8 и 12-1£ являются примыкающими. Клетки 0 и 8 лежат в полях X, У и Z, клетки_5 и 7 — в полях W, X и Z, а клетки 12 и 14 — в полях W, X и Z. Таким образом, таблица Карно дает функцию с минимальной формой вида
F (№, X, У, Z) = XYZ + WXZ+ WXZ.
Комбинации большого числа единиц на одной карте
Очевидно, что число примыкающих клеток на карте ие ограничивается двумя. Возможны также и другие комбинации. Мы приведем примеры таких расширенных комбинаций.
Рис. 2.59, Карта Карно с четырьмя единицами в одном ряду и четырьмя единицами в одном квадрате.Рис. 2.59, Карта Карно с четырьмя единицами в одном ряду и четырьмя единицами в одном квадрате.Рис. 2.60. Карта Карно с минимальной суммой F=XZ4-XZ.Рис. 2.60. Карта Карно с минимальной суммой F=XZ4-XZ.
Рис. 2.59, Карта Карно с четырьмя единицами в одном ряду и четырьмя единицами в одном квадрате.
Рис. 2.59, Карта Карно с четырьмя единицами в одном ряду и четырьмя единицами в одном квадрате.
Рис. 2.60. Карта Карно с минимальной суммой F=XZ4-XZ.
Рис. 2.60. Карта Карно с минимальной суммой F=XZ4-XZ.
На рис. 2.59 приведена карта, которая содержит четыре единицы в одном ряду и четыре единицы в одном квадрате. Четыре единицы в одном ряду встречаются в полях У и Z. Эти единицы располагаются и в полях W и W, X и X, однако здесь результатом является исключение соответствующих переменных. X и У находятся в квадрате, который можно представить себе, если ле- вый ряд карты примкнуть к правому. Z и W, появляющиеся в комбинациях Z и Z и W и. W, соответственно сокращаются.
Отсюда получаем минимальную форму
F^,X, Y^ — YZ-VXY.
Другой пример показан на_рис. 2Д0. Единицы в квадрате находятся в полях Z и X, W и W, У и У. Последние два поля исключаются. Единицы, размещенные в углах, принадлежат полям X и Z. Здесь W и а также У и У исключаются.
Отсюда получаем минимальную форму
F(W,X,Y,Z) = XZ + XZ.
В третьем примере на рис. 2.61 мы имеем 8 примыкающих единиц, которые находятся в поле У. Другие переменные появ-
Рис. 2.61. Карта Карно с восемью Рис. 2.62. Карта Карно с двумя поля* смежными единицами.ми по 4 единицы в каждом поле.
ляются со своими дополнениями в этих же 8 клетках и поэтому сокращаются.
В результате получается минимальная форма F(W,X,Y,Z) = Y.
Приведем еще один пример двух полей с 4 единицами, расположенными у краев карты Карно (рис. 2.62). Эти поля образуют прямоугольник, так как и здесь можно представить, что левый_ряд единиц примыкает к правому. Единицы находятся в поле X. В данном примере также появляются и другие переменные со своими дополнениями, которые исключаются. В результате получается минимальная форма
F(W, X,Y^=X.
Можно представить ситуацию, когда два поля единиц перекрываются так, как показано на рис. 2.63. Это вполне допустимо. На этой карте мы видим три очерченные области. Минимальные члены, которые дают вклад в соответствующие области, указаны на рисунке.
Результатом является следующая минимальная сумма:
F(W,X,y,Z) = WX-yXZ+WZ.
Если области, заполненные единицами, отличаются по форме от квадрата или прямоугольника, их следует сначала разделить на «элементарные» прямоугольники и квадраты, состоящие
риваются отдельно. Две сгруппированные клетки приводят к
упрощенному члену с тремя переменными, четыре такие клетки дают член с двумя переменными, а восемь клеток — упрощенный член с одной переменной. Это означает, что в новой упрощенной сумме мы получим столько членов, сколько окажется полей на данной карте Карно.
Рис. 2.64. Выделение полей.Рис. 2.64. Выделение полей.
Рис. 2.64. Выделение полей.
Рис. 2.64. Выделение полей.
На рис. 2.64 показано несколько случаев такого разделения.
Связь, которая существует между полями на карте Карно., заполненными единицами, и различными совпадениями, наблюдаемыми в таблице истинности, показана также на рнс. 2.65-.-
Рис. 2.65. Связь, которая возникает между полями, заполненными единицами, на карте Карно и различными совпадениями в таблице истинности.у—таблица истинности; б — карта Карно.Рис. 2.65. Связь, которая возникает между полями, заполненными единицами, на карте Карно и различными совпадениями в таблице истинности.у—таблица истинности; б — карта Карно.
Рис. 2.65. Связь, которая возникает между полями, заполненными единицами, на карте Карно и различными совпадениями в таблице истинности.
у—таблица истинности; б — карта Карно.
Рис. 2.65. Связь, которая возникает между полями, заполненными единицами, на карте Карно и различными совпадениями в таблице истинности.
у—таблица истинности; б — карта Карно.
Здесь рассматривается функция
F^.X.Y.^-P.+Pi+P.+P.+P.+P.+PtV
4" Pg 4" Ло 4" ^ 11 4* ^13 + ^14 4" Лэ*
Совпадения приводят к разделению на четыре поля А, В, С и D так, что мы имеем
Fa — Л4~Л»
^ = ^4-^ + ^+^-
Л = Ра4- Л + Л4 4- Рю-
Fd = Pu 4-Лэ 4- Л1+Ра •
Для Fa значение переменной Z не играет роли, так как при 2 = 0 или 1 в обоих случаях F=l. Упрощенный член имеет вид
Рл = ^ХУ.
В случае Fa преобладают переменные -W и X, а исключаются У и Z. Упрощенный член записывается в виде
FB = ^X.
В случае Fc преобладают У и Z, а исключаются W и X. Упрощенный член имеет вид
Fc=yz.
Наконец, в случае FD преобладают W и Z и исключаются X и У, так что мы получаем следующий упрощенный член:
FD = WZ.
Если мы внесем эти частные функции, очерченные в таблице истинности, в карту Карио, то увидим знакомые нам квадраты н прямоугольники, с которыми мы уже имели дело выше. Искомые члены можно получить непосредственно нз соответствующих полей, которые были найдены выше из таблицы истинности.
Единица, находящаяся в отдельной клетке, не приводит к сокращению числа переменных. Здесь остаются члены, состоящие из четырех переменных. Две смежные клетки, заполненные единицами, уменьшают число переменных на одиу. Четыре клетки приводят к сокращению на две переменные, в то время как для восьми клеток в минимальном члене остается только одна переменная. Поле из 16 единиц уменьшает число переменных до нуля, т. е. в этом случае F тождественно равна единице.
Карта Карио с пятью переменными
В случае карты с пятью переменными сделать все клетки примыкающими невозможно, поэтому требуются специальные приемы для того, чтобы сгруппировать единицы на соответствующем рисунке. На рис. 2.66 показано, как можно получить такую структуру. Из этой карты видно, что ее части по отношению друг к другу представляют собой зеркальные отражения, что является следствием требования о том, чтобы при переходе к соседним клеткам изменялась только одна переменная.
В данном примере анализ групп единиц дает минимальные члены, которые приведены на самой карте. На основе опыта, приобретенного в предыдущих разделах, эту операцию можно проделать довольно быстро.
До сих пор мы исходили из того, что объединению подлежат только единицы. Очевидно, объединять можно и нули1). Иногда
И Нули проставляются в те клетки, которые соответствуют членам, пря-J •сутствующим в ДНФ функции F.— Прим., ред.
Рис. 2.67. Карта Карно с нулями и единицами в клетках (а) и минимизация по единицам (б) и по нулям (в).
такое объединение приводит к дополнительному упрощению соответствующих логических выражений.
На рис. 2.67 приведен пример такого подхода. На рис. 2.67,а карта Карно заполнена единицами и нулями, причем клетки с прочерком содержат «пустые» члены’). Они могут содержать О или 1, однако значение функции от них не зависит. Очерчивая необходимые поля, «пустые» клетки можно ие учитывать. Так, например, мы можем поле с 3 единицами расширить до 4 единиц и за счет этого существенно упростить соответствующий члеи (рис. 2.67, б).
и Они соответствуют состояниям, практически не реализующимся при работе соответствующей логической схемы. Эти состояния называются безразличными и им можно придавать произвольные значения. — Прим. ред.
Старая
голландская Спецификация Ямериканакая функция булебоб Функция спецификация НЭК спецификация алгебры
и
a с
)—F
F.A8C
ИЛИ
а— с
э—F
—
F-A-B.C
Инвертор
А
\—Г
—
' —
F=A
И-НЕ
а
F
1 1
F-A^C
ИЛИ-НЕ
В
С
г4—р
м ^_
У°-
F.ATB^
исклюилю- ЦЕЕ ИЛИ
в —
>-
F.A 6. A В
ИСКЛЮЧАЮЩЕЕ ИЛИ-HF
А
у/
— F
Г.А в.А 8
МОуцаи мультивибратор
—
Т
—
1 л.
аз
Триггер шмиттп
—
Г
JT
ST
Мультибиб- ротор
G ЛЛ
G
RS-триггер
—
<7
— 5
—
5
5
D-триггер
О
—
О
—
'О
3
—0
—
— 5
V
—S
ЗК-триггер
—
— 5
—
9
—
г
—5
1”
—с
6
Й
Сброс
Рис. 2.68. Перечень общеупотребительных обозначений для логических элемен-тов и узлов.
Чтобы получить минимальную сумму, мы работаем на рнс. 2.67, б с картой Карно, содержащей единицы, а на рис. 2.67,s — с картой Карио, содержащей нули. На рисунках показано, какие упрощенные члены возникают в соответствующих полях карт.
После обработки единиц возникает минимальная сумма
F<W,X,Y,Z) = Y-\-WX-\-XY,
а после обработки нулей
F(W,X, Y,Z) =XY.
Отсюда мы видим, что
f=xa-y.
Эта последняя форма является максимально редуцированной.
Перечень общеупотребительных логических символов
В таблице, приведенной на рис. 2.68, приведены все общеупотребительные обозначения для логических элементов и узлов, которые используются в европейской и американской специальной литературе. В этой главе уже шла речь о функциях И, ИЛИ, НЕ, И-НЕ и ИЛИ-HE. Другие функции, которые встречаются в этой таблице, рассмотрены в последующих главах. Характеристики триггеров описаны в т. 2 (гл. 3), ждущей мультивибратор, триггер Шмитта и несинхронизированный мультивибратор рассмотрены в гл. 4 данного тома.
Глава 3
ДИАГРАММЫ И КОДЫ
Диаграммы Хаффмена и диаграммы состояний
Когда логическая схема компонуется из последовательно соединяемых элементарных схем (т. е. схем, которые срабатывают последовательно друг за другом в определенные моменты времени), ее описание с помощью булевых функций без ограничений и специальных приемов является нереальной задачей. Булева система обозначений полезна в том случае, когда мы знаем, что среди переменных существуют такие сигналы, которые кроме привязки ко времени не имеют никакого другого функционального назначения.
В гл. 1 мы рассматривали пример завтрака с хлебом, маслом и кофе, т. е. с компонентами, которые необходимы для того, чтобы завтрак стал реальным событием (разд. 1.6). При этом была также введена переменная «время», с помощью которой устанавливается момент начала завтрака. Эту переменную нельзя рассматривать как одни из названных выше компонентов, которые должны находиться иа столе для того, чтобы можно было начать завтракать. Последовательные функции наглядно представляются с помощью диаграммы Хаффмена, которая дает возможность вводить время так, как показано на рис. 3.1. На этой диаграмме представлены четыре операции, выполненные в определенные, следующие друг за другом моменты времени. Каждая операция реализуется тогда, когда выполнены соответствующие булевы условия и наступил момент выполнения новой операции.
В рассмотренном выше примере завтрак состоится в полдень только в том случае, если наступило время 12 ч и выполнены булевы условия, т. е. налицо имеются пища и столовый прибор. Для того чтобы можно было позавтракать, требуется, чтобы компоненты завтрака имелись в наличии к заданному моменту времени.
Приведенная здесь диаграмма Хаффмена представляет собой в действительности цикл управления, которое регулирует прием пищи в требуемые моменты времени. Идентичные ситуации возникают и в цифровых схемах, где последовательные операции происходят под управлением определенных входных перемену
Рис, 3.1. Диаграмма Хаффмена, которая отображает гипотетическую схему управления, контролирующую трехразовый прием пищи (VDSLY Каждый последующий этап выполняется только после окончания предыдущего этапа, при этом начинается соответствующий момент времени TxU и удовлетворяются булевы условия VDSL(n) -BESTEK^ (проверка наличия пищи и столового прибора). Контроль производится в порядке, указанном в кодовой таблипе. Если в наличии не имеется ни пищи, ни столового прибора (VDSL-rBESTEK), происходит возврат в исходное состояние, т. е. в данном примере возврат из состояния 2 в состояние 0.
ных и тактового сигнала. Управляющим элементом в этих схемах является счетчик, который запускается тактовым сигналом. При этом не требуется, чтобы счетчик всегда переходил в следующее состояние — под действием определенных переменных он может также вернуться в предыдущее или даже в исходное состояние. Точнее говоря, последующие состояния будут просто пропущены. В нашем примере с завтраком мы будем вынуждены пропустить последующие состояния, если в наличии не окажется пищи или столового прибора.
Другая возможность заключается в том, чтобы пропустить определенное состояние управляющего цикла и перейти сразу к следующему состоянию, т. е. обойти какое-то промежуточное состояние. Кроме того, с помощью сигнала возврата можно всегда перевести управляющий цикл в исходное состояние.
С диаграммой Хаффмена имеет много общего диаграмма состояний1). Различные состояния, в которых может находиться
какая-то система, задаются в этой диаграмме с помощью кружков, связанных между собой стрелками. Около стрелок указы- .ваются условия, при соблюдении которых происходят соответствующие переходы из одного состояния в другое.
На рис. 3.2 приведен пример подобной диаграммы состояний.
Переход из So в Si (индексы 0 и 1 называются векторами состояний) инициируется
Рис. 3.2. Диаграмма состояний.Рис. 3.2. Диаграмма состояний.Переменные В, С. D. Е и F инициируют переходы в последующие состояния. Si и S< представляют собой ветвящиеся состояния. S? — ждущее состояние н Ss— временябе состояние. Программа стартует из начального состояния So.Переменные В, С. D. Е и F инициируют переходы в последующие состояния. Si и S< представляют собой ветвящиеся состояния. S? — ждущее состояние н Ss— временябе состояние. Программа стартует из начального состояния So.Такое состояние называТакое состояние называвременным сигналом тактового генератора. На этот переход никакие условия не накладываются. Переход из Si в Sg происходит только при BCD = 1. Если же 3=1, произойдет переход из Si в S3. В кружках указано, сколько индивидуальных операций (микрокоманд) выполняется в данном состоянии. В случае S? переход в So не произойдет до тех пор, пока F = 0.
Рис. 3.2. Диаграмма состояний.
Рис. 3.2. Диаграмма состояний.
Переменные В, С. D. Е и F инициируют переходы в последующие состояния. Si и S< представляют собой ветвящиеся состояния. S? — ждущее состояние н Ss— временябе состояние. Программа стартует из начального состояния So.
Переменные В, С. D. Е и F инициируют переходы в последующие состояния. Si и S< представляют собой ветвящиеся состояния. S? — ждущее состояние н Ss— временябе состояние. Программа стартует из начального состояния So.
Такое состояние называ
Такое состояние называ
ется ждущим. Состояние S? сохраняется до тех пор, пока F=0. Состояние Si называется ветвящимся, а состояния So и S3 — временными.
Для иллюстрации диаграммы состояний приведем пример из повседневной жизни: процедуру приготовления кофе в кофева- рочном автомате. Соответствующая диаграмма состояний приведена на рис. 3.3. Переход из начального состояния So в состояние Si произойдет в том случае, когда в автомат будет брошена монета. В состоянии Si резервуар автомата наполнится водой. Управление остается в состоянии S$ до тех пор, пока детектор уровня воды ND не подаст сигнал о достижении определенного уровня заполнения резервуара, т. е. в состоянии Si автомат ждет момента срабатывания детектора ND. Как только ND включится, происходит переход в Ss- В этом состоянии вода нагревается до температуры 100 °C. Управление автоматом остается в данном состоянии до тех пор, пока не будет достигнута температура 100 °C. При достижении этой температуры произойдет переход в состояние S3, соответствующее той фазе .процедуры управления, в течение которой происходит смешива-
11 Диаграмму состояний, часто называются графами состояний. — г/рим. ред.
ние кофе, сахара, молока и нагретой воды за определенное время. Затем соответствующий сигнал инициирует переход в следующее состояние S4, т. е. начинается заполнение чашки. Эта операция также ограничивается с помощью таймера. По истечении определенного времени процедура возвращается в исходное состояние; при этом загорается лампочка, сигнализирующая о том, что заполненную чашку можно взять из автомата.
Рис. 3.3. Диаграмма состояний для программы приготовления кофе.
Если в соответствующих фазах что-то не реализуется, из состояний 51—54 возможен переход в состояние S5, который соответствует возврату монеты. Если резервуар по истечении определенного времени не заполнится до определенного уровня (Л-jVD), если температура воды в момент времени Т2 не достигнет 100 °C, если не поступит кофе (К), сахар (5) илн молоко (М) или же если не найдется свободной чашки— во всех этих случаях произойдет переход в состояние 5S. Монета возвращается и процедура перейдет в состояние 56 (дефект), т. е. в ждущее состояние, которое будет прервано только после ремонта автомата. Из ждущего состояния автомат не может возвратиться в исходное состояние, поэтому последующее опускание монеты не приведет к запуску автомата.
В последующих главах мы еще возвратимся к модулю управления и, в частности, к тем логическим операциям, которые он выполняет.
Блок-схемы
Несколько диаграмм Хаффмена илн диаграмм состояний можно объединить в одну блок-схему. Такие блок-схемы используются при разработке логических схем и при создании программ для ЭВМ. Когда возникает задача автоматизации какого-то устройства с помощью цифровых электронных схем или. ЭВМ, первым шагом является анализ данной задачи.
В процессе этого анализа важно точно установить, какие входные переменные имеются в нашем распоряжении, каким образом обрабатывать данные и какие сигналы необходимо получить на выходе системы. Если эти факторы выяснены, можно приступить к составлению блок-схемы, причем сначала в самом общем виде, а затем детализируя ее. Для элементов детализированной блок-схемы можно разработать диаграммы Хаффмена или диаграммы состояний, а полученный вариант проработать логически.
В прямоугольнике записывается содержание одной или нескольки.х операций.
Параллелограмм используется для указания операций ввода-вывода.
Передача управления: в ромбе записывается условие передачи управления. Входные (выходные) линии начинаются (заканчиваются) в вершинах ромба. Рядом с выходными линиями размещаются, варианты ответов на вопрос условия, т. е. да или нет (1 или 0).
Начало и конец блок-схемы. В рамке указывается, например, НАЧАЛО или
КОНЕЦ.j
6
Выходной соединитель (элемент связи) для части блок-схемы, расположенной на данной странице. В рамке дана ссылка на входной соединитель, располагающийся на другой странице. Рядом с соединителем сообщается номер страницы или определенной ее части (зоны).
7
Входной соединитель (элемент связи) для части блок-схемы, расположенной на данной странице. В рамке дана ссылка на выходной соединитель, расположенный на другой странице. Рядом с соединителем сообщается номер страницы ели определенной ее части (зоны).
1
Я4
Выходной соединитель (элемент связи) для части блок-схемы, расположенной на данной странице. В кружке дана ссылка на входной соединнтель, расположенный на этой же странице, с указанием зоны.
НЗ
Входной соединитель (элемент связи) для части блок-схемы, расположенной на данной странице. В кружке дана ссылка на выходной соединитель, расположенный на этой же странице, с указанием зоны.
Рис. 3.4. Символы, используемые в блок-схемах.
На рис. 3.4 приведены символы, которые используются при составлении блок-схем, а на рис. 3.5 дан пример блок-схемы, представляющей собой цикл вычитания, который осуществляется импульсом, синхронизированным генератором тактовых сигналов. Из числа 100, помещенного в регистр, на каждом шаге цикла вычитается 1 и полученный результат снова помещается в этот же регистр. Затем проверяется, не равен ли результат нулю, и если нет, то вычитание продолжается, т. е. мы переходим к следующему шагу цикла. После 100 вычитаний результат действительно будет равен 0 и цикл закончится.
Рис. 3.5. Блок-схема цикла вычитания, который осуществляется импульсом, синхронизированным таймером.
Приведем еще пример применения соединительных элементов в блок-схеме. Чтобы связать между собой элементы блок-схемы, записанные на разных страницах, не применяя длинных связывающих линий, используются специальные соединители. На рис. 3.6 иллюстрируется применение этих символов. На странице 5 некоторой блок-схемы указано внутреннее соединение между элементами 3 в квадратах S2 и D5. Индикатор зоны в соединителе указывает, где находится его «партнер». Эти зонные индикаторы позволяют быстро отыскивать соединители в сложных блок-схемах.
На рис. 3.6 также показан пример соединения между двумя страницами блок-схемы. На странице 5 рядом с соответствующим соединителем 5 указывается, с какой страницей выполнено соединение и в какой зоне этой страницы находится другой соединитель. На странице 8 рядом с соединителем указано, что другой элемент располагается на странице 5 в квадрате ПЗ. *
Рис. 3.6. Связь отдельных частей блок-схемы с помощью соединителей. На странице можно размещать соединители, которые осуществляют связь с другими частями блок-схемы, находящимися на разных страницах.
Тактовые сигналы на временных диаграммах. ?‘ Квитирование
По человеческим понятиям логические схемы работают с очень высокой скоростью, однако это не означает, что обработка информации в этих схемах не требует совсем времени. Изменение логических уровней напряжения вызывает задержки, величина которых зависит от типа применяемых логических схем (ТТЛ, ЭСЛ и т. д.) и составляет от дяти до нескольких десятков наносекунд. Кроме того, прохождение сигнала в линиях связи также приводит к задержкам. В логической схеме, состоящей из большого числа отдельных элементов, обработанная информация может появиться на выходе только через довольно большой — по масштабам цифровой электроники — промежуток времени.
На рис. 3.7 показана логическая схема, состоящая нз нескольких логических элементов И-НЕ. В схеме возникает задержка, из-за которой результат обработки появляется на выхо-
Рис. 3.7. Логическая схема, в которой вследствие конечного времени срабатывания элементов возникает задержка сигнала. При считывании информации в регистр Ro это следует принимать во внимание.
де только по истечении конечного времени. Выход логической схемы соединен с регистром (одноразрядный запоминающий элемент), который должен воспринимать информацию в определенный момент времени, контролируемый управляющим сигналом Т^.
Пинало операции (То)
Результат операции(и)
Сигнал сци- тыбания б регистр^
Содержимое .регистра /быход!
Временная шкали
Нсустойиибо /
^ t, О
±
0.
УрУи^ Т^Тз Т^Т5 Т6Т7 ТдТд Т)оТИТ^ТйТ^Тй То р Тг
I —
Рис. 3.8. Временная диаграмма для схемы, показанной на рис. 3.7. В момент Тоначинается процесс вычисления, а в момент 7ц появляется результат. Моментвремени, удобный для считывания информации в регистр Ro, обозначен че1-рез 712-
Полное время задержки логической схемы можно определить, если сложить задержки отдельных элементов с учетом наихудшей возможной ситуации. Вычисленную таким образом задержку вводят во временную диаграмму, из которой затем определяется, какой именно временной параметр запускает регистр для приема информации с выхода соответствующей специальной логической схемы (рис. 3.8).
Тактовый сигналТактовый сигналО(Отдание) ^Заполнитьрегистру) ДОжидание) Заполнить регистру) ЦРешить)^Решить и заполнить регистру)ЩРеишть) ПОжиВать)О(Отдание) ^Заполнитьрегистру) ДОжидание) Заполнить регистру) ЦРешить)^Решить и заполнить регистру)ЩРеишть) ПОжиВать)to t^ to С to tj Iqto t^ to С to tj IqОтакт /2Отакт /24466tj I tg t< \0такт i (тактtj I tg t< \0такт i (тактСледующая операцияСледующая операция77Заполнить регистру Т 'иЗаполнитьрегистрУ ^ Лрифмет обработкаЗаполнить регистр^ р3Заполнить регистру Т 'иЗаполнитьрегистрУ ^ Лрифмет обработкаЗаполнить регистр^ р3О 1 2 3 4 5О 1 2 3 4 5; 6 7 0 / 2 Временная шкала (такты); 6 7 0 / 2 Временная шкала (такты)5544То 2То 2Ту 6Ь5Ту 6Ь5Таймер О такт 'Таймер О такт '
Тактовый сигнал
Тактовый сигнал
О(Отдание) ^Заполнитьрегистру) ДОжидание) Заполнить регистру) ЦРешить)
^Решить и заполнить регистру)
ЩРеишть) ПОжиВать)
О(Отдание) ^Заполнитьрегистру) ДОжидание) Заполнить регистру) ЦРешить)
^Решить и заполнить регистру)
ЩРеишть) ПОжиВать)
to t^ to С to tj Iq
to t^ to С to tj Iq
Отакт /
2
Отакт /
2
4
4
6
6
tj I tg t< \0такт i (такт
tj I tg t< \0такт i (такт
Следующая операция
Следующая операция
7
7
Заполнить регистру Т 'и
ЗаполнитьрегистрУ ^ Лрифмет обработка
Заполнить регистр^ р3
Заполнить регистру Т 'и
ЗаполнитьрегистрУ ^ Лрифмет обработка
Заполнить регистр^ р3
О 1 2 3 4 5
О 1 2 3 4 5
; 6 7 0 / 2 Временная шкала (такты)
; 6 7 0 / 2 Временная шкала (такты)
5
5
4
4
То 2
То 2
Ту 6
Ь
5
Ту 6
Ь
5
Таймер О такт '
Таймер О такт '
Рис. 3.9. Универсальная временная диаграмма с временными метками для счи-тывания информации в регистры X, Y и 2.
В момент времени То появляется информация на входе в логическую схему и начинается обработка данных. Результат обработки появляется по истечении некоторого времени, что на рис. 3.7 обозначено как сигнал U. На диаграмме штриховкой также указан разброс времени задержки ^0—Л). Между моментом появления и моментом ^ тактового сигнала Г12 имеется определенный промежуток, поэтому тактовый сигнал выбирается в качестве сигнала считывания информации в регистр. В момент времени Г12 регистр начинает воспринимать информацию из логической схемы.
Опорный сигнал временной диаграммы вырабатывается генератором тактовых сигналов, в качестве которого обычно применяется кварцевый генератор. Как показано в последующих главах, требуемые сигналы для управления работой логических схем можно получить, используя деление частоты и дешифрацию. Универсальная временная диаграмма с временными метками считывания информации в ряд регистров показана на рис. 3.9.
Тактовые и временные сигналы, а также передаваемые данные являются в действительности импульсами, в которых высокий и низкий уровни соответствуют передаче 1 и 0, и на временной диаграмме сплошной горизонтальной линией отмечаются те из них, которые являются активными в данный момент времени
В о 0 1 1 О О 71 О 0 1 1 О 0 1_
5с оооо Illi оооо flit
g ЧВ 0000000 0 1 I 1 I 7 1 1 1
Рис. 3.10. Связь между числовым кодом и временной диаграммой для двоич-ного счетчика.
(рис. 3.9). Эти линии обеспечивают достаточно наглядную временную интерпретацию сигналов.
Проиллюстрируем на ряде примеров использование временных диаграмм в некоторых цифровых схемах.
На рис. 3.10 приведена таблица двоичных чисел от 0 до 15 включительно. Этот цифровой код используется в двоичном счетчике. При запуске тактовым сигналом счетчик пробегает последовательно все указанные в таблице состояния, а на выходах счетчика D, С, В и А возникают сигналы, показанные на рис. 3.10,6. В двоичной таблице подчеркнуты все комбинации, состоящие из единиц, а иа временной диаграмме единицы и ну-
ли заменены линиями и пробелами соответственно. При подчеркивании комбинаций, состоящих из единиц, в таблице автоматически возникает временная диаграмма, а подстановка нулей и единиц на временную диаграмму наглядно связывает ее с цифровым двоичным кодом соответствующих сигналов. Изображенная здесь временная диаграмма широко используется при описании двоичных счетчиков, которые обсуждаются в других томах настоящего курса.
Рис. 3.11. Сигналы Л и В для управления схемами И и ИЛИ. На временной диаграмме приведен результат обработки для функций F (И) и F (ИЛИ).
Другой пример временной диаграммы, связанный с цифровыми схемами, показан на рис. 3.11. На этом рисунке приведены схемы И и ИЛИ с входными переменными А и В, которые связаны между собой во времени, как показано на временной диаграмме. Сигнал высокого уровня появится на выходе схемы И только тогда, когда оба входных сигнала А и В будут иметь высокий уровень. На временной диаграмме выходной сигнал схемы И обозначен через F (И). Схема ИЛИ обеспечивает выходной сигнал высокого уровня в том случае, когда один или несколько входных сигналов имеют высокий уровень. Выходной сигнал для этой схемы обозначен через F (ИЛИ).
Временная диаграмма представляет собой временную организацию наиболее важных событий, происходящих в цифровой схеме, управляемой генератором тактовых сигналов (таймером). Логическая схема выполняет свою программу так, как это делает человек в соответствии с каким-то планом, выполняя его
пункт за пунктом. При этом иногда может возникнуть необходимость приостановить выполнение некоторых действий вследствие каких-либо чрезвычайных обстоятельств, например отсутствия некоторых входных данных. В такой сложной логической системе, как ЭВМ иногда возникают отклонения от «нормального» плана, связанные с прерыванием, вмешательством извне, например со стороны какого-нибудь периферийного устройства, которому срочно потребовалось осуществить связь с центральным процессором. В качестве примера можно привести дисковое ЗУ, которое должно передать содержимое своего регистра памяти в оперативную память ЭВМ, чтобы подготовить ЭВМ к приему новой информации с магнитного диска.
О тактовых сигналах упоминалось в начале этого раздела, где шла речь о задержках, неизбежно возникающих по разным причинам в логических схемах. Синхронность сигналов различных логических элементов должна восстанавливаться с помощью соответствующих временных сигналов.
В ЭВМ, где большинство логических схем, таких, как арифметические устройства и внутренние регистры, работают последовательно, генератор тактовых импульсов просто необходим. На временной диаграмме такой сложной системы наглядно показывается, как выполняются различные операции, которые инициирует команда, находящаяся в командном регистре.
5 Мы проиллюстрируем эту ситуацию с помощью рис. 3.12, где приведена упрощенная схема арифметического устройства одноразрядного микропроцессора с несколькими регистрами и одним ЗУ. Мы не анализируем здесь эту схему подробно, потому что такие функции, как ИСКЛЮЧАЮЩЕЕ ИЛИ и функция суммирования, будет еще рассматриваться более подробно ниже. Основные операции (такие, как прямая передача информации из X- и У-регистров, функция И или ИЛИ, функция ИСКЛЮЧАЮЩЕЕ ИЛИ и функция суммирования) можно выбрать с помощью управляющих сигналов (см. верхнюю часть рисунка). Эти сигналы поступают из командного регистра и сообщают, какую операцию необходимо реализовать и какие регистры будут участвовать в ией. Отдельные операции выполняются последовательно.
При выполнении определенной команды, например при сложении двух чисел, требуется выполнить следующие действия:
Заполнить регистр X из ЗУ.
Заполнить регистр У из ЗУ.
Активизировать сумматор н определить сумму.
т) Передать результат в регистр Z.
Заполнение регистров X и У не может происходить одновре- -менно, потому что информация передается по общей линии ввода и вывода данных (шине данных), т. е. передача даннык
должна осуществляться последовательно. Этап обработки в) не требуется инициировать каким-либо временным сигналом. Следует учитывать, что вычисление суммы сопровождается некоторой задержкой во времени, одиако эту трудность можно устранить, выбирая соответствующим образом момент запуска регистра Z.
Рис. 3.12. Одноразрядное арифметическое устройство с регистрами X, У, Z
Для всех последовательных этапов обработки, которые перечислены в пп. а)—г), можно получить временную диаграмму, показанную на рнс. 3.9. На этой диаграмме считывание информации в регистр X происходит под действием временного сигнала То, а считывание в регистр У—под действием сигнала Ти Отметим, что между Го и Г] имеется промежуток времени, в течение которого производится опрос новых ячеек ЗУ и подготавливается передача новой информации по шине данных. Сигнал Т2 инициирует операцию сложения и сохраняет сумму до момента Та передачи ее в регистр Z. Временная диаграмма имеет .в данном случае несложную форму.
При последовательном вызове из ЗУ различных команд можно организовать работу регистров и арифметического устройства таким образом, чтобы порядок арифметических действий он-
ределялся последовательно после каждой операции. В процессе синхронизации последовательной передачи данных широко используется понятие квитирования (рукопожатия). Если обмен данными происходит между различными системами, каждая нз которых имеет свой тактовый генератор, то необходимо, чтобы синхронизация работы этих систем была согласованной. Например, можно представить, что какая-то система должна передать определенный объем информации в другую систему в то время, когда последняя еще занята выполнением предыдущей операции. Возможно даже, что эта система находится в нерабочем состоянии и ее сначала нужно установить в рабочее состояние (например, магнитные диски, которые после включения сетевого напряжения нужно ввести в рабочий режим, прежде чем начнется реальная передача данных).
В рассматриваемой ситуации передающая система посылает управляющий сигнал, являющийся запросом, в приемную систему на установление связи. Приемная система реагирует на этот сигнал, подготавливаясь к осуществлению связи. Как только приемная система становится работоспособной и связь становится возможной, в передающую систему посылается сообщение, из которого следует, что можно начать передачу данных.
В каждодневной жизни подобные ситуации возникают довольно часто. Например, если мы хотим навестить знакомого, мы звоним ему сначала по телефону и интересуемся, дома ли он и можно ли к нему приехать. Если приехать нельзя (отказ), визит, естественно, оказывается невозможным. Знакомый может оказаться дома, но заниматься каким-то делом и только после окончания дела он сможет встретить нас. В такой ситуации нам придется подождать его ответного звонка.
В режиме квитирования не используется какая-либо четко определенная временная шкала. Каждый последующий этап начинается только после того, как закончится предыдущий этап. На практике получается так, что конец каждого этапа инициирует следующий этап. Если какой-то этап выходит за пределы отведенных ему временных рамок, последующий этап автоматически начинается позже.
В рассмотренном выше примере момент времени, а, возможно, и длительность визита определяются тем, что должен сделать хозяин до начала визита.
В режиме квитирования можно использовать несколько различных процедур, и существует возможность их выбора. Примером распространенной процедуры может служить процедура, при которой передаваемые данные после фиксации в приемной системе снова посылаются назад и затем проверяются в передающей системе. Здесь имеется в виду то, что называется «эхоконтролем».
На рис. 3.13 приведена временная диаграмма такой процедуры. Данные из передатчика А попадают на шнну данных под действием команды ВПЕРЕД (шина данных — это группа линий связи для передачи данных). Данные и команда ВПЕРЕД проходят лииню передачи и через определенное время по-
ПриниматьПриниматьВозбрат банных Первбачо банных —— [Возбрат банных Первбачо банных —— [ВПЕРЕДВПЕРЕДПередавать читайПередавать читайНАЗАДНАЗАДВПЕРЕДВПЕРЕДЧИТАЙНАЗАДЧИТАЙНАЗАДДАННЫЕДАННЫЕРис. 3.13. Квитирование.Рис. 3.13. Квитирование.
Принимать
Принимать
Возбрат банных
Первбачо банных —— [
Возбрат банных
Первбачо банных —— [
ВПЕРЕД
ВПЕРЕД
Передавать читай
Передавать читай
НАЗАД
НАЗАД
ВПЕРЕД
ВПЕРЕД
ЧИТАЙ
НАЗАД
ЧИТАЙ
НАЗАД
ДАННЫЕ
ДАННЫЕ
Рис. 3.13. Квитирование.
Рис. 3.13. Квитирование.
ступают в приемник В. Время задержки зависит от свойств и длины передающего кабеля. С приходом сигнала ВПЕРЕД в приемнике инициируется команда на заполнение данными регистра (ЧИТАЙ). Эта команда (ЧИТАЙ) сразу же пересылается по линии управления назад в передатчик, где затем прекращается действие сигнала ВПЕРЕД. Последнее обстоятельство приводит к тому, что по истечении определенного времени сигнал ЧИТАЙ также прекратит действие.
После этого данные с выхода регистра, расположенного в передатчике В, снова передаются на шину данных. Для этой цели используется сигнал НАЗАД. Как данные, так и сигнал НАЗАД проходят по линии передачи по направлению к прием-
нику А и поступают сюда для дальнейшей обработки. Непосредственно после этого они считываются в регистр под управлением команды НАЗАД. Затем можно проверить, правильно ли были переданы данные на приемник В.
Переход сигнала НАЗАД в неактивное состояние приводит к иницнироваиню сигнала ВПЕРЕД, после чего начинается следующий этап передачи данных и процедура повторяется. Диаграмма квитирования примечательна тем, что в ней не выделяется ни один момент времени. Кроме того, существенную роль в ней играют стрелки, которые указывают сигналы, находящиеся в переходном состоянии и с помощью которых последующие этапы процедуры либо инициируются, либо заканчиваются. Если между определенными сигналами на этой диаграмме имеет место постоянная временная связь, она указывается обычным способом. На диаграмме необходимо также показать и временную шкалу.
Задержки, указанные на приведенной диаграмме, изменяются в зависимости от типа кабеля и его длины. В вычислительных схемах имеются задержки, определяемые длительностью выполнения предыдущих операций. Поэтому в процессе квитирования нельзя указать точные моменты времени для начала определенных операций.
Представление информации на временной диаграмме
Выше была рассмотрена временная диаграмма, из которой видно, что различные временные сигналы должны быть жестко связаны с тактовыми сигналами. Импульсы, соответствующие сигналам данных, не имеют жесткой структуры, потому что содержание данных может быть различным. Кроме того, часто информационные линии могут находиться в неопределенном состоянии (ни 1 и ни 0). Для представления этих сигналов на временной диаграмме используется система обозначений, показанная на рис. 3.14.
Для автономных линий, передающих последовательную информацию, применяется такая же система обозначений, как и для временных сигналов: сплошная черта соответствует 1 (активное состояние), пробел — 0 (неактивное состояние).
Если состояние в определенный момент времени или в течение заданного периода является неопределенным, оно обозначается с помощью штриховой линии. В этом состоянии информация, находящаяся в линии связи, нас не интересует.
Для группы линий передачи данных, например однобайтовой, применяются обозначения, приведенные на рис. 3.14,6. От-, дельные линии связи в такой группе могут передавать как 0, так :
Данные (аОна линия}Данные (аОна линия}Временные сигналыВременные сигналы1'III I111U0 72a 4. 5б70/2t, такт1'III I111U0 72a 4. 5б70/2t, тактааДанные Группа линий}Данные Группа линий}О 7 2 3 4 5 В 7 О 7 г, тактО 7 2 3 4 5 В 7 О 7 г, такт
Данные (аОна линия}
Данные (аОна линия}
Временные сигналы
Временные сигналы
1'III I111U
0 72a 4. 5б70/2
t, такт
1'III I111U
0 72a 4. 5б70/2
t, такт
а
а
Данные Группа линий}
Данные Группа линий}
О 7 2 3 4 5 В 7 О 7 г, такт
О 7 2 3 4 5 В 7 О 7 г, такт
О
Рнс. 3.14. Представление сигналов данных на временнбй диаграмме,а —данные в одной линии; б — данные в группе линий.
и 1, что изображается в виде блока, длина которого равна длительности передачи информации данного типа.
Неопределенность содержания информации в линиях передачи данных указывается с помощью штриховых линий. Если в течение определенного периода времени линия находится в подвешенном состоянии, т. е. не передает ии 1, ни 0, это можно обозначить штриховой линией, проведенной посредине между блоками. Изменения в содержании данных в нормальном режиме работы часто указываются при помощи отдельных косых линий или наклонных боковых сторон информационных блоков (рис. 3.14,6).
Кодирование информации. Коды
Письменность со времени изобретения служит человеку для кодирования информации, т. е. для передачи сообщений с помощью такой коммуникационной среды, которой является бумага. В процессе письма разговорный язык преобразуется в письменный язык с помощью букв, цифр и некоторых других знаков; при этом написанный или отпечатанный текст фиксируется на соответствующем носителе информации, т. е. на бумаге. При передаче информации между передатчиком и приемником роль кода, в данном случае правил письма, является исключительно важной. Правила письма мы изучаем в течение многих лет в школе и после ее окончания, постепенио приобретая навыки свободного обращения с ним.
При обработке данных на ЭВМ бумага также играет важную роль носителя информации, имеющего форму перфолент и перфокарт. Информация, предназначенная для обработки в ЭВМ, перфорируется на бумаге в виде наборов отверстий. При этом отверстие и неотверстие (иепробитый участок перфокарты) соответствуют 1 и 0. С помощью групп, состоящих из таких единиц и нулей, информация кодируется в форме, понятной для ЭВМ.
При переводе информации в набор отверстий на перфокарте слабым звеном оказывается сам человек. Это связано с тем, что при пробивке отверстий оператор делает ошибки, которые можно свести до минимума, только прибегая к дополнительному контролю. Последний можно выполнить вручную или же поручить работу системе обработки данных. Примером такого контроля является автоматическая проверка, «встроенная» в номер банковского счета. Последняя цифра этого номера является контрольной цифрой (разрядом), которая получается после определенной математической обработки предыдущих цифр. Если эти цифры содержат ошибку, система легко ее обнаружит, потому что вычисленная контрольная цифра не совпадает с последней цифрой номера счета.
Впервые коды получили широкое распространение при передаче информации с помощью телеграфа. В частности, Морзе изобрел код для передачи сообщений по радио. Код Морзе состоит из групп точек и тире, разделенных между собой пробелами (паузами). Каждая группа точек и тире образует букву, цифру или знак препинания.
В цифровой электронике и в вычислительной технике для обработки информации широко применяется двоичная система счисления, с которой мы уже ознакомились в предыдущих разделах книги. При вводе и выводе данных буквенно-цифровые
символы можно закодировать в виде групп двоичных цифр, которые затем интерпретируются в системе обработки данных.
Операции с десятичными цифрами, закодированными в двоичной форме, широко применяются в таких приборах, как частотомеры, вольтметры и т. д. В них десятичные цифры всегда представляются в виде 4-разрядных групп битов.
Команды, операнды и другие данные также необходимо кодировать для ЭВМ в двоичной форме. В этом коде можно записать целую программу вычислений для ЭВМ, содержащую ничего нам ие говорящий ряд нулей и единиц. Машинный язык ЭВМ представляет собой довольно примитивный код, который можно «улучшить», группируя по 3 бита элементы этого кода. В результате каждая группа будет представлять собой одну восьмеричную цифру. Группируя по 4 бита, мы получим шестнадцатеричные цифры.
И тем не менее названные методы кодирования являются еще довольно примитивными по сравнению с современными языками программирования высокого уровия, которые широко применяются при работе с ЭВМ. Компиляторы позволяют использовать языки, более близкие к естественному языку человека, чем рас- ■смотренные выше цифровые коды. При написании программы на языке высокого уровня употребляют такие логические выражения, которые может свободно прочитать и понять любой другой пользователь. В ЭВМ специальная программа, называемая компилятором, преобразует текст, написанный на таком языке высокого уровня, в простой машинный язык, элементами которого являются нули и единицы. В результате ЭВМ эффективно заменяет человека на трудоемкой и длительной операции кодирования информации.
Ниже мы рассмотрим более подробно некоторые широко распространенные коды.
Двоично-десятичные коды
Из двоичных кодов наиболее известным является код BCD (сокращение от словосочетания Binary-Coded-Decimals — двоично-кодированные десятичные цифры), который применяется, , в частности, в декадных счетчиках, частотомерах н других цифровых приборах в сочетании с 7-сегментными индикаторами.
В BCD-коде каждая десятичная цифра задается группой из ,4 двоичных цифр, или битов. Веса, т. е. величины, на которые мы
должны умножать биты, являются степенями основания, равного 2. BCD-код десятичных цифр определяется по правилам перехода от десятичных к двоичным числам. На рис. 3.15, а двоично-
десятичный код приведен в табличной форме. В верхней части таблицы указаны веса битов, т. е. степени 2. С помощью 4 битов можно обозначить 16 различных конфигураций, из которых для BCD-кода используется только 10.
Отдельные цифры каждого десятичного числа можно представить 4-разрядными группами. Например, число 526 записывается с помощью последовательности двоичных цифр, как показано на рис. 3.15, б.
ВСВ^код
Код Зике но
Десятичное число
Вес
десятичное число
Вес
8 4
2 1
2 4
2 1
0
0 0
0 0
0
О 0
О 0
1
О 0
0 1
1
0 0
0 1
2
О 0
; о
2
0 0
1 О
3
О 0
1 1
3
0 0
Г 7
4
0 1
О О
4
О 1
0 0
5
0 1
0 1
5
7 О
■) 1
6
0 1
7 0
6
1 1
0 0
7
0 1
1 7
7
7 1
0 1
8
1 0
0 0
8
1 1
1 О
9
1 О
0 1
а9
1 t
' 1 ^
526,
| 0 ; о ? | о о 1 о | о 1 г о |
О
Рис. 3.15. Регулярный двоично-десятичный код (BCD) (а), десятичное число, представленное в этом коде тремя группами по четыре разряда в каждой (б) и код Эйкена (е).
Если степени числа 2 расположить другим способом, то, хотя в результате и получится также двоично-десятичный код, теперь он будет уже «нерегулярным». Примерами такого кода являются код 4221 и код 2421 (код Эйкена). Преобразования в этих двончно-десятичных кодах осуществляются достаточно просто, если известен порядок следования степеней 2. Другими словами, должен быть известен «ключ». Отсюда следует, что если установить вес кода некоторым произвольным образом, такой код можно характеризовать как случайный. Связывая сложным образом веса между собой, можно образовать такие секретные коды, которые не поддаются расшифровке.
Большая часть двоичио-десятичных кодов возникла в то время, когда для реализации логических функций использовались в основном реле. Тогда было важно разрабатывать такие релейные схемы, которые потребляли минимальную электрическую
мощность. В связи с этим были разработаны коды, действительно способствующие экономному потреблению электроэнергии.
В настоящее время этот фактор уже не играет такой роли, потому что современные цифровые схемы потребляют гораздо меньшую мощность, чем реле. К современным кодам обычно предъявляется требование максимально возможной простоты при арифметической обработке.
Код с избытком 3
Код с избытком 3 также является двоично-десятнчным кодом, однако веса, соответствующие каждому биту, в ием не являются степенями 2. К каждой группе из 4 битов, соответствующей десятичной цифре, в этом коде добавлено число 3. Для иллюстрации мы приводим на рис. 3.16,6 пример числа, записанного в коде с избытком 3, рядом с которым на рис. 3 16, а приведен код в табличной форме. При вычислении десятичного числа для группы двоичных цифр сначала производится уменьшение двоичного числа на 3, а затем результат преобразуется в десятичное число.
ДесятинноеВес
масло8421 +з
О0011
1О1О056
20 10 1^ ,,
зolio|,ооо[?оо;|10?о|
40 111
510 0 0-5
510 0 1
710 10
81 0 1 *1
91 1 О О Q
Рис. 3.16. Код с избытком 3.
Код с избытком 3 является самодополняющим, т. е. его верхние 5 цифр являются зеркальным отражением нижних 5 цифр. Это видно из таблицы, представленной на рис. 3.16, а. Кроме того, каждая цифра содержит как единицы, так н нули, что создает определенные преимущества при передаче информации, поскольку десятичный нуль также представляет собой группу нулей и единиц, а это обеспечивает высокую степень надежности при детектировании кода нуля.
Код Грея
Код Грея является кодом с обменом единицей, т. е. при последовательном переходе от одной цифры этого кода к другой всегда изменяется только один из двоичных разрядов.
В управляющих модулях и счетчиках этот обмен единицей имеет преимущество: команда на ввод следующего шага воздействует только на одни триггер соответствующего управляю-
Десятич-ное цис/юоI23456769Десятич-ное цис/юоI23456769№5 Грея№5 ГреяОООО ООО] 0 0 11 0 0 10 0 110 0 111 0 10 1 О 1 О О 110 0 110 1ОООО ООО] 0 0 11 0 0 10 0 110 0 111 0 10 1 О 1 О О 110 0 110 1Рис. 3.17. Код Грея.Рис. 3.17. Код Грея.
Десятич-ное цис/ю
о
I
2
3
4
5
6
7
6
9
Десятич-ное цис/ю
о
I
2
3
4
5
6
7
6
9
№5 Грея
№5 Грея
ОООО ООО] 0 0 11 0 0 10 0 110 0 111 0 10 1 О 1 О О 110 0 110 1
ОООО ООО] 0 0 11 0 0 10 0 110 0 111 0 10 1 О 1 О О 110 0 110 1
Рис. 3.17. Код Грея.
Рис. 3.17. Код Грея.
щего модуля или счетчика. Другое преимущество заключается в том, что здесь при декодировании триггерных состояний, .как правило, не возникает никаких затруднений, связанных с помехами типа «иголки» (короткие импульсы, которые появляются на выходе в то время, когда счетчик еще не перешел в определенное состояние). При переходе же из одного состояния в другое изменяется только один бит, после чего счетчик оказывается в следующем состоянии.
ГСП-коо 0 0 0 0
НепосреОетбен- '1
нот перенос
КоП Глея 0 0 0 0
Рис. 3.18. Преобразование из двоичного или BCD-кода в код Грея.
Работа управляющих модулей, а также проблема генерации «иголок» рассмотрены в последующих главах.
На рис. 3.17 приведена таблица для кода Грея. Преобразование регулярного двоично-десятичного кода в код Грея осуществляется довольно просто. Старший бит переходит непосредственно в соответствующий бит кода Грея, как показано на
рис. 3.18. Следующий бит из кода BCD суммируется со старшим битом и дает второй бит кода Грея. В дальнейшем суммируются два следующих бита из кода BCD, которые дают третий бит кода Грея. Вычисление продолжается до тех пор, пока не будет определен младший бит кода Грея.
Код ГреяНепосредственный переносВСП-код 'Код ГреяНепосредственный переносВСП-код '
Код Грея
Непосредственный перенос
ВСП-код '
Код Грея
Непосредственный перенос
ВСП-код '
Рис. 3.19. Преобразование кода Грея в двоичный или BCD-код.
При преобразовании кода Грея в регулярный двоично-десятичный код BCD сначала переносится старший бит, после чего производится вычисление по методу «диагонального» сложения битов в обеих цифровых последовательностях, как показано на рис. 3.19. Мы видим, что второй бит кода BCD равен сумме старшего бита кода BCD и второго бита кода Грея. Такое сло
Десятинное
Код грея
число
0
0 0 0 0
;
0 0 0 1
2
0 0 11
3
0 0 19-
4
0 1 1 Q
5
0 111
6
0 10 1
7
о Го о
8
110 0
9
110 1
10
1111
11
1110
12
10 10
13
10 11
Рис. 3.20. Таблица кода Грея для чисел от 0 дои
10 0 1
15 включительно.;5
10 0 0
жение выполняется до тех пор, пока не будет достигнут младший бит кода BCD.
Как мы уже говорили выше, код Грея широко применяется в управляющих и контролирующих модулях. Вычисления производятся ие с помощью двоично-десятичных конфигураций, т. е.
4-разрядных групп, а в двоичном коде по правилам преобразования, описанным выше. Таблица кода Грея для чисел от О до 15 включительно приведена иа рис. 3.20.
Код «1 из 10»
В случае кода «1 из 10» в группе нз 10 битов один бит всегда равен 1. Начиная с десятичного нуля, бит, равный 1, сдвигается в таблице, показанной иа рис. 3.21, на один разряд влево»
Десятичноечислоо123<56789Десятичноечислоо123<56789Вес9 8 7 5 5 4 3 2 10Вес9 8 7 5 5 4 3 2 10ООООО ООООО ООООО ООООО ООООО ОООО1 OOOIO ОО1ОО 0 10 0 0 10 0 0 0ООООО ООООО ООООО ООООО ООООО ОООО1 OOOIO ОО1ОО 0 10 0 0 10 0 0 0о О О 0 1 ООО1О 0 0 10 0 О1ООО 1 0 0 0 0 ооооо ООООО ооооо ооооо оооооо О О 0 1 ООО1О 0 0 10 0 О1ООО 1 0 0 0 0 ооооо ООООО ооооо ооооо оооооРис. 3.21. Код <1 из 10>. В этом кодетолько один разряд каждой группыравен 1, все остальные разряды рав-ны 0.Рис. 3.21. Код <1 из 10>. В этом кодетолько один разряд каждой группыравен 1, все остальные разряды рав-ны 0.
Десятичноечисло
о
1
2
3
<
5
6
7
8
9
Десятичноечисло
о
1
2
3
<
5
6
7
8
9
Вес
9 8 7 5 5 4 3 2 10
Вес
9 8 7 5 5 4 3 2 10
ООООО ООООО ООООО ООООО ООООО ОООО1 OOOIO ОО1ОО 0 10 0 0 10 0 0 0
ООООО ООООО ООООО ООООО ООООО ОООО1 OOOIO ОО1ОО 0 10 0 0 10 0 0 0
о О О 0 1 ООО1О 0 0 10 0 О1ООО 1 0 0 0 0 ооооо ООООО ооооо ооооо ооооо
о О О 0 1 ООО1О 0 0 10 0 О1ООО 1 0 0 0 0 ооооо ООООО ооооо ооооо ооооо
Рис. 3.21. Код <1 из 10>. В этом кодетолько один разряд каждой группыравен 1, все остальные разряды рав-ны 0.
Рис. 3.21. Код <1 из 10>. В этом кодетолько один разряд каждой группыравен 1, все остальные разряды рав-ны 0.
Код «1 из 10» часто используется для сигнализации, когда требуется включить, например, только одну лампу или один светодиод из набора, содержащего 10 элементов. Этот код применяется также при сканировании последовательности, состоящей из 10 точек.
ЗЛО. Двоично-пятеричный код
Двоично-пятеричный код, как следует из таблицы, приведенной на рис. 3.22, является кодом «1 из 5», который применен дважды, причем со стороны старшего бита этого кода вводится
Десятичн.
Вес
число
р 5 4 3 2 1 X
0
1
1 'о 0 О1 0 0 1 1
1 0 0 0 0 1 0
2
3
4
5
6
7
1 ОО01ОО I0O1OO0 1 О1ОООО 0 1OOOO1 0 1 0 0 0 1 0 0 1OO1OO
8
S
0 1O1OOO
° iioooo Рис. 3.22. Двоично-пятеричный код
дополнительный бит четности. Верхние элементы кода «1 из 5» отличаются от нижних элементов шестым битом. Добавление этого бита приводит к тому, что все десятичные цифры от 5 до 9 имеют бит четности, равный 0.
Заполняющий код
Таблица одного из заполняющих кодов приведена и а рис. 3.23. Как показано в последующих главах, счетчик Джонсона работает по этому коду. Этот счетчик легко программиру-
Рис. 3.23. Заполняющий код.Рис. 3.23. Заполняющий код.Десят.ццслокоде наполнен.0о о о о ог0 0 0 0 12OOO1130 0 11140 111151111161111071110 08110 0 091 0 0 0 0Десят.ццслокоде наполнен.0о о о о ог0 0 0 0 12OOO1130 0 11140 111151111161111071110 08110 0 091 0 0 0 0
Рис. 3.23. Заполняющий код.
Рис. 3.23. Заполняющий код.
Десят.ццсло
коде наполнен.
0
о о о о о
г
0 0 0 0 1
2
OOO11
3
0 0 111
4
0 1111
5
11111
6
11110
7
1110 0
8
110 0 0
9
1 0 0 0 0
Десят.ццсло
коде наполнен.
0
о о о о о
г
0 0 0 0 1
2
OOO11
3
0 0 111
4
0 1111
5
11111
6
11110
7
1110 0
8
110 0 0
9
1 0 0 0 0
ется с помощью заполняющего кода. Такой счетчик состоит из сдвигающего регистра, инверсный выход которого связан с последовательным входом. В начале счета отдельные триггеры регистра необходимо перевести в нулевое состояние.
7-сегментный код для цифровой индикации
Этот код применяется для представления десятичных цифр с помощью 7-сегментного индикаторного элемента, показанного слева на рис. 3.24, а.
Индикаторные сегменты, обозначенные буквами А—F, могут состоять, в частности, из светодиодов, элементов с жидкими светоотражающими кристаллами (дисплей на жидких кристаллах) или из плазменных индикаторов. При возбуждении светового излучения в сегментах на экране возникают требуемые цифры, составленные из элементов, согласно таблице, приведенной на рис. 3.24, б.
В цифровой технике применяются специальные декодирующие схемы, которые преобразуют код BCD в 7-сегментный код, осуществляя при этом десятичную индикацию информации, записанной в исходном коде BCD. 7-сегментный код не применяется для арифметической обработки данных.
Двоят.
ЧИСЛО А В С D Е F G
I D D U Ц / // /С поопU IU _1 UI D D U Ц / // /С поопU IU _1 UО 1234 5 б7 в9О 1234 5 б7 в9аа1111110 о 1 1 о о о о 110 1 1 о т 11110 0 1 0 110 0 11 10 110 11 10 11111 1 1 1 0 0 0 0 1111111 11110 11й1111110 о 1 1 о о о о 110 1 1 о т 11110 0 1 0 110 0 11 10 110 11 10 11111 1 1 1 0 0 0 0 1111111 11110 11й
I D D U Ц / // /
С пооп
U IU _1 U
I D D U Ц / // /
С пооп
U IU _1 U
О 1
2
3
4 5 б
7 в
9
О 1
2
3
4 5 б
7 в
9
а
а
1111110 о 1 1 о о о о 110 1 1 о т 11110 0 1 0 110 0 11 10 110 11 10 11111 1 1 1 0 0 0 0 1111111 11110 11
й
1111110 о 1 1 о о о о 110 1 1 о т 11110 0 1 0 110 0 11 10 110 11 10 11111 1 1 1 0 0 0 0 1111111 11110 11
й
Рис. 3.24. 7-сегментный код для цифровой индикации (десятичный вариант).а — 7-оегментный индикатор с изображением различных цифр; б — таблица 7-сегмеитйо-го кода.
Восьмеричный и шестнадцатеричный коды
Восьмеричный и шестнадцатеричный коды широко применяются для кодирования команд, операндов и других данных» предназначенных для использования в ЭВМ. В микропроцессорах с однобайтовымн командами (1 байт=8 битов) определенные группы битов содержат информацию о выполняемой операции и регистрах, которые участвуют в осуществлении этой операции. Если этн группы содержат по 3 бита, кодирование удобнее выполнить в восьмеричной системе счисления, при этом из восьмеричных цифр (от 0 до 7) можно сразу увидеть, что именно содержит данная команда.
На рис. 3.25 приведена таблица восьмеричного кода. Для шестнадцатеричного кода возможны 16 двоичных комбинаций,, которые имеют буквенно-цифровые обозначения в виде цифр от О до 9 и букв от Д до F. Однобайтовая команда микропроцессора задается в этом коде двумя символами, в то время как в восьмеричном коде для этого потребуется 3 символа.
На рис. 3.26 приведена таблица шестнадцатеричного кода. Преобразование из восьмеричного и шестнадцатеричного кодов в десятичный осуществляется таким же образом, как и преобразование из двоичного кода в десятичный, т. е. все цифры данного числа умножаются на соответствующую степень 8 или 16 и полученные члены суммируются, как показано на рис. 3.27 и 3.28.
Преобразование из десятичного кода в восьмеричный (рис. 3.29) и шестнадцатеричный (рис. 3.30) можно осуществить по,,
И <0 1 3 5 7gИ <0 1 3 5 7g1357gО7x80= 75x8’ = 40 3x82=1921х83 = 512751Ю1357gО7x80= 75x8’ = 40 3x82=1921х83 = 512751Ю(8°=П (81 = 8) (82=64)(83 = 512)(8°=П (81 = 8) (82=64)(83 = 512)*«16О*«16О*► Зх!6°= 3 4x16’=64(1б0=1)(16!=16)А^• Юх162=2560(162=256)*► Зх!6°= 3 4x16’=64(1б0=1)(16!=16)А^• Юх162=2560(162=256)* 4 316* 4 3162627ю2627ю2627,02627,0Рнс. 3.27. Преобразование из восьме-ричной системы счисления в десятич-ную.Рнс. 3.27. Преобразование из восьме-ричной системы счисления в десятич-ную.Рис. 3.28. Преобразование из шест-надцатеричной системы счисления вдесятичную.Рис. 3.28. Преобразование из шест-надцатеричной системы счисления вдесятичную.
И <0 1 3 5 7g
И <0 1 3 5 7g
1357g
О
7x80= 7
5x8’ = 40 3x82=192
1х83 = 512
751Ю
1357g
О
7x80= 7
5x8’ = 40 3x82=192
1х83 = 512
751Ю
(8°=П (81 = 8) (82=64)
(83 = 512)
(8°=П (81 = 8) (82=64)
(83 = 512)
*«16
О
*«16
О
*► Зх!6°= 3
4x16’=64
(1б0=1)
(16!=16)
А
^• Юх162=2560
(162=256)
*► Зх!6°= 3
4x16’=64
(1б0=1)
(16!=16)
А
^• Юх162=2560
(162=256)
* 4 316
* 4 316
2627ю
2627ю
2627,0
2627,0
Рнс. 3.27. Преобразование из восьме-ричной системы счисления в десятич-ную.
Рнс. 3.27. Преобразование из восьме-ричной системы счисления в десятич-ную.
Рис. 3.28. Преобразование из шест-надцатеричной системы счисления вдесятичную.
Рис. 3.28. Преобразование из шест-надцатеричной системы счисления вдесятичную.
Десятичное
бес
число
4 2 1
0
ООО
0 0 1
2
0 1 0
3
0 1 1
4
1 0 0
5
1 0 1
6
1 1 0
Рис. 3.25. Таблица восьмеричного кода.7
1 1 1
ШестнаОца- Десят.
Вес
терич. число цис по
8 4 2 1
00
0 0 0 0
11
0 0 0 1
22
0 0 10
33
0 0 11
44
0 10 0
55
0 10 1
6б
0 110
77
0 111
88
10 0 0
99
10 0 1
\А10
10 10
В11
10 11
С12
110 0
О13
110 1
Е14
1110
Рис. 3.26. Таблица шестнадцатеричного кода.F75
1 1 1 1
Рис. 3.29. Преобразование из десятичной системы счисления в восьмеричную»Рис. 3.29. Преобразование из десятичной системы счисления в восьмеричную»Рис. 3.30, Преобразование аэ десятичной системы счисления в шестнадцатеричную.
Рис. 3.29. Преобразование из десятичной системы счисления в восьмеричную»
Рис. 3.29. Преобразование из десятичной системы счисления в восьмеричную»
методу многократного деления промежуточных частных на соответствующее основание, при этом остатки от деления дают набор цифр искомого числа1).
Буквенно-цифровые коды
Буквенно-цифровые коды используются для того, чтобы кодировать в двоичной форме наряду с цифрами также буквы, знаки препинания и управляющие символы. Одним из таких кодов, широко применяемых в обработке данных, является 7-раз-
и Отметим, что восьмеричный н шестнадцатеричный коды не являются рабочими кодами ЭВМ, а служат лишь для облегчения работы пользователя с двоичными кодами. — Прим. ред.
—
0
0
0
0
/
1
/
1
0
0
1
1
0
0
/
i
0
1
и
1
и
1
0
1
виты аг 06 05
" « to м
0
1
2
5
я
5
6
7
0 0 0 00
NUL
DIE
SP
0
@
Р
1
P
0 0 0 11
SOH
Ml
1
1
//
а
а
Q
0 0 102
6ТХ
ME
2
в
R
й
r
0 0 113
ЕТХ
DCS
чь
5
о
8
и
8
0 10 09
EOT
БС4
$
4
0
Т
d
t
0 1 0 15
ENQ
ИЕК
и
5
Е
и
в
U
0 1106
ЛОТ
5YN
8
6
F
V
г
a
0 1117
6EL
ЕТВ
1
(
Гг
И
и
Ш
10 0 08
85
ОЛИ
(
8
и
X
h
ж
10 0 19
ИТ
ЕМ
)
9
1
У
t
У
10 1010
LF
SUB
*
3
Z
j
г
10 1111
VT
E5G
+
к
[
k
110 012
ЕЕ
Е5
<
я
\
I
110 113
СЕ
OS
—
=
м
in
}
1 1 i 0/4
80
ИЗ
N
a
11 1 115
81
из
/
?
О
—
0
ML
Рис. 3.31. Код ASCII.
KUL—пусто; DLE — савторегистр I» (API); SP—символ пробела; SOH — символ начала заголовка; DC 1 — символ управления устройством 1; STX —символ начала текста; DC2 — символ управления устройством 2; ЕТХ— символ конца текста; DC3 — символ управления устройством 3; EOT — символ конца передачи; DC4 — символ управления устройством 4; ENQ— символ запроса; NAK— символ отрицания; АСК —символ подтверждения; SYN — символ синхронизации;BEL — символ сигнализа
ции; ETB— символ конца передачи блока; BS — символ возврата на шаг; CAN — символ аннулирования; НТ —символ горизонтальной табуляции; ЕМ —символ конца носителя (информации); LF —символ перевода строки; SUB — символ замены; VT — символ вертикальной табуляции; ESC —символ расширения кода; FF —символ перевода формы; FS — разделитель файлов; CR — символ возврата каретки; GS — разделитель групп; SO — символ установки дополнительного регистра; RS — разделитель записей; SI — символ установки стандартного (латинского) регистра; US — разделитель элементов;) — (или АСК — символ подтверждения); )—(иля символ изменения режима); ~—(или ESC — символ расширения); DEL — символ забоя.
рядный буквенно-цифровой код ASCII, таблица которого приведена на рис. 3.31.
Наряду с кодом ASCII) нам известны также 8-разрядный код EBCDIC) и 7-разрядный код ISCII).
В таблице кода ASCII мы видим, что кроме цифр, букв и знаков препинания в ней закодирован ряд функциональных символов, Эти символы требуются при работе с телетайпом, для которого и был первоначально разработан код ASCII. Этот же код содержит также команды, предназначенные для передачи дан-
ных. Мы ие будем описывать здесь специальные символы, применяемые при работе с телетайпом.
Единицей кодирования в этих кодах является байт (8 бит) н наряду с управлением телексами они широко применяются в цифровой технике для связи с принтерами, перфораторами в для передачи данных между системами обработки данных. В этих приборах входные кодированные команды преобразуются в те операции, которые необходимо выполнить данному устройству.
Избыточные коды
Об избыточности мы уже говорили при обсуждении булевой алгебры: произведение и сумма являются в общем случае избыточными функциями, т. е., другими словами, они содержат больше информации, чем это строго необходимо. Избыточность исчезает после минимизации соответствующего произведения или суммы.
Отметим, что при передаче информации определенная избыточность часто вводится неосознанно. Возьмем в качестве примера страницу из какой-либо книги, которая состоит из 150 строк текста. На этой странице можно убрать (без всякого ущерба для качества передачи информации) 25—50% всех слов. Текст при этом становится похожим по стилю иа телеграмму. Читать его очень трудно, так как у нас нет навыка чтения сжатых тек-
битчетности
1 О 1 ( 01 ( о\(\о ( О О 1 О 0 (\(\
блок 1(8 битов+/ битблок 2 (дополнение блока 1
четности1)+ (бит четности)
Рис. 3.32. Кодирование информации в виде двух блоков, каждый из которых содержит 1 байт-j-l бит четности. Второй блок имеет двоичную конфигурацию, которая является дополнением байта из первого блока.
стов. Уменьшая избыточность информации, мы ухудшаем «благозвучие» текста, т. е. стиль изложения.
Данная книга также содержит определенную избыточность, которая введена сознательно. Однако чем более избыточен текст, тем легче читателю понять его содержание. Лучше повторить еще раз, чем отсылать читателя на стр. №№.
При передаче информации соответствующие коды делаются избыточными за счет присоединения к ним дополнительных би- , тов. Это вызвано тем, что при передаче данных может произой-
ти искажение кода из-за помех или наводок, в частности при передаче через телефонные и телеграфные кабели и по радиоканалам. В результате информация, поступившая в приемную систему, интерпретируется неправильно. Отсюда следует, что при приеме информации необходимо знать, не возникают ли какие- либо искажения в процессе передачи данных (проблема детектирования ошибок). Кроме того, требуется разработать код с такой избыточностью, чтобы обнаруженные ошибки можно было исправить (проблема коррекции ошибок).
С этой целью при записи информации на магнитную ленту широко применяется метод кодирования, по которому информация кодируется в виде двух блоков, причем второй блок является дополнением первого. Кроме того, оба блока снабжены битами четности.
Этот метод кодирования иллюстрируется рис. 3.32. Бит четности указывает, является ли число единиц в закодированном- сообщении четным или нечетным. Этот бит всегда передается вместе с сообщением. В приемнике четность определяется заново и новый бит четности сравнивается с тем битом, который был передан передатчиком. Такая проверка, безусловно, не очень надежна, так как если возникнет большое число ошибок одновременно, может оказаться, что четность останется «правильной». Однако вероятность того, что в закодированном сообщении могут возникнуть две или большее число ошибок, значительно меньше, чем вероятность появления одной ошибки, которая надежно контролируется по биту четности.
В последнем примере кода, состоящего из двух групп битов, которые являются взаимно дополнительными, с помощью проверки на четность и сравнения битов из обеих групп после передачи можно с довольно высокой степенью надежности определить качество передачи данных. Кроме того, при такой передаче мы можем также скорректировать обнаруженные ошибки. В случае избыточного кода набор битов должен быть составлен и упорядочен так, чтобы после появления ошибки не возникал другой вариант кода, присутствующий в данной кодовой таблице.
В предыдущих разделах уже говорилось о том, что группу цифр всегда может сопровождать контрольная цифра (контрольный бит). В случае банковских счетов эта цифра используется для исключения ошибки пробивки при перфорации. Вовремя пробивки номера банковского счета перфоратор обрабатывает первые цифры этого номера, причем результат обработки должен быть равен цифре, которая напечатана последней. Если эти цифры не равны, пробитый на перфораторе номер не принимается и этот факт сообщается перфораторщику с помощью сигнала зуммера.
Глава 4
СЕМЕЙСТВА ЛОГИЧЕСКИХ СХЕМ
Транзистор в качестве элемента схемы
При обсуждении базовых логических схем И, ИЛИ, И-НЕ, ИЛИ-HE и инвертора мы ради простоты использовали для объяснения логических функций механические переключатели.
В цифровой технике в качестве активных элементов схем применяются только транзисторы, тиристоры и снмисторы. Последние два элемента используются в основном для переключения постоянного и переменного токов в сильноточных цепях для привода моторов, управления работой нагревательных приборов и других мощных устройств для обработки дачных. Эти элементы являются бесконтактными переключателями, которые имеют гораздо большие надежность и срок годности, чем механические переключатели, к которым мы относим также и реле. Кроме того, транзисторы, тиристоры и симисторы являются усилителями, т. е. они могут переключать относительно большие токи при небольших затратах энергии на управление. Из цифровых транзисторных схем легко компоновать более сложные логические схемы, и получаемые в результате ИС могут содержать от нескольких десятков до нескольких десятков тысяч транзисторов на одной кремниевой пластинке (чипе) площадью в несколько квадратных миллиметров. В этих случаях говорят о цифровых схемах типа МИС (малые ИС), СИС (средние ИС), БИС (большие ИС) и СБИС (сверхбольшие ИС). Примером СБИС является современный микропроцессор (МП), состоящий нз ~ 20 000 транзисторов на одном кристалле.
По сравнению с механическим переключателем транзистор ■имеет тот недостаток, что в короткозамкнутом (открытом) состоянии сопротивление между его выводами не равно нулю, а в разомкнутом (запертом) состоянии через него протекает небольшой ток утечки.
Биполярный транзистор применяется в качестве переключающего элемента в схеме с общим эмиттером (рис. 4.1)4 Если нижний вывод резистора нагрузки Ra заземлен через небольшое
J) В отечественной литературе транзисторы, входящие в состав ИС, обоз1 качаются без кружка. — Прим. ред.
сопротивление, через него протекает максимальный ток. Это соответствует случаю, когда транзистор работает в режиме насыщения. При этом предполагается, что разность потенциалов между коллектором и эмиттером UK3 становится меньше разности потенциалов между базой н эмиттером t/бэ (в кремниевых эпитаксиальных транзисторах С/кэ<100 мВ). Для работы в режиме насыщения требуется обеспечить ток базы, равный Д макс/а'мпн, где а'мпн или Лэмин, — минимальный коэффициент
Рис. 4.1. Биполярный транзистор в схеме с общим эмиттером в качестве бесконтактного переключателя (а) и его механический эквивалент (б).
усиления по току, который можно ожидать для переключающих транзисторов данного типа. При запирании транзистора через резистор нагрузки RH течет минимальный ток. Это имеет место прн С/бэ<0,5 В. На рис. 4.2 приведена характеристика идеального переключателя. Мы видим, что в короткозамкнутом состоя-
Рис. 4.2. Характеристика идеального переключателя.
ини ток через нагрузку равен UbIRh, а в разомкнутом состоянии ток и падение напряжения на нагрузке равны нулю. Напряжение же между выводами переключателя равно Ub.
Характеристика переключения транзистора приведена на рис. 4.3, из которой следует, что в режиме насыщения максимальный ток, равный UbIR^ не достигается. На транзисторе происходит небольшое падение напряжения, которое называет»
ся напряжением насыщения Пкэщао- В разомкнутом состоянии ток не равен нулю и через транзистор протекает небольшой ток утечки, который создает иа RH разность потенциалов, равную Db-Ub.
Рис. 4.3. Характеристика переключения транзистора. (В случае кремниевого транзистора обратным током обычно пренебрегают.)
Если в цифровых схемах используются полевые транзисторы, то высокое «прямое» сопротивление в статическом режиме не создает особых проблем, потому что при управлении полевым транзистором в отличие от биполярного практически не потребляется мощность (рис. 4.4). Это дает возможность применять высокоомные схемы, которые, однако, обеспечивают мень-
Рис. 4.4. Полевой транзистор в качестве переключающего элемента (а) и его механический эквивалент (6).
шую скорость переключения по сравнению с биполярным транзистором. Причина заключается в том, что собственные емкости полевого транзистора и емкости соединительных элементов замедляют процесс изменения напряжений и токов в соответст
вующих переключающих схемах.
Таким образом, прн рассмотрении обоих типов транзисторов мы исходим из того, что переключающий элемент должен вклю-
чаться и выключаться в точности так, как механический переключатель. С этой же целью мы можем использовать и другой критерий, например два уровня напряжения, которые соответствуют двум состояниям транзисторного переключателя. Один уровень напряжения будет соответствовать «замыканию», а другой — «размыканию». Такой подход обеспечивает определенные преимущества в отношении скорости переключения, потому что при переключении режим насыщения можно исключить. В результате логические схемы можно разделить на две большие группы:
схемы, в которых транзистор управляется в режиме насыщения (насыщенные логические схемы);
схемы, в которых транзистор управляется в ненасыщенном режиме (ненасыщенные логические схемы).
Логические схемы из первой группы, как уже сказано, являются более медленными, так как при работе в режиме насыщения на транзистор оказывает воздействие эффект накопления заряда. Быстродействие таких схем можно увеличить, применяя в них транзисторы с высокой граничной частотой.
Одним из достоинств насыщенных логических схем при низкой частоте переключения является малое рассеяние мощности в транзисторе в режиме переключения. В запертом состоянии через транзистор протекает малый ток и рассеяние мощности близко к нулю. То же наблюдается и в открытом состоянии, так как напряжение насыщения эпитаксиального транзистора настолько мало, что его произведение на ток через коллектор оказывается незначительным. Другим достоинством этих схем является более низкая чувствительность к помехам. К ненасыщенным логическим схемам относится ЭСЛ-семейство.
Ниже рассматриваются наиболее часто используемые семейства практических логических схем, в которых в качестве индикатора полярности вместо кружка применяется полустрелка (по системе обозначений МЭК)- Кроме того, введено обозначение сигналов с помощью букв L и Н, помещенных в круглых скобках, которые в спецификации milspec более четко указывают, при каких условиях эти сигналы являются «истинными». Мы уже говорили об этом в гл. 2 разд. 2.9. Если в других томах этой книги неожиданно встретятся отклонения от указанного способа обозначений, их смысл можно будет понять непосредственно из применяемых символов.
Резисторно-транзисторная логика (РТЛ)
На начальной стадии развития техники цифровых ИС прежде всего использовались схемы, которые легко можно было реализовать и свойства которых уже были известны (на основе
аналогии с обычными схемами, собранными из дискретных компонентов).
Простейшими из этих схем являются схемы резисторио- транзисторной логики (РТЛ), которые под разными названиями выпускались несколькими фирмами. На рис. 4.5 показана базо-
Рис. 4.5. Базовая РТЛ-схема с таблицей истинности. В таблице применяются обозначения МЭК, для уровней напряжения.
вая РТЛ-схема, в которой транзистор находится в режиме насыщения, если на одном илн нескольких входах имеется напряжение высокого уровня (Я). При этом выходное напряжение схемы равно О В (Л). Таким образом, в рамках положительной логики эта РТЛ-схема является схемой ИЛИ-HE с функцией F=A-VB-V-C. Выходное напряжение схемы имеет высокий уровень (/7), если все три входных напряжения равны нулю (L).м
В режиме с низким уровнем на входе (О В, отрицательная логи-5
ка), схема ведет себя как схема И-НЕ с функцией F=A*B-C.
Соединения РТЛ-схем между собой показаны на рис. 4.6.<
Рис, 4.6. Соединения между РТЛ-схемами.Рис, 4.6. Соединения между РТЛ-схемами.
Рис, 4.6. Соединения между РТЛ-схемами.
Рис, 4.6. Соединения между РТЛ-схемами.
Диодная логика (ДЛ) и диодно-транзисторная логика (ДТЛ) с дискретными компонентами
На рнс. 4.7 приведены две схемы, в которых логические функции реализуются с помощью полупроводниковых диодов. В схеме, показанной на рис. 4.7, а, выходное напряжение положительно, если положительны А или В или С. Выходное напряжение отрицательно, если отрицательны А и В и С. Таким образом, эта схема ведет себя как схема ИЛИ при положительных и как схема И при отрицательных входных сигналах.
В диодной схеме, показанной на рнс. 4.7,6, наоборот, реализуется функция ИЛИ для отрицательных входных сигналов и
Рис. 4.7. Диодная логика.Рис. 4.7. Диодная логика.
Рис. 4.7. Диодная логика.
Рис. 4.7. Диодная логика.
функция И для положительных. Выходной сигнал диодных схем можно использовать для управления другими логическими диодными схемами. За счет неизбежных потерь уровни напряжения для различных состояний рассматриваемых схем сближаются между собой. По истечении некоторого времени
Символ функцииСимвол функцииРис. 4 8. Диодно-транзисторная логика (ДТЛ).Рис. 4 8. Диодно-транзисторная логика (ДТЛ).F И-НЕ для Высокого уровня ИЛИ-НЕ для низкого уробняF И-НЕ для Высокого уровня ИЛИ-НЕ для низкого уробняМдКМдКА(ЮВ (Н)С /Н)А(ЮВ (Н)С /Н)MILSPEGMILSPEGА(Н) В (Н) С(Н)А(Н) В (Н) С(Н)A (I) 8(1) C(L)A (I) 8(1) C(L)Рнс. 4.9. Базовая схема диодно-транзисторной логики с таблицей истинности (С таблицей уровней по системе МЭК.)Рнс. 4.9. Базовая схема диодно-транзисторной логики с таблицей истинности (С таблицей уровней по системе МЭК.)ооРис. 4.10. ДТЛ-схемы (И-ИЛИ),Рис. 4.10. ДТЛ-схемы (И-ИЛИ),
Символ функции
Символ функции
Рис. 4 8. Диодно-транзисторная логика (ДТЛ).
Рис. 4 8. Диодно-транзисторная логика (ДТЛ).
F И-НЕ для Высокого уровня ИЛИ-НЕ для низкого уробня
F И-НЕ для Высокого уровня ИЛИ-НЕ для низкого уробня
МдК
МдК
А(Ю
В (Н)
С /Н)
А(Ю
В (Н)
С /Н)
MILSPEG
MILSPEG
А(Н) В (Н) С(Н)
А(Н) В (Н) С(Н)
A (I) 8(1) C(L)
A (I) 8(1) C(L)
Рнс. 4.9. Базовая схема диодно-транзисторной логики с таблицей истинности (С таблицей уровней по системе МЭК.)
Рнс. 4.9. Базовая схема диодно-транзисторной логики с таблицей истинности (С таблицей уровней по системе МЭК.)
о
о
Рис. 4.10. ДТЛ-схемы (И-ИЛИ),
Рис. 4.10. ДТЛ-схемы (И-ИЛИ),
высокий уровень (Я) нельзя будет отличить от низкого уровня (L), В логических схемах, где требуется высокая надежность, за диодным вентилем обычно включают транзистор, который фиксирует уровень логического напряжения. Подобные логические схемы обозначаются как ДТЛ-схемьт (рнс. 4.8).
Логическая схема типа приведенной на рис. 4.8 управляется сигналами, которые вырабатываются схемами с такой же структурой. Это означает, что уровни напряжения входных и выходных сигналов одинаковы Если в схеме, приведенной на рис. 4.8, на входе А появляется напряжение -KUb, входной диод запирается и транзистор 72 управляется током, протекающим через резисторы /?1 и R2. Если же, наоборот, на вход А подается напряжение О В (транзистор П открыт), то за счет падения напряжения на делителе R2/R3 на базе возникнет отрицательное смещение, в результате чего транзистор 72, выполняю
щий функции инвертора, окажется закрытым. Выходное напряжение схемы станет равным -VUB.
На рис. 4.9 приведена ДТЛ-схема, которая в течение ряда лет использовалась в качестве стандартной. Эта схема является схемой И-НЕ для единиц (Я) при положительной логике и ИЛИ-HE для нулей Щ. Комбинация И-ИЛИ при положительной логике получается путем соединения ДТЛ-элементов так, как показано на рис. 4.10. В случае схемы И-НЕ (рис. 4.9) выходное напряжение равно OB (L), если все входные напряжения положительны (Я). При этом входные диоды запираются и транзистор управляется через входной резистор с сопротивлением 4 кОм. Выходное напряжение этой схемы имеет высокий уровень (Я), если на один или несколько входов подается напряжение низкого уровня (L).
Логические уровни напряжения. Коэффициент разветвления по выходу. Помехоустойчивость
В общем случае мы исходим из того, что логическая схема является идеальным переключателем, так как всегда предполагаем, что, если выходной транзистор отперт, напряжение иа выходе схемы равно 0 В, а если ои заперт, выходное напряжение равно +П5. Это предположение упрощает объяснение работы цифровой схемы.
Однако транзистор не является идеальным переключателем, т. е. напряжение низкого уровня (Е) не равно точно 0 В, а напряжение высокого уровня (Я) не равно точно Ub (разд. 4.1). Поэтому для анализа безотказной работы цифровой схемы в экстремальных условиях необходимо ввести понятие помехоустойчивости. Известно, что сигнальные линии обычно наводят друг иа друга помехи, которые, однако, не должны приводить к тому, чтобы нормальное функционирование одной схемы накрутилось другой. Кроме того, нормальная работа цифровой схемы не должна зависеть от случайных изменений напряжения питания в определенных допустимых пределах.
Для более подробного изучения этой проблемы рассмотрим какую-нибудь конкретную ДТЛ-схему. Спрашивается: в каких пределах может изменяться входное логическое напряжение, чтобы оно воспринималось схемой как, например, напряжение низкого уровня? Очевидно, граница этого диапазона должна лежать выше максимального напряжения насыщения, которое можно ожидать на управляемом выходе. При коэффициенте разветвления по выходу, равном 10, максимальное напряжение насыщения современного кремниевого эпитаксиального транзи-
стора составляет 0,4 В. Под коэффициентом разветвления по выходу мы подразумеваем максимальное число входов-потребителей, которое можно присоединить к одному выходу-источ- ннку.
Земля
Рис. 4.11. Логические уровни напряжения для входа и выхода цифровой схемы с определенной помехоустойчивостью (0,4 В).
Если при напряжении питания 5 В требуется обеспечить помехоустойчивость, равную, например, 0,4 В, это означает, что вход схемы должен с большой вероятностью воспринимать низкий уровень после того, как выходное напряжение предшествующей схемы станет ниже уровня 0,8 В. В связи с этим фир- мы-нзготовнтели обычно указывают U°Bх.макс, т. е. максимальное напряжение сигнала, при котором переключается вход, и ^/°вых. мзнс, т. е. максимальное выходное напряжение для сигналов низкого уровня (рис. 4.11)).
Если присоединить вход какой-нибудь ДТЛ-схемы к Л-вы-
ходу другой ДТЛ-схемы, то, как следует из рис. 4.10, ток потечет из точки Uв через /?1, входной диод и переход коллектор—- эмиттер управляющего транзистора на землю. Этот ток обозначается в американской литературе /sink- Управляющая цифровая схема потребляет при этом ток, который течет в базовой цепи управляемой цифровой схемы.
Понятие помехоустойчивости применимо н в случае сигналов высокого уровня. В ДТЛ-схемах между коллектором выходного транзистора и точкой UB включается резистор нагрузки. При запираний управляющего транзистора этот резистор «заботится» о том, чтобы выходное напряжение повысилось до высокого уровня. Его можно заменить активным элементом, в результате чего получается каскадный выход, применяемый в основном ТТЛ-схемах.
Таким образом, резистор нагрузки поддерживает на выходе напряжение высокого уровня. Величина этого напряжения уменьшается из-за обратного тока, который протекает через входные диоды (10 диодов при коэффициенте разветвления по выходу, равном 10). При токе утечки 10 мкА на один диод максимальный ток составляет 0,1 мА. Как будет показано ниже, резистор нагрузки имеет сопротивление 10 кОм, поэтому падение напряжения на нем составит 1 В. При напряжении питания 5 В это означает, что напряжение высокого уровня будет ие выше 4 В. Использование резистора нагрузки с небольшим сопротивлением несколько улучшает данную ситуацию, однако при этом возникают ограничения, связанные с уменьшением коэффициента разветвления по выходу.
Если необходимо обеспечить для высокого уровня заданную помехоустойчивость, например, равную 0,4 В, это означает, что вход управляемой схемы должен переключаться вплоть до уровня напряжения 3,6 В. Фирмы-изготовители обычно обозначают этот уровень напряжения как ^71вx.MИк. Ток утечки в управляющей схеме называется /source и течет от точки UB через резистор нагрузки, входной диод, узловую точку RMR2 и затем через переход база — эмиттер входного транзистора на землю.
На рис. 4.11 показано, как должны располагаться уровни напряжения для того, чтобы обеспечить указанные выше шумовые пороги. В цифровой технике для описания шумового порога, а также помехоустойчивости используются так называемые средние и гарантированные величины.
Гарантированное значение свидетельствует, что помехи не проходят на выход до тех пор, пока их амплитуда не выйдет за пределы допустимого значения помехоустойчивости. При средних значениях входные помехи, находящиеся в пределах вели-i чины помехоустойчивости, могут привести к появлению выход-
ных помех, которые, однако, не дадут ложных запусков последующих элементов цифровой схемы. Иногда неясно, какие именно величины приводятся фирмами-изготовителями в технических описаниях, хотя между обеими величинами существует большая разница. Это видно на примере КМОП-схем, где средняя помехоустойчивость составляет 45% напряжения питания, а гарантированная помехоустойчивость — всего 30%.
Высокопомехоустойчивые логические схемы (HiNIL)
Название HiNIL является сокращением от словосочетания High Noise Immunity Logic (логические схемы с высокой помехоустойчивостью). Данное семейство разработано фирмой Tele-
Рис. 4.12. HiNIL-схема И-НЕс резистором нагрузки.Рис. 4.12. HiNIL-схема И-НЕс резистором нагрузки.Сим бон функцииСим бон функции] МПФРЕС] МПФРЕСМОКМОКF И~НЕ для Высокого уробня И^РНЕ для низкого уробняF И~НЕ для Высокого уробня И^РНЕ для низкого уробняA (Hi- О 8(H) — С (Н)—A (Hi- О 8(H) — С (Н)—А(Н: 8(H) CtR)А(Н: 8(H) CtR)
Рис. 4.12. HiNIL-схема И-НЕс резистором нагрузки.
Рис. 4.12. HiNIL-схема И-НЕс резистором нагрузки.
Сим бон функции
Сим бон функции
] МПФРЕС
] МПФРЕС
МОК
МОК
F И~НЕ для Высокого уробня И^РНЕ для низкого уробня
F И~НЕ для Высокого уробня И^РНЕ для низкого уробня
A (Hi- О 8(H) — С (Н)—
A (Hi- О 8(H) — С (Н)—
А(Н: 8(H) CtR)
А(Н: 8(H) CtR)
dyne на основе ДТЛ-схем с высокой помехоустойчивостью. В этих схемах для фиксации уровня входного напряжения используются стабилитроны (D3) (рис. 4.12).
На выходе схемы используется активное сопротивление нагрузки в виде транзистора, который включен в режиме эмиттерного повторителя. Если выходное напряжение на коллекторе
Рис. 4.13. HiNIL-схема И-НЕ с дополнительным эмиттерным повторителем на входе.Рис. 4.13. HiNIL-схема И-НЕ с дополнительным эмиттерным повторителем на входе.U UB=15BU UB=15BРис. 4.14. Уровни и пороги напряжения в HiNlL-семействе при (76= + 15 В.Рис. 4.14. Уровни и пороги напряжения в HiNlL-семействе при (76= + 15 В.
Рис. 4.13. HiNIL-схема И-НЕ с дополнительным эмиттерным повторителем на входе.
Рис. 4.13. HiNIL-схема И-НЕ с дополнительным эмиттерным повторителем на входе.
U UB=15B
U UB=15B
Рис. 4.14. Уровни и пороги напряжения в HiNlL-семействе при (76= + 15 В.
Рис. 4.14. Уровни и пороги напряжения в HiNlL-семействе при (76= + 15 В.
транзистора 71 начнет увеличиваться, эмиттерный повторитель воспроизведет увеличение напряжения, при этом через транзистор 72 пройдет большая часть тока из источника С в во внешнюю нагрузку (/source). Если выходное напряжение имеет низкий уровень, нагрузочный ток (/sink) потечет на землю через выходной диод (D4) и переход коллектор — эмиттер транзистора 71.
Семейство HiNIL содержит схемы, к которым можно подключить внешний коллекторный резистор. В этом случае эмиттерный повторитель не нужен. Такой вариант схем имеет <ИЛИ-подобный» выход (МОНТАЖНОЕ ИЛИ). .<
Для расширения диапазона управления транзистором Т\ (рис. 4.12)—что позволяет увеличить коэффициент разветвления по выходу — между диодной цепью и транзистором 74 можно включить дополнительный эмиттерный повторитель, как показано в схеме на рис. 4.13. HiNIL-схемы обладают для сигналов высокого уровня помехоустойчивостью 6,5 В и для сигналов низкого уровняН3.2В при t7s= + 15 В (рис. 4.14).
Транзисторно-транзисторная логика (ТТЛ)
Совершенно новое направление, которое возникло в ходе эволюции ИС, применяемых в цифровой электронике, связано с ТТЛ-семейством. Оно состоит нз логических схем, быстрое развитие которых связано с их более высоким быстродействием по сравнению с РТЛ-и ДТЛ-схемами и, кроме того, с более простой технологией изготовления. Последнее обстоятельство имеет важное значение с точки зрения затрат и организации производства. Хорошие характеристики ТТЛ-схем и существенное снижение их стоимости в последние годы привели к тому, что в настоящее время это семейство нашло широкое распространение.
Серия 7400*)
Серия 7400 разработана несколько лет назад фирмой Texas Instruments, которая выполнила много новаторских разработок в области логических схем. В настоящее время эта серия производится другими фирмами, в том числе и европейскими, такими, как фирма Siemens, которая выпускает ее как серию FL. Серия 7400 является теперь стандартным разделом каталогов многих фирм. С течением времени в рамках этой серии возникли и другие варианты, такие, как серия 74Н и серия 74L, которые состоят из быстродействующих и маломощных ТТЛ-схем соответственно.
Разработкой последних лет является маломощное ТТЛ-семейство логических схем с диодами Шоткн (ТТЛШ), характеристики которых аналогичны характеристикам ТТЛ-схем при более низкой (в 5 раз) потребляемой мощности.
Серия 7400 (серия FL) состоит из ТТЛ-схем, которые работают с напряжением питания +5 В и применяются в температурном диапазоне 0—70 °C. Логический низкий уровень равен 0,2 В, а логический высокий уровень составляет 3,3 В. Помехоустойчивость в среднем превышает 1 В. Для применения в экст-- ремальных условиях ряд фирм производит серию 5400 с теми
*> 7400 — индекс одной из основных схем серии. Сама серия имеет найме-, нование SN74. — Прим. ред.
же характеристиками, что и у схем серии 7400. Эти характере- стики, однако, гарантированы для серии 5400 при изменении температуры окружающей среды от —55 до +125 °C.
Базовая ТТЛ-схема
На рис. 4.15 приведена базовая схема из серии 7400. Входным элементом является многоэмиттерный транзистор, который иа первый взгляд усложняет ТТЛ-схему, однако если представить эмиттеры с общей базой в виде нескольких диодов и переход коллектор — база в виде диода, то схема становится более удобной и простой для понимания (рис. 4.15,6). Отсюда сразу же видна взаимосвязь между ТТЛ- и ДТЛ-схемами.
С U Мб О Л функцииМЗКMIL8PEOС U Мб О Л функцииМЗКMIL8PEOТаблицаТаблицаFИ-НЕОля вы-сокогоуробняFИ-НЕОля вы-сокогоуробняИЛИ-НЕОлянизкогоуробняИЛИ-НЕОлянизкогоуробняА(Н) 8(H) С(Н)А(Н) 8(H) С(Н)
С U Мб О Л функции
МЗКMIL8PEO
С U Мб О Л функции
МЗКMIL8PEO
Таблица
Таблица
FИ-НЕОля вы-сокогоуробня
FИ-НЕОля вы-сокогоуробня
ИЛИ-НЕ
Олянизкогоуробня
ИЛИ-НЕ
Олянизкогоуробня
А(Н) 8(H) С(Н)
А(Н) 8(H) С(Н)
Рис. 4.15. ТТЛ-схема И-НЕ с каскадным выходом.
« — схема И-НЕ с многоэмиттерным входом; б —диодный эквивалент входной цеп»!е — таблица истинности схемы И-НЕ.
Если эмиттерные входы связаны с логическими выходами '(предшествующих схем), которые обеспечивают высокий уровень (т. е. напряжение 3,3 В и выше), то диоды база — эмиттер окажутся запертыми и транзистор 72 будет управляться через /?1. За счет контактной разности потенциалов на диодных переходах база — эмиттер транзисторов 72 и 74 и база — коллектор
транзистора 71, база 71 будет находиться под напряжением 2,2 В по отношению к земле. При напряжении на эмиттерах 3,3 В и выше происходит запирание диодов база — эмиттер транзистора 71. При этом транзистор 72 управляется через диод база— коллектор 71 и /?1. Транзистор 72 управляется в насыщенном режиме. В результате 74 также управляется по базе, а 73 запирается. Выходное напряжение этой ТТЛ-схемы при полностью проводящем 74 и запертом 73 составляет ~0,2 В, и этот уровень мы определяем как логический низкий уровень.
Итак, когда на все входы подано напряжение высокого уровня (А, В и С находятся под напряжением +3,3 В и выше), иа выходе схемы появится напряжение низкого уровня. И наоборот, если мы соединим один из входов, например А. с £-выходом какой-то другой схемы (напряжение 0,2В), то диод база — эмиттер иа входе А станет проводящим. Так как при этом база 71 находится под напряжением 2,2 В, а эмиттер — под напряжением 0,2 В, то соответствующий входной диод включится в прямом направлении. Входное напряжение понизит напряжение на базе 71 до уровня ~0,9 В, т. е. 72 и 74 станут неуправляемыми. Оба транзистора запираются, н напряжение на коллекторе 72 повышается. Транзистор 73 становится проводящим, и выходное напряжение повышается до ~3,ЗВ. Таким образом, на выходе этой ТТЛ-схемы появляется напряжение высокого уровня.
То же происходит и с другими эмиттерными входами. Итак, если на один или несколько входов одновременно подается напряжение низкого уровня, на выходе схемы появляется напряжение высокого уровня. Таким образом, эта схема оказывается схемой И-НЕ для высоких уровней и ИЛИ-НЕ — для низких уровней. Таблица истинности для этой схемы нам уже известна.
Преимущество применения многоэмиттерного входа по сравнению с однодиодным входом (как в случае ДТЛ-схем) заключается в том, что в случае входных сигналов низкого уровня входной элемент работает как транзистор. Напряжение на коллекторе транзистора 71 в момент подачи сигнала иа вход приблизительно равно 2,2 В, а напряжение на эмиттере — около +0,2 В относительно земли. Его база, связанная через RI с UBl в нормальном режиме имеет положительный потенциал по отношению к эмиттеру. Заряд, возникающий при этом из-за эффекта накопления в базе транзистора 72, быстро рассасывается через транзистор 71, что существенно влияет на скорость переключения всей ТТЛ-схемы в целом.
Оконечный элемент этой схемы, работающий в двухтактном режиме, называется в специальной литературе каскадным вы- ходом1). Достоинство его применения заключается в том, чт®
я> Другое название — сложный инвертор. — Прим. ред.
рассматриваемая схема быстро переключается как на низкий, так и на высокий уровень. Сигналы каскадного выхода имеют хорошие передние и задние фронты (т. е. короткие времена нарастания и спада выходного сигнала). Его недостатком является то, что при реализации функции ИЛИ выходы этой схемы не удается переключать одновременно. Приходится снова применять функцию МОНТАЖНОЕ ИЛИ. Для этого в составе серии
Рис. 4.16. ТТЛ-схема И-НЕ с разомкнутым коллектором. Коллекторный резистор подключается снаружи. Эта схема применяется для реализации МОНТАЖНОГО ИЛИ.
7400 имеется специальная схема с ТТЛ-структурой, но без оконечного элемента типа каскадного выхода. Она имеет открытый коллектор, к которому можно присоединить снаружи соответствующий коллекторный резистор или же внешний транзистор для управления мощными схемами. ТТЛ-схема И-НЕ с открытым коллектором приведена на рис. 4.16.
Теперь попытаемся выяснить, какова же чувствительность ТТЛ-схем относительно помех, присутствующих в логических уровнях напряжения. Низкий уровень на выходе ТТЛ-схемы
>2,46>2,462,4В2,4ВВхоО(низкий урибень)ВхоО(низкий урибень)Выход'(высокий уровень)Выход'(высокий уровень)W>W>2.ОВ2.ОВ0,460,46
>2,46
>2,46
2,4В
2,4В
ВхоО(низкий урибень)
ВхоО(низкий урибень)
Выход'(высокий уровень)
Выход'(высокий уровень)
W>
W>
2.ОВ
2.ОВ
0,46
0,46
ВходИбысокий уровень)ВходИбысокий уровень)Выход(низкии уровень)Выход(низкии уровень)
ВходИбысокий уровень)
ВходИбысокий уровень)
Выход(низкии уровень)
Выход(низкии уровень)
Рис. 4,17. Помехоустойчивость ТТЛ-схем для сигналов высоких и низких уроэ-ней,
Низкий уроб(?№Низкий уроб(?№всегда ^0,4 В (рис. 4.17). Если напряжение на входе ТТЛ-схемы меньше или равно 0,8 В, оно воспринимается как напряжение низкого уровня. Таким образом, минимальная помехоустойчивость для сигналов низкого уровня составляет 0,4 В. Высокий уровень на каскадном выходе всегда больше 2,4 В, а на входе ТТЛ-схемы этот уровень воспринимается как входное напряжение 7^2,0 В. Таким образом, минимальная помехоустойчивость
Низкий уроб(?№
Низкий уроб(?№
Рис. 4.18. Помехоустойчивость ТТЛ-схем (средние величины).
для сигналов высокого уровня составляет 0,4 В. Средние значения располагаются так, как показано на рис. 4.18. Средняя величина помехоустойчивости для высокого уровня равна 1,9 В и для низкого уровня составляет 1,2 В. Эти значения реализуются при коэффициенте разветвления по выходу, равном 10 (10 рабочих входов-потребителей, присоединенных к одному выходу-источнику).
ТТЛ-схема ИЛИ-HE показана на рис. 4.19. В этой схеме параллельно 72 включен транзистор с идентичным входом; выходное напряжение будет иметь низкий уровень, если напряжение на первом или втором входе или на обоих входах будет одновременно иметь высокий уровень. Если на вход Л подано напряжение высокого уровня, произойдет запирание диода эмиттер— база и транзистор 72 управляется через /?1 и диод коллектор— база 71. В результате 7*2 будет управляться так же, как и 76, в режиме насыщения. Поскольку 72 полностью отперт, 75 не управляется, поэтому на выходе появляется напряжение низкого уровня. Те же рассуждения можно провести и для входа В, так как входные каскады идентичны. На выходе появляется напряжение высокого уровня только тогда, когда на
входы А и В подается напряжение низкого уровия, что можно -объяснить следующим образом. Если на вход А подается напряжение низкого уровня, управление транзистором Т2 определяется током, текущим через диод база — эмиттер транзистора Т1 и управляющий транзистор на землю. Транзистор Т2 запирается и, так как при этом 712 тоже заперт, 76 оказывается неуправ-
F ИЛИ-НЕ Оля бы соко^о уровняF ИЛИ-НЕ Оля бы соко^о уровняИ-НЕ Оля низкого уровняИ-НЕ Оля низкого уровняСиМиОЛ функцииСиМиОЛ функцииМЭКМЭКM1LSPECM1LSPEC8АFL1НLНLН14ннL8АFL1НLНLН14ннLОО
F ИЛИ-НЕ Оля бы соко^о уровня
F ИЛИ-НЕ Оля бы соко^о уровня
И-НЕ Оля низкого уровня
И-НЕ Оля низкого уровня
СиМиОЛ функции
СиМиОЛ функции
МЭК
МЭК
M1LSPEC
M1LSPEC
8
А
F
L
1
Н
L
Н
L
Н
1
4
н
н
L
8
А
F
L
1
Н
L
Н
L
Н
1
4
н
н
L
О
О
Рис. 4.19. ТТЛ-схема ИЛИ-HE с каскадным выходом.а — схема ИЛИ-HE; б — таблица уровней.
ляемым. Транзистор Т5 проводит ток, так как выход 72/712 находится под напряжением высокого уровня. В результате выходное напряжение также повышается. При низком уровне напряжения на входе В управление транзистором 712 определяется током через диод эмнттер— база транзистора 71 на землю. В результате 712 запирается. Транзисторы 712 и 72 должны быть заперты для того, чтобы на выходе схемы появилось напряжение высокого уровня, что и наблюдается, если мы имеем на входах Л и В напряжение низкого уровня одновременно. Таким образом, эта схема ИЛИ-HE обеспечивает функцию ИЛ И-НЕ для сигналов высокого уровня и И-НЕ — для сигналов низкого уровня. Таблица истинности, приведенная на рис. 4.19,6, нам уже знакома.
Схема И-ИЛИ-НЕ
В схеме ИЛИ-HE, приведенной на рис. 4.19, входной транзистор имеет только один эмиттерный вход. Поэтому возникает следующий вопрос: а нельзя ли сделать так, чтобы этот транзистор имел несколько эмиттерных входов? В качестве утвердительного ответа на этот вопрос мы получаем комбинированную- схему И-ИЛИ-НЕ.
Рис. 4 20. Комбинированная схема И-ИЛИ-НЕ (а) и ее символ (б).
Пример такой схемы показан на рис. 4.20, где каждый вентиль И имеет два выхода. Кроме того, в этой схеме через точку Ех можно подсоединить параллельно к Т2 и 7'12 несколько- дополнительных транзисторов с многоэмиттерными входами. Подобные расширители рассмотрены ниже.
Инвертор
Инвертирующая схема, которая обеспечивает только функцию НЕ, отличается от схемы И-НЕ тем, что имеет единственный эмиттерный вход (рис. 4.21). Инвертор используется обычно для того, чтобы, например, получить нз сигнала А сигнал А, или наоборот — из А получить А, т. е. чтобы реализовать функцию инверсии.
Так как инвертор имеет только один вход и только один выход, в корпусе с 14 выводами с двухрядным расположением можно разместить 6 таких схем. На рис. 4.21 приведен пример инвертора с каскадным выходом, который также можно использовать в режиме с разомкнутым коллектором для реализации МОНТАЖНОГО ИЛИ.
Рис. 4.21. Инвертор для реализации функции НЕ.Рис. 4.21. Инвертор для реализации функции НЕ.АFLнн1АFLнн1
Рис. 4.21. Инвертор для реализации функции НЕ.
Рис. 4.21. Инвертор для реализации функции НЕ.
А
F
L
н
н
1
А
F
L
н
н
1
Неиспользуемые входы в схемах И-НЕ и НЛИ-НЕ
В случае схемы И-НЕ при положительной логике неиспользуемый вход следует присоединить через резистор с сопротивлением 1 кОм к шнне напряжения питания ( + 5 В). Кроме того,
+56+56ВВ
+56
+56
В
В
Рис. 4 22. Способы присоединения неиспользуемых входов схемы И-НЕ.
неиспользуемый вход можно соединить с другим входом, на который подается сигнал. Оба варианта показаны на рис. 4.22.
Неиспользуемые входы ни в коем случае нельзя соединять с землей, так как схема И-НЕ при положительной логике ведет -себя как функция ИЛИ-HE для сигналов низкого уровня. Сиг-
нал низкого уровня на входе здесь означает, что выходное напряжение схемы всегда будет иметь высокий уровень, что лишено смысла.
В случае схемы ИЛИ-HE мы должны присоединять неиспользуемый вход 'К земле или же ко входу, на который подан сигнал. Оба варианта представлены на рис. 4.23. Соединение- между собой входов схем ИЛИ-HE при положительной логике означает двойную нагрузку для управляющей цепи. Об этом* нужно всегда помнить!
ЯЯЯЯЯ ЯЯ ЯОО
Я
Я
Я
Я
Я Я
Я Я
О
О
Рис. 4.23. СпособыРис. 4.23. Способыприсоединения неиспользуемых входов схемы ИЛИ-НЕ.
Рис. 4.23. Способы
Рис. 4.23. Способы
Присоединяя неиспользуемый вход к точке 4-5 В, мы постоянно подаем на вход напряжение высокого уровня. В этом случае на выходе постоянно присутствует напряжение низкого уровня, что, конечно же, неприемлемо. Неиспользуемый вход, схемы ИЛИ-HE не разрешается присоединять к точке 4-5 В или оставлять открытым, т. е. в «подвешенном» состоянии.
Короткие замыкания выхода схем относительно земли и положительного напряжения питания
Короткое замыкание выхода па землю разрешается для ТТЛ-схем как с каскадным выходом, так и с выходом типа открытого коллектора.
Подсоединение выхода схемы к шине питания приводят к пагубным последствиям, если выходной транзистор, который присоединен к земле, управляется в насыщенном режиме. Последнее имеет место в том случае, когда в схеме И-НЕ на все входы подается напряжение высокого уровня илн же в схеме* ИЛИ-HE это напряжение подается на один или несколько выходов одновременно. Необходимо придерживаться следующего- правила: никогда не замыкать выход схемы на шину 4-5 В, особенно для схем с открытым коллектором. В таком режиме верхний транзистор каскадного выхода начинает рассеивать слишком большую мощность, что приводит к нагреванию корпуса DIP1). Итак, короткое замыкание на шину 4-5 В не рекомендуется. Замыкание на землю допускается.
11 Корпус DIP (dual in line package) —корпус с двухрядным расположением выводов. — Прим. ред.
Напряжение питания
Фирмы-изготовители не рекомендуют использовать напряжение питания выше +7 В. Оно не должно превышать + 5В± ±5%.
Известно, что диод база — эмиттер входного транзистора пробивается, если напряжение запирания многоэмиттерного входа превышает ~7В. По этой причине разность напряжений между двумя многоэмиттерными входами не должна превышать 5,5 В.
Заземления и развязки по напряжению питания
Заземления осуществляются с помощью широких шин в печатных схемах или с помощью толстого провода в экспериментальных рабочих схемах. Если имеется свободное пространство, земляные шины рекомендуется соединять параллельно.
Шина напряжения питания развязывается с помощью конденсатора емкостью 0,1 мкФ. Этот способ обеспечивает подавление паразитных связей, возникающих между схемами через линии питания.
Сигнальные соединения между двумя печатными платами выполняются с помощью скрученных пар. Заземляющий провод соединяется непосредственно с выводом заземления корпуса DIP.
Стандартные ТТЛ-схемы И-НЕ, ИЛ И-НЕ и НЕ
В одном корпусе DIP можно разместить несколько схем И-НЕ, ИЛ И-НЕ и НЕ (рис. 4.24а и 4.246). В настоящее время всеми фирмами — изготовителями ТТЛ поставляются стандартные схемы И-НЕ и ИЛИ-HE с двумя, тремя, четырьмя и восемью входами, приходящимися и а одну логическую функцию. Это позволяет выбрать варианты, необходимые для реализации конкретных логических схем.
Одной из подобных схем, которая стоит недорого и с помощью которой можно провести интересные исследования, является ИС SN7400N. В пластиковом корпусе этой ИС находятся 4 схемы И-НЕ, каждая с двумя входами. Схемы И-НЕ имеют коэффициенты разветвления по выходу, равные 10, и питаются напряжением +5 В. В справочниках европейских и американских фирм-изготовителей схема SN7400N называется «счетверенным вентилем И-НЕ с двумя входами и положительной логикой». Аналогичной ИС, но с открытым коллектором на выходе, является схема SN7401N. Как уже говорилось выше, эти схемы И-НЕ не имеют каскадного выхода, однако содержат ntk-
vccRFlMRrinrivccRFlMRrinriVccVccVCCVCCnlnlBlmlElBlDnlnlBlmlElBlDЖТШеТшТшТвТоЖТШеТшТшТвТоишЕППЙшЕГишЕППЙшЕГполазалGNOполазалGNOллазаапGNDллазаапGND74XX/74LSXX XX; 04, 05. 1474XX/74LSXX XX; 04, 05. 1474XX/74LSXXXX: 00. 03. 26, 37, 3874XX/74LSXXXX: 00. 03. 26, 37, 387410/74LS107410/74LS107430/7415307430/74153074LS13374LS13374XX/74LSXXXX: 13. 20. 22, 4074XX/74LSXXXX: 13. 20. 22, 407427/74LS^77427/74LS^774LS26074LS26074XX/74LSXX XX: 02, 28. 3374XX/74LSXX XX: 02, 28. 33a
vcc
RFlMRrinri
vcc
RFlMRrinri
Vcc
Vcc
VCC
VCC
nlnlBlmlElBlD
nlnlBlmlElBlD
ЖТШеТшТшТвТо
ЖТШеТшТшТвТо
ишЕППЙшЕГ
ишЕППЙшЕГ
полазал
GNO
полазал
GNO
ллазаап
GND
ллазаап
GND
74XX/74LSXX XX; 04, 05. 14
74XX/74LSXX XX; 04, 05. 14
74XX/74LSXX
XX: 00. 03. 26, 37, 38
74XX/74LSXX
XX: 00. 03. 26, 37, 38
7410/74LS10
7410/74LS10
7430/741530
7430/741530
74LS133
74LS133
74XX/74LSXX
XX: 13. 20. 22, 40
74XX/74LSXX
XX: 13. 20. 22, 40
7427/74LS^7
7427/74LS^7
74LS260
74LS260
74XX/74LSXX XX: 02, 28. 33
74XX/74LSXX XX: 02, 28. 33
Рис. 4.24a. Стандартные ТТЛ-схемы И-НЕ, ИЛИ-HE и НЕ по спецификации,milspec.
Vcc — еаиряхевяе питания; GND — общий вывод (аенля); NC — не подсеедивено.
7^174Ш7^05/7^Ш5
7^55/7^557ti7/7/fLS277^250
Ряс. 4.246. Стандартные ТТЛ-схемы PI-НЕ, Р1ЛР1-НЕ и НЕ по спецификацииМЭК.
^
реключающнй транзистор, который включен между выходом и землей, что позволяет реализовать функцию МОНТАЖНОЕ ИЛИ.
Трехуровневая логика
В цифровой технике часто используется логическая функция МОНТАЖНОЕ ИЛИ (благодаря простоте ее реализации). Эта функция показана на рис. 4.25. Видно, что, если при положительной логике на А или В или на оба входа подано напряжение высокого уровня, на выходе появится напряжение низкого уровня. Если на входы A w В этой схемы поданы сигналы низкого уровня, на выходе появится сигнал высокого уровня.
При каскадном выходе функция МОНТАЖНОЕ ИЛИ не реализуется, потому что если на одном из выходов появляется напряжение низкого уровня, то увеличивается ток через верхний транзистор другого каскада. Этот каскад, находящийся в проводящем состоянии, препятствует появлению напряжения низкого уровня (L) на втором выходе, когда на вход такой схемы И-НЕ
U8 (+5в)U8 (+5в)Рис. 4 25 Функция ДЮНТАЖНОЕ ИЛИ и ее символ по спецификации МЭК. или инвертора подается напряжение высокого уровня (Я) (рис. 4 26).По этим причинам стандартная серия 74 содержит ТТЛ-схемы с открытым коллектором, т. е. коллектор последнего транзистора выведен наружу. Выходная цепь не является каскадной, а состоит из одного транзистора с заземленным эмиттером. К схеме можно подключить снаружи резистор нагрузки или любую другую нагрузку. Таким образом, схемы с открытым коллектором являются «ИЛИ-подобными» по выходу.Если длинная сигнальная линия или скрученная пара проводов не нагружена на волновое сопротивление, как в случае кас-Рис. 4 25 Функция ДЮНТАЖНОЕ ИЛИ и ее символ по спецификации МЭК. или инвертора подается напряжение высокого уровня (Я) (рис. 4 26).По этим причинам стандартная серия 74 содержит ТТЛ-схемы с открытым коллектором, т. е. коллектор последнего транзистора выведен наружу. Выходная цепь не является каскадной, а состоит из одного транзистора с заземленным эмиттером. К схеме можно подключить снаружи резистор нагрузки или любую другую нагрузку. Таким образом, схемы с открытым коллектором являются «ИЛИ-подобными» по выходу.Если длинная сигнальная линия или скрученная пара проводов не нагружена на волновое сопротивление, как в случае кас-
U8 (+5в)
U8 (+5в)
Рис. 4 25 Функция ДЮНТАЖНОЕ ИЛИ и ее символ по спецификации МЭК. или инвертора подается напряжение высокого уровня (Я) (рис. 4 26).
По этим причинам стандартная серия 74 содержит ТТЛ-схемы с открытым коллектором, т. е. коллектор последнего транзистора выведен наружу. Выходная цепь не является каскадной, а состоит из одного транзистора с заземленным эмиттером. К схеме можно подключить снаружи резистор нагрузки или любую другую нагрузку. Таким образом, схемы с открытым коллектором являются «ИЛИ-подобными» по выходу.
Если длинная сигнальная линия или скрученная пара проводов не нагружена на волновое сопротивление, как в случае кас-
Рис. 4 25 Функция ДЮНТАЖНОЕ ИЛИ и ее символ по спецификации МЭК. или инвертора подается напряжение высокого уровня (Я) (рис. 4 26).
По этим причинам стандартная серия 74 содержит ТТЛ-схемы с открытым коллектором, т. е. коллектор последнего транзистора выведен наружу. Выходная цепь не является каскадной, а состоит из одного транзистора с заземленным эмиттером. К схеме можно подключить снаружи резистор нагрузки или любую другую нагрузку. Таким образом, схемы с открытым коллектором являются «ИЛИ-подобными» по выходу.
Если длинная сигнальная линия или скрученная пара проводов не нагружена на волновое сопротивление, как в случае кас-
кадного выхода, то применение резистора нагрузки приводит к уменьшению крутизны фронта импульса, во всяком случае при сопротивлении нагрузки, превышающем 110 Ом.
Каскадный выход необходим прежде всего при передаче сигналов (данных и команд) между цифровыми схемами, находящимися на больших расстояниях друг от друга (например, в ЭВМ между центральным процессором и ОЗУ), так как при этом используются относительно длинные линии связи, требую-
Рис. 4.26. Схема МОНТАЖНОЕ ИЛИ с двумя каскадными выходами. Наличие тока, протекающего из точки O's на землю, означает, что состояние выхода неопределенно, так что эта схема непригодна. Кроме того, короткое замыкание по истечении некоторого времени разрушает одну из этих цепей.
щие применения согласованной нагрузки. Кроме того, при таком способе передачи данных к одной шине могут быть подключены несколько элементов, при этом сигнальные линии используются в режиме двусторонней связи, поэтому неиспользуемые выходы могут оставаться в «подвешенном» состоянии. Шина имеет здесь то же назначение, что и маршрутный автобус, в который пассажиры садятся и, проехав некоторое расстояние, выходят из него по собственному желанию.
Очевидно, что в схемах обработки информации параллельно должна существовать возможность подключения к сигнальной линии связи большого числа каскадных выходов, которые выполняют роль источников информации. Одновременно к этой линии связи присоединяется ряд ТТЛ-схем, предназначенных для приема информации (рис. 4.27). В структуре не допускается, чтобы каскадные выходы, которые не используются для передачи сигналов, замыкали магистраль на землю или на шину питания Uв- Для таких магистральных структур разработаг яы специальные ТТЛ-передатчики, которые кроме Н- и L-co-
Магистраль
Команда (/из 4)
Рис. 4.27. Магистраль с линиями передачи данных и команд.
стояний имеют еще одно состояние, когда выход изолируется по отношению к земле и к шине питания («подвешенный» выход). Такие схемы относятся к трехуровневой логике.
На рис. 4.28 приведена трехуровневая ТТЛ-схема. Если на управляющий вход подано напряжение высокого уровня, на выходе транзистора 77 появляется напряжение низкого уровня и 73 становится неуправляемым. В результате 73 и 74 запирают-
Рис. 4.28. Трехуровневая логика.
s—схема; б — символ V на выходе означает етрехуровневый выход» (по спецификации МЭК).
ся. Кроме того, один из эмиттеров входного транзистора заземлен, поэтому 72 и 78 становятся неуправляемыми и 78 переходит также в запертое состояние. Выход схемы «повисает», будучи изолированным как от U в, так и от земляной шины (ток утечки в этом состоянии не превышает 40 мкА). Если же мы подаем на управляющий вход напряжение низкого уровня, верхняя ТТЛ-схема освобождается для приема информации. При этом 77 запирается.
Трехуровневые ТТЛ-схемы отличаются от схем стандартной ТТЛ-серии и в других отношениях. В частности, они обеспечивают большую управляемую мощность на выходе и позволяют подключать параллельно до 128 выходов при коэффициенте разветвления по выходу, равном 3.
Маломощные ТТЛШ-схемы
В последние годы фирма Texas Instruments разработала технологию изготовления схем, известных под названием маломощные ТТЛ-схемы с диодами Шотки (ТТЛШ).
В настоящее время эти схемы выпускаются многими фирмами-изготовителями и среди иих фирмой Signetics. Отличительными особенностями данных схем являются следующие: взаимозаменяемость со стандартными ТТЛ-схемами серии 7400, рассеиваемая мощность 2 мВт на вентиль, коэффициент разветвления по выходу 20 и время задержки 10 нс. Помехоустойчивость для низкого и высокого уровней равна 0,4 В (в этом отношении новые схемы не отличаются от стандартных ТТЛ-аналогов). Очевидным достоинством этих схем является низкая потребляемая мощность, которая приходится на один логический элемент и составляет 1/5 соответствующего значения для стандартных ТТЛ-схем.
На рис. 4.29 приведена базовая маломощная ТТЛШ-схема И-НЕ. Видно, что многоэмиттерный вход, который нам уже знаком по ТТЛ-схемам, заменен здесь схемой И из диодов Шотки (эти диоды называются также диодами с горячими носителями). В диодах Шотки практически нет процесса накопления носителей заряда, в результате чего их быстродействие оказывается намного выше, чем быстродействие диодов с обычными р—«-переходами. Кроме того, контактная разность потенциалов оказывается для диодов Шотки ниже (всего 0,2 В), чем для обычных диодов, что позволяет реализовать указанную выше величину помехоустойчивости. Диоды с заземленным выводом, выполняющие функции ограничителя, широко используются на входе различных ИС, подавляя осцилляции и отражения во входных сигнальных линиях, что приводит к повышению их быстродействия. Кроме того, диоды Шотки включаются между
коллекторами и базами транзисторов, применяемых в логических схемах, в результате чего исключается режим их насыщения. Разумеется, здесь мы также выигрываем в быстродействии за счет ограничения накопления носителей заряда в базе.
Новыми элементами этой схемы, по сравнению со стандартными ТТЛ-схемами, является конфигурация Т2/ТЗ, образующая схему Дарлингтона, и 74 в режиме «активной разгрузки». Применение этих элементов приводит к дальнейшему уменьшению
«бМ«бМРис. 4.29. Маломощная ТТЛШ схема II Нк.Рис. 4.29. Маломощная ТТЛШ схема II Нк.■О +иВ■О +иВ
«бМ
«бМ
Рис. 4.29. Маломощная ТТЛШ схема II Нк.
Рис. 4.29. Маломощная ТТЛШ схема II Нк.
■О +иВ
■О +иВ
времени задержки распространения и увеличению помехоустойчивости.
Благодаря применению транзисторов и диодов IПотки можно, как уже говорилось выше, уменьшить рассеянную мощность ТТЛШ-вентиля в 5 раз по сравнению со стандартным ТТЛ-вентилем, не увеличивая при этом время задержки. Различие в обозначениях между ТТЛ и ТТЛШ заключается в том, что после номера для ТТЛШ серии ставятся буквы LS, т. е., например, ТТЛШ-веитиль из серии 7400 обозначается как SN74LS00.
Логические уровни напряжения, входной и выходной токи
Ниже в таблице 1 приведены логические уровни напряжения для ТТЛШ- и стандартных ТТЛ-схем.
Мы видим, что минимальное выходное напряжение высокого уровня (/‘вых составляет 2,5 В и отличается от UxBX иа 0,5 В. В ТТЛ-схемах эта разница меньше н составляет 0,4 В. Таким
образом, помехоустойчивость маломощных ТТЛШ-схем по сравнению со стандартными ТТЛ-аналогамн для сигналов высокого уровня оказывается выше.
Следует также обратить внимание иа то, что входной ток увеличивается от —1,6 до —0,4 мА. Для сравнения отметим, что выходной ток для напряжения низкого уровня также мал (8 мА вместо 16 мА). Небольшой входной ток позволяет уп-
Таблица 1. Входные и выходные напряжения и токи для ТТЛШ- и ТТЛ-схем
Параметр
74LS
74
П^вз.. МИВ, В
2
2
П°вх. макс, В
0,8
0,8
СЛ»ЫХ. МИИ, В
2,5
2,4
и°выт. макс, В
0,5
0,4
Л ах. макс, мкА
20
40
/°вх. макс» мА
—0,4
—1,6
/'вых. макс, МкА
—400
—400
1°вых. макс, мА
8
16
7474 LS0,40,50,40.41)7474 LS0,40,50,40.41)равнять ТТЛШ-схемами с помощью КМОП-схем. Выходное напряжение низкого уровня имеет максимальное значение 0,5 В. Это означает, что гарантированная величина помехоустойчивости для низкого уровня уменьшается иа 0,1 В (см. ниже):
7474 LS
0,40,5
0,40.41)
7474 LS
0,40,5
0,40.41)
элементов И-НЕэлементов И-НЕПомехоустойчивость, В Высокий уровень Низкий уровень
элементов И-НЕ
элементов И-НЕ
Неиспользуемые входы логических и ИЛ И-НЕ в маломощных ТТЛШ-схем ах
На неиспользуемые входы следует подавать напряжение выше 2,7 В, которое, однако, в схемах с многоэмиттерным входом не должно превышать 5,5 В. Это запирающее напряжение снижает паразитные емкости вводов, так как емкость диода при повышении обратного напряжения уменьшается. Благодаря этому паразитная емкость в точке соединения диодов на входе не-
о Помехоустойчивость равна 0,4 В при токе 4 мА (коэффициент разветвления по выходу равен 10).
значительна, так что крутизна фронта изменится несущественно.
Кроме того, как и в случае стандартных ТТЛ-схем, здесь применяются следующие методы внешнего отключения неиспользуемых входов:
Соединение неиспользуемых входов с независимым источником напряжения 2,7—3,5 В.
Соединение неиспользуемых входов с другими работающими входами. При этом управляющая схема нагружается сильнее, однако это проявляется только при сигнале низкого уровня (появится больший ток утечки).
Соединение неиспользуемых входов с точкой U» через резистор с сопротивлением 1 кОм, чтобы ограничить ток случайных шумовых выбросов с амплитудой >5,5 В. С шииой +5 В через резистор с сопротивлением 1 кОм можно соединить до 25 неиспользуемых входов.
Соединение неиспользуемых входов с выходом неиспользуемого инвертора, вход которого необходимо заземлить.
Заземление неиспользуемых входов.
Методы 1, 3, 4 используются для схем И-НЕ, а методы 2 и 5 — для схем ИЛИ-НЕ.
Коэффициент разветвления по выходу для маломощных ТТЛШ-схем
Коэффициент разветвления по выходу можно вычислить, поделив выходной ток управляющего элемента на входной той управляемого элемента. Для ТТЛШ-схем этот параметр при низком уровне напряжения равен 8/0,4 = 20 и при высоком уровне—400/20=20. По сравнению со стандартными ТТЛ-схемами коэффициент разветвления по выходу для маломощных ТТЛШ- схем увеличивается в 2 раза (20 вместо 10).
Входные диодные ограничители0
В длинных сигнальных линиях возникают отражения, причем обратная волна входного напряжения имеет отрицательный знак относительно земли. Этот эффект можно подавить с помощью ограничителей на основе диодов Шотки, включенных между соответствующим входом и землей. Кроме того, такое ограничение приводит к тому, что вследствие более интенсивного затухания после прохождения ступеньки напряжения в сигнальной линии быстрее завершается переходный процесс.
° Другое название — аятизвонные диоды. — Прим. ред.
Развязка шины питания
Для развязки шины питания достаточно использовать керамический конденсатор емкостью 0,1 мкФ на каждые 4 элемента, •независимо от частоты переключения схем.
Семейства 74Н, 74S и 74L
В рамках ТТЛ-технологии, кроме стандартных ТТЛ- и маломощных ТТЛШ-схем, известны еще семейства ТТЛ-схем 74Н, 74S и 74L.
Серия 74Н была разработана с целью увеличения быстродействия ТТЛ-схем. Затем появилась серия 74L — вариант ТТЛ-схем с меньшим потреблением мощности, которая предназначалась для тех применений, где быстродействие несущественно. Структура этих схем почти не отличается от структуры стандартных ТТЛ-схем (изменены лишь номиналы резисторов). В частности, в схемах серии 74Н уменьшено сопротивление резистора нагрузки; в схемах серии 74L это сопротивление увеличе- •но, что привело к уменьшению мощности, потребляемой логической схемой в целом.
Большой скачок в их быстродействии произошел после введения диодов Шотки в состав логических схем. Включая дноды Шотки между коллектором и базой транзисторов, можно исключить насыщенный режим управления и существенно уменьшить время задержки в соответствующих логических схемах. Диод Шотки является в этом отношении идеальным, так как он быстро переключается за счет почти полного отсутствия эффекта накопления носителей заряда в области р—«.-перехода.
Транзисторы с диодами Шотки, включенными между коллектором и базой, обычно называются транзисторами Шотки. Кроме того, диоды Шотки широко используются в режиме ограничения на входе логической схемы относительно земли для того, •чтобы исключить выбросы при напряжениях низкого уровня. Это новое семейство продается под названием 745-ТТЛ. Схемы по- прежнему принадлежат ТТЛ-семейству, добавляются лишь диоды Шотки.
Маломощные ТТЛШ-схемы относятся к последним разработкам в области ТТЛ-техиологии. Что касается основной ■структуры схем, вряд ли ее следует относить к типу ТТЛ, так как логические входы схем состоят из быстрых диодов Шотки, ■а почти все транзисторы преобразованы в транзисторы Шотки. В результате они ближе к ДТЛ, чем к ТТЛ.
Ниже приведена таблица 2, в которой сравниваются характеристики различных ТТЛ-семейств. Из иее видно, что эти семейства имеют идентичные уровни переключающего напряже-
Таблица 2. Характеристики различных серий ТТЛ-семейства
Параметр
74
74 Н
74 L
74 LS
74 S
Uв. В
+5 ±5%
+5 ±5%
+5 ±5%
4*5 ±5%
+5 ±5%.
■?*вы1. макс, мкА1
—400
—500
—200
-400
—1000
7°вых. макс, мА
16
20
3,6
8
20
Та (температурный диапазон), °C
0—70
0-70
0—70
0-70
0-70
С^вх мия, В
9
2
2
2
2
U°bx макс, В
0,8
0,8
0,7
0,8
0.8
ид (напряжение на анти- звонном диоде), В
—1,5
—1,5
—
—1,5
—1,2
У'выХ мин, В
2,4
2,4
2,4
2,7
2,7
и°вых. макс, В
0,4
0,4
0,4
0,5
0,5
7*вх. макс, МкА
40
50
10
20
50
/°вх. макс, мА
— 1,6
—2
—0,18
-0,4
—2
/хз. макс» мА
—55
—100
—15
-100
-100
иия, а это означает, что их можно использовать в логических разработках совместно; необходимо только следить за выходными нагрузками.
В таблице 3 проведено сравнение быстродействия ТТЛ-схем. Ясно, что самым быстрым оказывается семейство 74S, а наиболее подходящим для общего применения по-видимому является семейство 74LS, что обусловлено небольшой потребляемой мощностью при сравнительно малом времени задержки.
Таблица 3. Произведение быстродействия на потребляемую мощность, время задержки распространения сигнала, потребляемая мощность и частотный диапазон для ТТЛ-элементов и триггеров
Серия
Произведение быстродействия; на потребляемую МОЩНОСТЬ. пДж
Время задержки, нс
Потребляемая мощность на логический элемент
Частотный диапазон (от постоянного тока).
МГд
54LS/74LS
19
9.5
2
45
54L
33
33
1
3
54S/74S
57
3
19
125
54/74
100
10
10
35
54Н/74Н
132
6
22
50
Тип схемы
П^ 1полн )> uA
/°вых (поли.), мА
Потребляемый ток, усредненный на один вентиль (коэффициент заполнения импульса 50%), мА
Тнлжчное значение
Максимальное значение
Типичное значение
Максимальное значение
Типичное значение
*00
4
8
12
22
2
'04
6
12
18
33
2
*10
3
6
9
16,5
2
’20
2
4
6
И
2
'30
1
2
3
6
2
'Н00
10
16,8
26
40
4,5
'Н04
16
26
40
58
4,5
'НЮ
7,5
12,6
19,5
30
4.5
'Н20
5
8,4
13
20
4 5
'НЗО
2,5
4.2
6,5
10
4,5
'L00
0,44
0,8
1,16
2,04
0,20
'L04
0.66
1,2
1,74
3,06
0,20
тю
0,33
0,6
0,87
1,63
0,20
'L20
0,22
0,4
0,58
1,02
0,20
SN54L30
0,11
0,33
0,29
0 51
0,20
SN74L30
0,11
0,2
0,29
0.51
0,20
*LSOO
0,8
1,6
2,4
4,4
0,4
'LS04
1,2
2,4
3,6
6,6
0,4
LSI0
0,6
1,2
1,8
3,3
0,4
'LS20
0,4
0,8
1,2
2,2
0,4
'LS30
0,35
0,5
0,6
1,1
0,48
*soo
10
16
20
36
3,75
*S04
15
24
30
54
3,75
'S10
7,5
12
15
27
3,75
"520
5
8
10
18
3,75
“S30
3
5
5,5
10
4,25
^5133
3
5
5,6
10
4,25
Таблица 4 Входные сопротивления и входные токи в схемах различных ТТЛ-семейств при входных напряжениях высокого и низкого уровней (один стандартный вход)
Серия
Входное сопротивление (кбм)
^вх. макс- мкА
^°вх. макс’ м^
54/74
4
40
— 1,6
54Н/74Н
2,8
50
—2
54L
40
10
—0,18
8
20
—0,8
54LS/74LS
18
20
—0,4
54S/74S
2,8
50
—2
Таблица 6. Время задержки распространения сигнала для различных ТТЛ-схем (при /=25°С). [Определения /рьи и /риь (см. рис. 4.30)]
Тип схемы
Условия испытаний
^Р1Н’ нс (выход: переход с низкого уровня на высокий)
^PHL’ яс (выход: переход с высокого уровня на низкий)
типичное
максимальное
типичное
максимальное
'00, '10
И
22
7
15
'04, '20
Сн=15 пФ, Rn = 400 Ом
12
22
8
15
'30
13
22
8
15
'Н00
5,9
10
6,2
10
'Н04
6
10
6,5
10
'НЮ
Сн = 25 пФ, Rb = 280 Ом
5,9
10
6,3
10
'Н20
6
10
7
10
'НЗО
6,8
10
8,9
12
'L00, 'L04,
'L10, 'L20
С»=50 пФ, Rh=4 кОм
35
60
31
60
'L30
35
60
70
100
'LSOO, 'LS04
'LS10, 'LS20
Сн = 15 пФ, RB = 2 кОм
9
15
10
15
'LS30
8
15
13
20
'S00, 'S04
Ся=15 пФ, RH=280 Ом
3
4,5
3
5
'S10, 'S20
Сп=50 пФ, RH = 280 Ом
4,5
5
'S30, '5133
Сн=15 пФ, RB=280 Ом
4
6
4,5
7
Ск-50 пФ, RH=280 Ом
5,5
6.5
13—597
Для всех перечисленных ТТЛ-семейств действуют правила применения, разработанные для стандартных ТТЛ-схем и перечисленные в разд. 4.11—4.15. Напряжение питания равно +5 В, а помехоустойчивость достигает 1 В и более. Потребляемая мощность часто не зависит от рабочей частоты срабатывания логической схемы.
В таблице 4 сравниваются сопротивления резисторов нагрузки во входных схемах различных ТТЛ-семейств, а также входные токи для высокого и низкого входных уровней, приходящиеся на один стандартный вход.
выхоа V^6 Фазе I Zвыхоа V^6 Фазе I ZЗВОВЗВОВИмИмВыход! протибщразеВыход! протибщразеН«^Н«^5/№L55/№L5<7^6ых i,JD п —Um<7^6ых i,JD п —Um
выхоа V^
6 Фазе I Z
выхоа V^
6 Фазе I Z
ЗВ
ОВ
ЗВ
ОВ
Им
Им
Выход! протибщразе
Выход! протибщразе
Н«^
Н«^
5/№L5
5/№L5
<7^6ых i,JD п —Um
<7^6ых i,JD п —Um
Рис. 4.30. Определение /plh и /phl для ТТЛ-схем.
Наконец, в табл. 5 и 6 приведены параметры отдельных схем из различных ТТЛ-семейств. В табл. 5 указаны потребляемые токи для напряжений высокого н низкого уровней, а также средний ток, приходящийся на один элемент при коэффициенте заполнения импульса 50%. В табл. 6 для ряда схем даио время задержки распространения сигнала при заданных данных емкостной и омической нагрузках.
На рис. 4.30 показано, как определяются времена задержки распространения Zplh и ^phl для схем из различных ТТЛ-семейств1).
Новые семейства логических схем в биполярном исполнении
Как мы уже видели в разд. 3.8, ТТЛШ-семейство играет такую же фундаментальную роль, как и стандартные ТТЛ-схемы, только вместо обычных диодов и транзисторов в нем ис-
о Время задержки распространения сигнала — это интервал времени между входным и выходным импульсами, измеренный на уровне 0,5 их амплитуды. Приведенные на рисунке значения учитывают значение напряжения до начала импульса. — Прим. ред.
пользуются диоды и транзисторы Шотки. Транзистор Шотки отличается от обычного транзистора тем, что в нем коллектор соединен с базой с помощью диода Шотки, который предотвращает работу транзистора в режиме насыщения. Благодаря этому соединению исключается эффект накопления электронов в области базы, т. е. в конечном счете уменьшаются задержки, зависящие от эффекта накопления.
На рис. 4.31 показан транзистор с диодом Шотки, включенным между коллектором и базой, и его схемное обозначение. Так как диоды Шотки имеют высокое быстродействие, то тран-
Рис. 4.31. Транзистор, в котором переход база—коллектор шунтируется диодом Шотки. Такая комбинация называется транзистором Шотки (а), который в логических схемах обозначается с помощью символа, приведенного на рис. б.
зисторы Шотки обладают хорошими коммутационными параметрами. Кроме того, они легко объединяются на одном кристалле в сложные ТТЛШ-схемы.
Фирма Texas Instruments разработала два новых ТТЛШ-се- мейства: усовершенствованнное и усовершенствованное маломощное ТТЛШ-семейства.
В таблице 7 сравниваются наиболее существенные характеристики ТТЛ-семейств с диодами Шотки и ТТЛ-семейств, изготовленных с применением легирования золотом. В настоящее время усовершенствованные ТТЛШ-схемы имеют максимальное быстродействие 1,5 нс и частоту переключения в счетных схемах вплоть до 200 МГц. Рассеиваемая мощность составляет 20 мВт на один вентиль, т. е. произведение быстродействия на рассеиваемую мощность равно 30 пДж. Среднее время задержки для усовершенствованного ТТЛШ-семейства равно 1 нс, а средняя потребляемая мощность—12 мВт (иа один логический элемент).
Новое семейство предназначено для реализации сложных логических функций, в которых требуется высокое быстродействие.
Усовершенствованное маломощное ТТЛШ-семейство является быстродействующим вариантом известного маломощного ТТЛШ-семейства. Эта серия охватывает полный набор ТТЛ- функций; по сравнению с ТТЛШ-схемами эти схемы рассеивают на 50% меньшую мощность и имеют в 2 раза более высокое быстродействие. Для усовершенствованных маломощных
Таблица 7. Характеристики усовершенствованных ТТЛШ-, усовершенствованных маломощных ТТЛШ-схем и ТТЛ-схем
Технология
Серая
Логические элементы
Триггеры
Время задержки, нс
Потребляемая мощность, мВт
Произведение быстродействия на потребляемую мощность, нДж
Частотный диапазон, МГц
Отсечка
54S/74S
3
19
57
125
диодом
Шотки
54LS/74LS
9,5
2
19
45
54AS/74AS
1,5
20
30
200
54ALS/74ALS
4
1
4
50
Легирование
54Н/74Н
6
22
132
50
золотом
54/74
10
10
100
35
54L/74L
33
1
33
3
ТТЛШ-схем среднее время задержки равно 4 нс и средняя рассеиваемая мощность составляет 1 мВт на один логический элемент, т. е. произведение этих величин равно 4 пДж.
Усовершенствованное маломощное ТТЛШ-семейство предназначено для применений, где наиболее существенным параметром является небольшая потребляемая мощность, а скорость переключения не так существенна. Эти схемы могут выполнять функции, идентичные функциям стандартных ТТЛ- н маломощных ТТЛШ-семейств, однако с меньшей рассеиваемой мощностью и более высокой скоростью переключения. Они выполняют многие логические функции в случаях, когда требуется обеспечить минимальное ' произведение быстродействия на потребляемую мощность.
Более высокий коэффициент разветвления по выходу также обеспечивает для нового семейства ряд преимуществ при использовании в реальных схемах. В частности, новые схемы могут управлять 20 входами вместо 10. Максимальная величина
U°BX равна 0,8 В, что обеспечивает большую помехоустойчивость (0,4 В). В настоящее время усовершенствованное маломощное ТТЛШ-семейство уже содержит около 75 типов схем, которые используются и в маломощном ТТЛШ-семействе, такие, как вентили, двойные D- и /^-триггеры и другие СИС. Так как эти схемы управляются одинаковыми сигналами и являются совместимыми по выводам, их можно использовать в логических разработках совместно.
Улучшение параметров новых схем достигается за счет использования диэлектрической изоляции иа основе SiO2, что приводит к существенному уменьшению паразитных емкостей и емкостей между активными элементами. Кроме того, использование ионной имплантации обеспечивает р— /г-переходы с гораздо меньшими размерами, чем в ТТЛ-схемах.
Многие СИС реализуются в стандартном корпусе DIP шириной 7,5 мм с 24 выводами, благодаря чему схемотехник может увеличить плотность функциональных элементов на плате на 30%. Это приводит к уменьшению на 20% необходимой площади печатного монтажа. Повышенная плотность монтажа логических схем, безусловно, влияет на надежность их работы.
Фирма Fairchild разработала новое ТТЛШ-семейство, в котором достигнут приемлемый компромисс между быстродействием и потребляемой мощностью. За счет более усовершенствованной технологии, известной под названием Isoplanar-II, и некоторых изменений в базовых логических элементах это семейство обладает быстродействием, на 20% более высоким, чем быстродействие ТТЛШ-схем, при одновременном уменьшении рассеиваемой мощности на 25%. Площади коллектора, эмиттера и базы элементов ТТЛШ-семейства фирмы Fairchild также существенно уменьшены, что привело к снижению соответствующих паразитных емкостей. В результате ширина полосы частот этого семейства транзисторов составляет ^5 ГГц, а время задержки не превышает 4,5 нс на один вентиль. К другим достоинствам этих схем можно отнести повышенную помехоустойчивость и уменьшенный в три раза входной ток при одинаковой с ТТЛ управляемости по выходу.
На рис. 4.32—4.34 показаны базовые схемы логических элементов в различных ТТЛШ-семействах, которые сильно отличаются от базовой схемы логического элемента, рассмотренной в разд. 4.17 (маломощное ТТЛШ-семейство). На рис. 4.35 приведена функция, характеризующая связь между потребляемой мощностью и полосой частот в режиме периодического импульсного управления. Схема F04 принадлежит ТТЛШ-семейству фирмы Fairchild.
Рис. 4.32. Усовершенствованная базовая ТТЛШ-схема,
Рис. 4.34. Усовершенствованная базовая ТТЛШ-схема фирмы Fairchild.
Рис. 4 33. Усовершенствованная маломощная базовая ТТЛШ-схема.
Рис. 4.35. Связь между потребляемой мощностью (приходящейся на один логический элемент) и частотой при импульсном запуске (коэффициент заполнения импульса без нагрузки равен 50%, Т=25°С, Ub=5 BJ.
Частота,МГц—
Совместимость усовершенствованных и маломощных ТТЛ Ш-семейств с другими ТТЛ-семействами
Как мы уже говорили выше, усовершенствованные ТТЛШ- семейства совместимы с другими ТТЛ-семействами по структуре выводов корпуса DIP. Для них остаются справедливыми правила, относящиеся к неиспользуемым входам и напряжению питания, которое должно быть равно +5 В±5%.
Сигнальная монтажная связь между отдельными схемами ие создает никаких проблем, если длина сигнальной линии не превышает 30 см. При большей длине следует применять скрученные пары и согласующие резисторы, сопротивление которых равно 80—130 Ом, что позволяет подавить наводки и отраженные сигналы (гл. 5). Кроме того, на печатной плате следует избегать параллельного расположения линий связи. Рекомендуется также использовать последовательный обход сигнальных вводов (трассировка «от точки к точке»). В связи с этим можно также отметить, что было бы полезно, чтобы каждая плата имела заземленную прослойку с целью экранирования сигнальных линии, расположенных по обе стороны платы. В заземленной прослойке может течь обратный ток, который понижает полное волновое сопротивление линии связи и существенно уменьшает наводки сигнальных линий друг на друга. Можно применить также многослойную печатную плату, т. е. плату, в которой медные слои чередуются со слоями изоляции.
Для увеличения помехоустойчивости при длине линий связи более 30 см и для обеспечения максимальной крутизны фронта входных и выходных импульсов рекомендуется применять резисторы нагрузки с сопротивлением 300 Ом, которые располагаются на приемной стороне сигнальной линии. Эти резисторы включаются в приемнике между входом и точкой +5 В. Коэффициент разветвления по выходу должен допускать подключение дополнительного резистора, другими словами, включение этого резистора в соответствующие схемы не должно приводить к превышению их нагрузочной способности. Не рекомендуется соединять выходы схем по кругу. По возможности следует также избегать разветвлений сигнальных линий. Нежелательны также повороты сигнальных линий под острым углом. Расстояния между сигнальными линиями и печатной платой должны быть не менее 0,4 мм.
Как и в других ТТЛ-семействах, в усовершенствованных ТТЛШ-семействах разумно использовать развязку питания корпусов с помощью керамических конденсаторов. Емкость таких конденсаторов должна быть не менее 0,01—0,1 мкФ, при этом один конденсатор используется для развязки 2—5 корпусов. Для оптимальной развязки конденсатор необходимо включать
Семейства логических схем201 с помощью коротких соединений между выводом Д-ив и земляной шиной печатной платы (или земляным выводом корпуса).
Как уже говорилось выше, правила, которые выполняются для неиспользуемых входов в маломощных ТТЛШ-схемах, применимы также н в усовершенствованных маломощных ТТЛШ- семействах. Вход, иа который подается высокий потенциал, связывается с точкой + ^ =+5 В через резистор с сопротивлением 1 кОм. С помощью одного резистора таким образом мож-
V///A Пимехоустойгибоотд на высоком удобна 1^1 помехоустойгибость /д низком уровне РО Пороговая ойнаоть
Рис. 4.36. Помехоустойчивость различных ТТЛ-семейств.
но подать высокий потенциал на несколько неиспользуемых входов. Резистор, соединенный последовательно со входом, используется обычно для того, чтобы в случае превышения максимального напряжения питания +5 В соответствующий вход не вышел из строя. Относительно времени нарастания и спада внешних управляющих сигналов можно отметить следующее. Эти сигналы должны иметь фронты с крутизной ^50 ис/В и быть свободны от выбросов. Данное требование применимо также и в случае тактовых сигналов, используемых для запуска триггеров.
На рис. 4.36 приведены величины помехоустойчивости различных ТТЛ-семейств. Все семейства имеют достаточно большие величины помехоустойчивости, которые перекрываются между собой, и поэтому схемы из различных семейств можно использовать совместно. Однако коэффициенты разветвления по выходу существенно различаются между собой. Это необходимо
учитывать при совместном использовании схем из различных семейств.
Нагрузочные характеристики показаны на рис. 4.37, где сравниваются различные семейства логических схем. Шкала указана в единицах нагрузки, характерной для входов стандартных ТТЛ-схем (серия SN7400). На этой шкале нагрузочная способность маломощных ТТЛШ-схем равна 5 для низкого уровня и
Рис. 4.37. Коэффициент разветвления по выходу для различных ТТЛ-семейств,
для высокого уровня (SN54). Это означает, что одна маломощная ТТЛШ-схема может управлять пятью стандартными ТТЛ-схемами. При переходе к усовершенствованной ТТЛШ-схе- ме это число уменьшается до 2,5. С учетом этой нагрузочной способности ТТЛШ-схема может управлять двумя стандарт/ t- ми ТТЛ-схемами.
Указанные на рис. 4.37 схемы серии 54 удовлетворяют требованиям, предъявляемым к военной технике. Для этих схем характерен более широкий температурный диапазон, в котором гарантируются указанные выше параметры схем. Обозначения эквивалентных ТТЛШ- и других ТТЛ-схем выбраны максимально похожими. Так, например, двойной P-триггер SN7474 обозначается в маломощном ТТЛШ-семействе как 74LS74, в усовершенствованном — как 74AS74 и в усовершенствованном мало1- ^.ощном — как 74ALS74.
Логические схемы на МОП-транзисторах
Полевой МОП-транзистор имеет естественное пороговое на- пряжение Unop на истоке, что позволяет использовать его в цифровых схемах. Другим его свойством, особенно интересным для применений в ИС, является высокая плотность упаковки функциональных элементов. Она оказывается приблизительно в 10 раз выше, чем в ИС на основе биполярных транзисторов. Кроме того, высокий входной импеданс полевых МОП-траизи- сторов способствует тому, что логические схемы рассеивают небольшую мощность в области затвора (т. е. в области управляющего элемента), а это, в свою очередь, позволяет получить почти бесконечную нагрузочную способность в режиме постоянного тока. Наконец, сопротивлением полевого МОП-транзистора, можно управлять, что позволяет размещать в небольшом объеме очень сложные схемы.
Одним из базовых элементов цифровых схем является инвертор. На рис. 4.38 показан инвертор на основе МОП-транзис-
88^—^ПОр^—^ПОр^Ьык^Ьык55ВВ-r-Unop-r-Unop^бых^быхСостояние„быклюгено1бСостояние„быклюгено1б
8
8
^—^ПОр
^—^ПОр
^Ьык
^Ьык
5
5
В
В
-r-Unop
-r-Unop
^бых
^бых
Состояние„быклюгено1б
Состояние„быклюгено1б
Рис. 4.38. Инвертор на двух полевых МОП-транзисторах с р-каналом.
тора с каналом p-типа и нагрузочным сопротивлением в виде такого же транзистора. На рис. 4.38,6 и в приведены эквивалентные схемы инвертора во включенном и выключенном состояниях. Во включенном состоянии полевой МОП-траизистор ведет себя как резистор с малым сопротивлением, которое сравнимо с сопротивлением канала насыщенного полевого транзистора, соединенного последовательно с источником напряжения, равного пороговому напряжению МОП-транзистора. В выключенном состоянии нижиий транзистор имеет очень высокое со- дротивление и на выходе появляется сигнал высокого уровня.
Нагрузочный (верхний) транзистор действует как истоковый повторитель, в результате чего выходное напряжение вентиля не превышает напряжения питания, уменьшенного на величину порогового напряжения £7ПОр МОП-транзнстора.
МОП-инвертор с МОП-резистором в качестве нагрузки потребляет небольшую мощность, которая, тем не менее, велика, чтобы осуществить реальную интеграцию в больших размерах. В широко применяемых системах памяти с произвольным доступом на базе МОП-элементов и в микропроцессорах потребляемую мощность необходимо ограничивать таким образом, чтобы на одном кристалле можно было разместить несколько тысяч транзисторов.
В ЗУ потребляемая мощность ограничивается тем, что в качестве запоминающих ЗУ используются МОП-конденсаторы, что позволяет обойтись меньшим числом транзисторов в ячейке ЗУ, а это приводит к увеличению плотности упаковки. В таких динамических ЗУ, обеспечивающих объем памяти 64 000 бит на один кристалл, внутренние МОП-конденсаторы необходимо периодически подзаряжать, так как со временем они разряжаются. Мощность в таких ЗУ потребляется только во время подзарядки и во время считывания записи.
В статических МОП-ЗУ, ячейками которых являются триггеры, необходимо использовать элементы с большой площадью, что связано как с большими размерами ячеек, так и с рассеянием мощности. Эти ЗУ не нуждаются в подзарядке, поэтому можно обойтись меньшим числом внешних схем, которые обычно требуются для подзарядки. Хотя площадь статической ячейки превышает площадь соответствующей динамической ячейки, в настоящее время удается благодаря усовершенствованной технологии получить ЗУ с объемом памяти 8000 бит на один кристалл. МОП-ЗУ относятся к разряду «энергозависимых», т. е. при выключении питания в иих информация разрушается (в ЗУ на ферритах информация в этих же условиях сохраняется). Полупроводниковые ЗУ рассмотрены более подробно в т. 3 (гл. 2).
Недостатком полевых МОП-транзисторов с алюминиевым затвором является довольно высокое пороговое напряжение, поэтому приходится использовать повышенное напряжение питания, которое влияет на быстродействие схем. Кроме того, возникают проблемы при объединении МОП-транзисторов с биполярными цифровыми схемами, такими, например, как ТТЛ. При более высоком напряжении питания возрастает также потребляемая мощность.
Влияние величины напряжения питания на быстродействие схемы объясняется тем, что в процессе зарядки паразитных выходных емкостей напряжение достигает уровня переключения
Семейства логических схем
тем быстрее, чем ниже напряжение питания. Высокое пороговое напряжение определяется контактной разностью потенциалов между алюминиевым затвором и слоем кремния, расположенным под иим, причем эта разность потенциалов действует в обратном направлении. Контактную разность потенциалов можно уменьшить на 1 В и больше, заменив алюминиевый затвор иа р+-затвор из кремния и, кроме того, используя между затвором и каналом проводимости слой диэлектрика с большей диэлектрической постоянной (например, слой нитрида кремния).
КМОП-схемы
Для существенного снижения потребляемой мощности в логических МОП-схемах и повышения их быстродействия была разработана новая модификация логических МОП-схем, известная под общим названием КМОП-схем, которые разрабатываются фирмами RCA, Motorola и Philips в виде серий COSMOS, McMOS и LOCMOS.
о+^р-канальный транзисторо+^р-канальный транзистор—°%гп-канальный транзистор—°%гп-канальный транзисторНа рис. 4.39 показана базовая схема КМОП-инвертора. Если в этой схеме на вход подается напряжение высокого уровня, напряжение на затворе 71 превысит пороговое, а напряжение на
о+^
р-канальный транзистор
о+^
р-канальный транзистор
—°%г
п-канальный транзистор
—°%г
п-канальный транзистор
Рис. 4.39. Базовая схема КМОП-инвертора.
затворе 72 будет меньше порогового. При этом 71 становится проводящим, а 72 запирается. Выход схемы замыкается на землю (низкий уровень) через 71 (^300 Ом). И наоборот, если на вход подается напряжение низкого уровня, проводящим оказывается 72, а запирается 71. Выход схемы замыкается на шину UB через сопротивление 72, равное 500 Ом.
Ток запирания в канале обоих транзисторов не превышает 1 нА. Кроме того, нагрузка, образованная другими МОП-схема- ми, благодаря изолированному затвору будет мала. Входной ток определяется током утечки между затвором и каналом проводимости и составляет <1 нА.
На рис. 4.40 и 4.41 приведены КМОП-схемы ИЛИ-HE и И-НЕ соответственно.
Если в схеме ИЛИ-HE на оба входа поданы напряжения низкого уровня, то 73 и 74 запираются. Входное напряжение обоих транзисторов не превышает пороговое. И наоборот, для" верхних последовательно включенных р-канальных транзисторов пороговое напряжение будет превышено и оба транзистора
СимбОЛ Фин мшиFМЭНМПЕРЕСИЛИ-НЕ Оля бы гокого уробняА( Н) —В(Н)~^ 1^АAtH)в w.—1И-НЕ бЛЯ низкого уровняACL)-^B(L)-***НГFA (U—СВ (О~°Л FСимбОЛ Фин мшиFМЭНМПЕРЕСИЛИ-НЕ Оля бы гокого уробняА( Н) —В(Н)~^ 1^АAtH)в w.—1И-НЕ бЛЯ низкого уровняACL)-^B(L)-***НГFA (U—СВ (О~°Л FРис. 4.40. КМОП-схема ИЛИ-HE с таблицей истинности.Рис. 4.40. КМОП-схема ИЛИ-HE с таблицей истинности.
СимбОЛ Фин мши
F
МЭН
МПЕРЕС
ИЛИ-НЕ Оля бы гокого уробня
А( Н) —
В(Н)~
^ 1
^А
AtH)
в w.—1
И-НЕ бЛЯ низкого уровня
ACL)-^
B(L)-***
НГ
F
A (U—С
В (О~°
Л F
СимбОЛ Фин мши
F
МЭН
МПЕРЕС
ИЛИ-НЕ Оля бы гокого уробня
А( Н) —
В(Н)~
^ 1
^А
AtH)
в w.—1
И-НЕ бЛЯ низкого уровня
ACL)-^
B(L)-***
НГ
F
A (U—С
В (О~°
Л F
Рис. 4.40. КМОП-схема ИЛИ-HE с таблицей истинности.
Рис. 4.40. КМОП-схема ИЛИ-HE с таблицей истинности.
будут открыты. Таким образом, на выходе схемы появится напряжение высокого уровня. Если на один или на оба входа подано напряжение высокого уровня, открытым всегда будет нижний транзистор, а запертым — верхний транзистор. В результате на выходе схемы появится напряжение низкого уровня. Поведение этой схемы определяется таблицей истинности, приведенной на рис. 4.40 (справа).
В отличие от схемы ИЛИ-HE в схеме И-НЕ верхние транзисторы с каналами p-типа включены параллельно, а иижние транзисторы с каналами /г-типа— последовательно. Если на один или оба входа подано напряжение низкого уровня, одни из нижних транзисторов всегда будет заперт, а одни из верхних открыт. На выходе появляется напряжение высокого уровня. И только в том случае, когда на оба входа одновременно подано напряжение высокого уровня, открываются оба нижних транзистора и запираются оба верхних. В результате на выходе схе-
мы появляется напряжение низкого уровня. Поведение этой схемы И-НЕ определяется таблицей истинности, приведенной иа рис. 4.41 (справа).
Из таблицы истинности для схемы ИЛИ-HE можно сделать вывод, что эта схема обеспечивает функцию ИЛИ-HE для сигналов высоких уровней и функцию И-НЕ—для сигналов низких уровней. В случае схемы И-НЕ мы получаем функцию
И-НЕ для сигналов высокого уровня и ИЛИ-НЕ — Для сигналов низкого уровня.
На рис. 4.42 приведены графики диапазонов помехоустойчивости, на которых стандартные ТТЛ-схемы сравниваются с КМОП-схемами при напряжении питания 5 В. Для ТТЛ-схем помехоустойчивость равна 0,4 В для высокого и низкого уровней, а для КМОП-схем она равна 1,5 В. Помехоустойчивость для КМОП-схем зависит от напряжения питания и увеличивается с его ростом. Благодаря этому помехоустойчивость можно выразить в виде доли напряжения питания (рис. 4.43).
Динамическое рассеяние мощности вызвано током, который течет через оба транзистора одновременно во время переключения, а также прямым и обратным токами, протекающими при зарядке и разрядке паразитных емкостей, таких, как монтажные емкости и входные (выходные) емкости МОП-схем.
UpUpВходная харак-Входная харак-5,04,995,04,99■ft ^ лн ft eft и,и■ft ^ лн ft eft и,иВыходная характеристика T2ZZZZZZZZ2Z-Zi. _ _ Область логик, наир, быи уровняВыходная характеристика T2ZZZZZZZZ2Z-Zi. _ _ Область логик, наир, быи уровня-uU^Бх нин-uU^Бх нин. териотики '—V777777777777. териотики '—V777777777777//.напрям, бы-7/, жжа7//.напрям, бы-7/, жжа7^ як 85 & 1,5 ^0,0/ ^ О^ як 85 & 1,5 ^0,0/ ^ Оийх максийх максgpZZZZZZZZZZZZ.gpZZZZZZZZZZZZ.— СхV Земля— СхV ЗемляНеопределенная одлаать«жНеопределенная одлаать«ж
Up
Up
Входная харак-
Входная харак-
5,0
4,99
5,0
4,99
■ft ^ лн ft eft и,и
■ft ^ лн ft eft и,и
Выходная характеристика T2ZZZZZZZZ2Z-Zi. _ _ Область логик, наир, быи уровня
Выходная характеристика T2ZZZZZZZZ2Z-Zi. _ _ Область логик, наир, быи уровня
-uU
^Бх нин
-uU
^Бх нин
. териотики '—V777777777777
. териотики '—V777777777777
//.напрям, бы-7/, жжа7
//.напрям, бы-7/, жжа7
^ як 85 & 1,5 ^0,0/ ^ О
^ як 85 & 1,5 ^0,0/ ^ О
ийх макс
ийх макс
gpZZZZZZZZZZZZ.
gpZZZZZZZZZZZZ.
— Сх
V Земля
— Сх
V Земля
Неопределенная одлаать
«ж
Неопределенная одлаать
«ж
Полость логигеаки- го напряжения низкого урабня
Рис. 4.42. Помехоустойчивость для ТТЛ- и КМОП-схем.
Ток переключения в обоих оконечных транзисторах КМОП- схемы обычно не создает трудностей по сравнению с рассеиваемой мощностью, возникающей за счет зарядки и разрядки паразитных емкостей. В большинстве МОП-схем в динамическом режиме рассеиваемую мощность можно вычислить по формуле Ррас=Сн-UB+2‘f, где Сн—эффективная выходная емкость (включая емкость нагрузки), выраженная в фарадах, Ua — на-
пряжение питания и / — частота. Рассеиваемая мощность Ррас выражается в ваттах.
Так как выходная емкость заряжается и разряжается в диапазоне от 0 до Ub, рассеиваемая мощность пропорциональна частоте переключения, емкости нагрузки и квадрату напряжения питания.
КМОП-схемы разделяются на две группы: А и В. Группа А характеризуется напряжением питания от 3 до 15 В, а груп-
15151010113 —3 —О -О -— 70% ив=и^(мит Неопреоеленная область—307» Ug^U^Manc)— 70% ив=и^(мит Неопреоеленная область—307» Ug^U^Manc)Ю 1^=5+153Ю 1^=5+153Низкий иробинь___UQ-O,Ol-U6°b!X15 ^0Низкий иробинь___UQ-O,Ol-U6°b!X15 ^0-8—U6-0.0i-UteВысокий иробень-8—U6-0.0i-UteВысокий иробеньРис. 4.43. Помехоустойчивость для КМОП-схем при напряжении питания 3—15 В.Рис. 4.43. Помехоустойчивость для КМОП-схем при напряжении питания 3—15 В.
15
15
10
10
1
1
3 —
3 —
О -
О -
— 70% ив=и^(мит Неопреоеленная область
—307» Ug^U^Manc)
— 70% ив=и^(мит Неопреоеленная область
—307» Ug^U^Manc)
Ю 1^=5+153
Ю 1^=5+153
Низкий иробинь
___UQ-O,Ol-U6°b!X
15 ^0
Низкий иробинь
___UQ-O,Ol-U6°b!X
15 ^0
-8—U6-0.0i-Ute
Высокий иробень
-8—U6-0.0i-Ute
Высокий иробень
Рис. 4.43. Помехоустойчивость для КМОП-схем при напряжении питания 3—15 В.
Рис. 4.43. Помехоустойчивость для КМОП-схем при напряжении питания 3—15 В.
па В — напряжением питания от 3 до 18 В. При этом предполагается, что напряжение питания стабилизировано. В случае нестабилизированиого напряжения питания указанный диапазон следует увеличить на 2—3 В, чтобы учесть большие колебания напряжения, вызванные изменением нагрузок. В качестве нижнего предела лучше выбрать напряжение на I В выше, особенно если соответствующие КМОП-схемы предполагается использовать в качестве линейных усилителей.
При изменении полярности напряжения питания КМОП-схемы выходят из строя.
Из анализа защитной цепи с диодами’) на входе КМОП-элемента (рис. 4.44) следует, что если на его вход подается напряжение от источника с низким внутренним сопротивлением, а напряжение питания от него отключено, это также приводит
]> Речь идет о р—«-переходе, который изолирует рабочие области полевого транзистора (исток, канал, сток) от основной массы кристалла (подложки) . — Прим. ред.
к выходу схемы из строя: из управляющего источника через диод 2)2 потечет неограниченный по величине ток, путь которого замыкается на источник через шину питания и конденсатор •фильтра. Так как защитный диод может пропустить ие более 10 мА, то разрушается либо этот диод, либо внутренняя шина питания схемы. Также следует позаботиться о том, чтобы и на -выходе при отключенном питании через диоды подложки ие протекал недопустимо большой ток. Защита обеспечивается с помощью подходящего ограничивающего резистора.
Входное напряжение КМОП-элемента не должно превышать напряжения питания UB и быть не ниже потенциала земли. £сли входной сигнал КМОП-элемента формируется на выходе
Рис. 4.44. КМОП-элемент с защитной цепью.
‘•схемы, которая находится на другой печатной плате, этот вход следует соединить через резистор с точкой UB или землей. ® противном случае при удалении платы, на которой смонтирована управляющая схема, вход «повисает» и переходит в неопределенное состояние.
Неиспользуемые входы
В КМОП-схемах неиспользуемые входы нельзя оставлять ^ «подвешенном» состоянии, так как при этом возникает неопределенная логическая ситуация: из-за высокого импеданса (~1012 qm) входное напряжение может самопроизвольно переходить с низкого уровня на высокий (и наоборот), в результате чего при проверке режимов работы может возникнуть непредсказуемый результат. Поэтому все неиспользуемые входы необходимо соединить либо с точкой UB, либо с землей, в зависимости от логической функции соответствующей схемы. Например, ■& случае схемы ИЛИ-HE неиспользуемые входы заземляются,1 -а в случае схемы И-НЕ соединяются с точкой UB.
Неиспользуемые входы можно также соединять с теми входами, которые используются в схеме. В случае логических элементов И-НЕ это означает, что, когда на входе появится напряжение низкого уровня (рис. 4.45), несколько верхних транзисторов в схеме будут открыты. При этом из-за параллельного включения транзисторов схема потребляет больший ток с шины питания U в- В результате этого на выходе схемы можно
Рис. 4.45. Неиспользуемые входы, связанные с сигнальным входом.
обеспечить больший ток /source. Это увеличение тока ие влияет- на режим работы ннжних транзисторов, так как они включены< последовательно.
Если мы соединим неиспользуемые входы с рабочим входом в схеме ИЛИ-HE, то в проводящем состоянии окажется большее число нижних транзисторов и схема начнет пропускать большой ток на землю (/sink). Меняя либо /source, либо /sink, таким способом можно увеличить нагрузочную способность соответствующей схемы.
В общем случае нагрузочную способность КМОП-элемента- можно увеличить, включая соответствующие входы параллельно, что позволяет, например, непосредственно управлять стандартной ТТЛ-схемой. Для этой цели следует выбрать схему ИЛИ-HE, чтобы можно было увеличивать ток иа землю, сохра-
няя одновременно низкую величину выходного потенциала ^°вых. При управлении схемами с помощью длинных сигнальных линий также следует использовать схему ИЛИ-HE, входы которой связаны между собой. Если две схемы включены параллельно, нагрузочная способность удвоится в обоих направлениях (рис. 4.46).
Стандартные схемы И-НЕ и ИЛ И-НЕ в КМОП-логике
Мы не можем дать здесь полный обзор всех КМОП-схем, поэтому рассмотрим лишь элементарные схемы И-НЕ, ИЛИ-НЕ и НЕ, чтобы иметь представление о КМОП-логике в целом.
На рис. 4.47 приведена схема И-НЕ из серии 4000 фирмы RCA. Для реализации функции И-НЕ нижние транзисторы необходимо соединить последовательно, а верхние — параллельно. Это вызвано тем, что, как следует из таблицы истинности схемы И-НЕ, на выходе появляется напряжение высокого уровня тогда, когда на один или несколько входов подано напряжение низкого уровня. Короче говоря, мы имеем дело со схемой И-НЕ для низкого уровня и поэтому верхние транзисторы должны быть включены параллельно. Согласно таблице истинности на выходе схемы появится напряжение низкого уровня тогда, когда на оба входа будет подано напряжение высокого уровня. Все верхние транзисторы в этой ситуации заперты, а нижние отпер-
Рис. 4.46. Схемы И-НЕ и ИЛИ-HE, включенные параллельно для улучшения нагрузочных характеристик.
ты. Чтобы реализовать функцию И для напряжения высокого уровня, нижние транзисторы необходимо соединить последовательно.
Как видно из рис. 4.48, в схеме ИЛИ-HE при положительной логике ситуация оказывается обратной, так как из таблицы истинности следует, что в схеме ИЛИ-HE при положительной логике на выходе должно появиться напряжение низкого уровня, если на один или несколько входов будет подано напряжение высокого уровня. Когда на один или несколько входов подается напряжение высокого уровня, последовательное соединение верхних транзисторов нарушается и один или несколько '
J=AB M=GHJ=AB M=GHРис. 4.47. Счетверенная КМОП-схемаРис. 4.47. Счетверенная КМОП-схемаТаблица истинностиТаблица истинностиИ-НЕ с двумя входами CD4011A.И-НЕ с двумя входами CD4011A.
J=AB M=GH
J=AB M=GH
Рис. 4.47. Счетверенная КМОП-схема
Рис. 4.47. Счетверенная КМОП-схема
Таблица истинности
Таблица истинности
И-НЕ с двумя входами CD4011A.
И-НЕ с двумя входами CD4011A.
нижних транзисторов будут отперты. Если на оба входа подается напряжение низкого уровня, будут проводить все верхние транзисторы и запрутся все нижние. При этом на выходе появится напряжение высокого уровня в соответствии с таблицей истинности.
Инвертирующие и неннвертирующие КМОП-буферы были разработаны для управления ДТЛ- и ТТЛ-схемами, т. е. в ка-
so-so-
so-
so-
Рис» 4.48. Счетверенная КМОП-схема ИЛИ-HE с двумя входами CD4001A,
честве конверторов для преобразования логических уровней КМОП-схем в соответствующие уровни в ДТЛ- и ТТЛ-схемах (рис. 4.49). Логический элемент 4009 является инвертирующим буфером, а логический элемент 4010 — неинвертирующим буфером. В действительности здесь последовательно включены две- КМОП-схемы и коэффициент разветвления для высокого уровня увеличен за счет включения дополнительного транзистора» параллельно верхнему транзистору. Шина питания оконечного»
каскада выведена отдельно, чтобы ее можно было подключить к источнику питания управляемых ДТЛ- и ТТЛ-схем ^в обозначает напряжение питания КМОП-схем). Оба буфера могут потреблять ток до 8 мА при выходном напряжении 0,5 В и напряжении питания (/5=Ю В.
При переходе к другим логическим уровням напряжений необходимо позаботиться о том, чтобы Dec было не выше UB, за
Рис. 4.49. Инвертирующий и неинвертирующий КМОП-буферы (CD4009 и
CD4010A).
исключением перехода к напряжениям ниже 6 В. Емкость нагрузки при этом не должна превышать 5000 пФ.
На рис. 4.50 показана КМОП-схема И-ИЛИ-НЕ. Транзисторы из группы I образуют схему И-НЕ для высокого уровня, а транзисторы из группы II — схему ИЛИ-НЕ для низкого уровня. В действительности это две идентичные схемы, однако мы уже знаем, что схемы И-НЕ для высокого уровня можно рассматривать как схемы ИЛИ-HE для низкого уровня и с помощью инверсии в группе I мы можем получить вторую схему И-НЕ для низкого уровня.
Выход схемы ИЛИ-НЕ сопряжен транзисторами группы III, которые реализуют еще одну функцию И с привлечением запре-
ЖРЕТ1 о-
Рис. 4.50. КМОП-схема И-ИЛИ-НЕ (CD4085B)
щающего входного сигнала. Только в том случае, когда этот сигнал имеет низкий уровень, информация из схемы И-ИЛИ-НЕ поступит на оконечные транзисторы группы IV, где логический сигнал инвертируется еще два раза. Все входы схемы защищены диодами, которые, однако, не показаны на рис. 4.50.
Двунаправленный ключ
На рис. 4.51 показана схема 4016А, содержащая 4 двунаправленных ключа. Если на управляющий вход подается напряжение высокого уровня, двунаправленный ключ запирается и пара нижних транзисторов (вентили) превращается в двунаправленный переходный резистор с сопротивлением 300 Ом при UB—15 В. Этот вентиль может передавать с высокой степенью линейности как аналоговые, так и цифровые сигналы.
В запертом состоянии иижних транзисторов при низком управляющем напряжении (О В) сопротивление между входом и выходом схемы достигает 75 МОм и на частоте сигнала 10 кГц при нагрузке 10 кОм коэффициент ослабления равен — 65 дБ15. Эта величина уменьшается с ростом частоты сигнала. Например, при 1,25 МГц коэффициент ослабления составляет —50 дБ. Фирма-изготовитель сообщает, что этот переключатель применим вплоть до частот 10 МГц.
Передающие бе нт ил и
Рис. 4.51. Четыре двунаправленных ключа в одном корпусе (4016А).
Передающий вентиль находит ряд интересных применений, среди которых можно назвать одновременное и последовательное переключение сигналов, смешивание сигналов и реализацию трехуровневой логики.
КМОП-серия 4000В и серия 54НС/74НС
После того как в начале 70-х годов в продаже появилась серия 4000 фирмы RCA, разработка КМОП-схем продолжалась, в результате чего появились улучшенные серии типа LOCMOS-B и 4000-В.
КМОП-В-схемы имеют выходы, которые снабжены буферами, обеспечивающими лучшую передаточную характеристику и более постоянный коэффициент разветвления по выходу. В разработанных В-сериях этот коэффициент уже ие зависит от уров-
!> Иначе говоря, двунаправленный ключ соединяет (через сопротивление 300 Ом) и разъединяет вход с выходом, сохраняя их равнозначными, что позволяет передавать сигналы в двух направлениях. — Прим. ред.
ня напряжения, подаваемого на логический вход схемы. КМОП-В-схемы имеют максимальное напряжение питания 18 В и симметричные выходные характеристики, а это означает, что комплементарные выходные транзисторы имеют идентичные свойства. Кроме того, серия LOCMOS-B обладает намного более высоким быстродействием, чем ранняя КМОП-серия.
В последние годы КМОП-схемы описываются с помощью стандартной спецификации JEDEC1), которая используется почти всеми фирмамн-изготовнтелями разных вариантов В-серии.
НеОуферизобанныйбыхоОНеОуферизобанныйбыхоО
НеОуферизобанныйбыхоО
НеОуферизобанныйбыхоО
Рис, 4.52. LOCMOS-схема ИЛИ-HE с двумя входами и буферизованным выходом. Для небуферизованного выхода не используется часть схемы, показанная справа от звездочки * (а). На рис. (б) видно улучшение передаточной характеристики после перехода к буферизованному выходу.
При разработке улучшенных вариантов существенно увеличилась и степень интеграции КМОП-схем, что привело к созданию ряда сложных схем вплоть до микропроцессора (фирма RCA). В этом отношении КМОП-схемы проходят в своем развитии такой же путь, как и ТТЛ-схемы, в результате чего современный разработчик логических схем получает в свое распоряжение широкий набор элементов, выполняющих самые сложные функции.
Серия LOCMOS, разработанная фирмой Philips, также является одним из семейств КМОП-схем, изготовленных с использованием усовершенствованной технологии. Эта серия совместима- с КМОП-схемами других фирм-изготовнтелей и продается толь-
0 JEDEC —сокращение от словосочетания Joint Electron Device Eno-i- neering Council. — Прим, перев.Г
ко в варианте с буферными выходными каскадами. Кроме того, mo сравнению с обычными КМОП-В-схемами элементы серии LOCMOS обладают более высоким быстродействием, большей .‘плотностью упаковки и имеют более высокую помехоустойчивость.
На рис. 4.52,а приведен LOCMOS-элемент ИЛИ-HE с двумя входами. Из передаточной характеристики этого элемента
Таблица 8. Сравнение ТТЛ- и LOCMOS-семейств по времени задержки .распространения, максимальной частоте запуска триггеров, статической рассеиваемой мощности, помехоустойчивости «и коэффициенту разветвления по выходу
Характеристика
Стандартная ТТЛ-схем а
Маломощная ТТПШ-схема
40004000
LOCMOS LOCMOS
4000 LOCMOS
Напряжение пип
-ания
5 В
10 в
15 В
Время задержки распространения
(Сь=15 пФ), нс
10
10
40
20
15
Максимальная частота запуска триггеров, МГц
35
45
8
16
20
Потребляемая мощность(статичес
кая), мВТ
ТО
2
IO"5
10"6
10~5
Помехоустойчивость, В
Я
0,8
2,25
4,5
6,75
коэффициент разветвления по выходу
ТО
10
501)
5 О1)
50D
*) Определен из допустимого времени задержки.
(рис. 4.52, б) следует, что характеристика переключения приближается к идеальной форме. На этом же графике приведена передаточная характеристика стандартной КМОП-схемы.
Как уже говорили выше, КМОП-схемы имеют более низкое быстродействие, чем ТТЛ-схемы, что также следует из табл. 8, где ТТЛ- и ТТЛШ-серии сравниваются с LOCMOS-серией 4000 фирмы Philips. Видно, что при переходе к более высокому напряжению питания время задержки уменьшается.
На рис. 4.53 сравнивается время задержки для семейств ТТЛ, КМОП и LOCMOS. График иа рис. 4.53 отражает соотношение между емкостью нагрузки и относительным временем задержки. Из него следует, что серия LOCMOS имеет меньшее
Рис. 4.53. Относительное время задержки как функция монтажной емкости для ТТЛ-, КМОП- и LOCzVlOS-семейств.
время задержки по сравнению с остальными КМОП-сериями. По сравнению с ТТЛ-схемами КМОП-схемы рассеивают гораздо меньшую мощность, по крайней мере, в статическом режиме (в режиме постоянного тока). Прн увеличении частоты входного сигнала рассеиваемая мощность увеличивается вследствие зарядки и разрядки монтажных емкостей.
Рис. 4.54. Зависимость усредненной рассеиваемой мощности ТТЛ-схем вые 1—3) и МОП-В-схем (кривые 4—6) от частоты,Рис. 4.54. Зависимость усредненной рассеиваемой мощности ТТЛ-схем вые 1—3) и МОП-В-схем (кривые 4—6) от частоты,(кри-
Рис. 4.54. Зависимость усредненной рассеиваемой мощности ТТЛ-схем вые 1—3) и МОП-В-схем (кривые 4—6) от частоты,
Рис. 4.54. Зависимость усредненной рассеиваемой мощности ТТЛ-схем вые 1—3) и МОП-В-схем (кривые 4—6) от частоты,
На графике, приведенном на рис. 4.54, показана связь между мощностью, потребляемой схемой, и частотой логического сигнала на входе ТТЛ- и КМОП-В-схем. Из приведенных данных следует, что в КМОП-В-схемах потребляемая мощность растет с увеличением частоты и тем быстрее, чем выше напряжение питания. Для ТТЛ-схем потребляемая мощность почти не зависит от частоты входного сигнала. Для согласования логических уровней между КМОП- и ТТЛ-схемами обычно используются КМОП-преобразователи типа 4049В и 4050В. Другие характеристики ТТЛ-, КМОП-, ТТЛШ- и усовершенствованной ТТЛШ-серий приведены в табл. 9.
Фирма National Semiconductor разработала быстродействующее КМОП-семейство 54НС/74НС (усовершенствованные КМОП-схемы), совместимое по функциям и конфигурации выводов корпуса с усовершенствованной ТТЛШ-серией, но с более высоким быстродействием и меньшей потребляемой мощностью.
Эмиттерно-связанная логика
Эмиттерно-связанная логика (ЭСЛ) — один из вариантов логических схем, работающих в ненасыщенном режиме. ЭСЛ- схемы обеспечивают задержки ~3—5 нс на один вентиль и логические уровни напряжения в них зависят только от отноше-
Рис. 4.55. Базовая ЭСЛ-схема фирмы Motorola.
ния сопротивлений, а не от их абсолютных значений. Кроме того, ЭСЛ-схемы имеют низкий выходной импеданс, небольшой разброс уровней логического напряжения (0,7—1,5 В) и хорошо определенную помехоустойчивость для обоих уровней логического напряжения.
Таблица 9. Сравнение характеристик КМОП- и ТТЛ-семейств
Характеристика
ТТЛ
КМОП
Маломощные ТТЛШ
Усовершенствованные маломощные ТТЛШ
Йапряжение питания, В
5
5
10
5
5
коэффициент разветвления по выходу:
статический
, динамический
КМОП-^-маломощные ТТЛШ
10
10
1000
2
1000
20
20
20
20
20
Время задержки распространения, яс
10
50
Си= 15 пФ
25
10
4
Помехоустойчивость: средняя, В гарантированная, В
1 0,4
O,45XUB
1
1 0,4
1
0,4
Потребляемая мощность, приходящаяся на один логический элемент (статическая), мВт
10
ю-$
2
1
Температурный диапазон, °C
0—70
0—70
0-70
0—70
/%х, мА /‘вх, мкА
—1,6 (макс.) 40 (макс.)
5-10-6 5-Ю"6
—0,36 (макс.)
20 (макс.) |
— 0,2 (макс.)
20 (макс.)
и3=
5 В
(/s=10 В
^%ых> мА
/‘вых, мкА
16 (мин.)
—400 (мин.)
0,8 (тип.) -0,8-103 (тип.)
1,8 (тип.) -1,8-103 (тип.)
8 (мин.) —400 (мин.)
4 (мин.) —400 (мип.)|
//‘вх, В и»™, В //’вЫХ, В
//%ЫХ1 В При токе утечки
2 (мин.) 0,8 (макс.) 2,4 (мин.) 0,5 /маке.)
16 мА
3,5 (тип.)
1,5 (макс.)
4,5 (мни.)
0,5 (макс.)
10 мкА
8,0 (мин.)
2,0 (макс.) 9,0 (мин.) 0,5 (макс.) 10 мкА
2 (мин.) 0,8 (макс.) 2,7 (мин.) 0,5 (макс.)
4 мА
2 (мин.) 0,8 (макс,). 2,7 (мин.) 0,4 (макс.)'
я
я ГО Sa ГО 2 Я
со
со
Я
я
О
у о го
я
ГО
го
го
го
я
2
2 о % го
я
я го
го
ел S
я го
я го я
го
я
к
ут
. го
ms
я
я
о я
Е го я я я
я
го го го ^ го
2 о
я
я
я о я о
Е я
го я я я
о н У го я я го я
ш о
ГО Яс
я”
я 2
о ОХ
У
Sa
я го
2 го
я го я го Яс
я СО 2 го я го я я я
я
го у го
со н о
го я со я
о -9 го я я я го Sa
я о Sa Sa го я
о
2 У
2
я
я я
о я я я
я
я
го
я я го
го го я я Со
го
го я я
о Яс
го я
я го я
о ОХ го
я я я го Sa го
я го
У го > го 3
го я я
Е го го
го я со я
м
О У го
У 2 ГО я
я
я РО я
я о я to я я го
я
М
я я я я я
к
к
я
я
я го
го
>
Г) я о 2 о Е го 3 го
я
Е го
2 “ я
го У я S
я
я го F
Е го
2
Ра
Яс
я
Я‘
я
я
я
33
Е
со го
¥
я я
я
я
я о го
я о я я
го я я я
Sa я го я
я го
я со
я
я о to я
я о
го я я я
я
to я го
2
% я
Е го
о я
я«
к к § я
-ч го jo Яс
m го Sa я
го я J3 я го я
о ох О’ го я я
го я го 5 Е
я я
я
о я У О н я to я го
2
я го
2
го я я я го Sa
о > я о Яс
со
2 я
2
Й s
2 2
5 я
2
2
я
го
Яс
Яс
ЯС
го
2
я я
я го
о
2
я
<0 2 я
о я го
2 я я
Ра я я го я
я я го Sa о
Яс
го У го
го у Я о 2
Oto
о го
я го я У я
Е го я я
со 2 я
я о
2 го
Е я 2
я
я
я я я о
2
я о
о
я го
2
го У го
5
я го я я я
За
Го X
О Р
Sa
2 го Е го я я го
я * го я я я
я я я
го Sa О'
bi 5
действующей схемой, в то же время произведение рассеиваемой мощности на время задержки сигнала для нее оказывается пренебрежимо малым. В других вариантах логических схем небольшое время задержки обеспечивается в основном за счет больших токов, которые производят быструю зарядку и разрядку емкостей, т. е. быстро устанавливают логические уровни напряжения. Из-за этих относительно больших токов существенно увеличивается потребляемая мощность по сравнению с более «медленными» схемами. Одним из типов логики, которую можно считать вариантом ЭСЛ, является ЭЭСЛ или Э2СЛ. Она отличается от ЭСЛ тем, что эмиттерные повторители, которые в случае ЭСЛ находятся на выходе схем, теперь помещаются и на входе (рис. 4.56).
В Э2СЛ логические функции реализуются с помощью эмиттерных повторителей. При этом объединенный эмиттер соединен с базой одного из транзисторов, входящего в состав дифференциального усилителя.
Серия ЭСЛ 10000
Эта ЭСЛ-серия обозначается так же, как ЭСЛ-П-серия и поставляется фирмами Motorola и Signetics. Серия 10 000 работает с отрицательным напряжением питания —5,2 В, при этом опорное напряжение равно иОп=—1,29 В. Как видно из рис. 4.57, опорное напряжение генерируется внутри самой логической схемы. Высокий уровень потенциала имеет значение около —0,9 В, а низкий — около —1,75 В. Разность логических уровней напряжения составляет ~0,85 В.
Серия 10 000 имеет несколько модификаций, отличающихся по свойствам. Так, например, серия 10 200 обладает несколько большим быстродействием, чем серия 10 100. Время задержки для серин 10 100 равно 2 нс, а для серии 10 200 — 1,7 нс. Максимальная частота переключения в серии 10 100 равна 125 МГц, а в серин 10 200 — 200 МГц.
На рис. 4.58, а приведена передаточная характеристика функции ИЛИ для различных значений параметра UB, который изменяется от —3 до —8 В. Видно, что порог, т. е. напряжение, при котором схема переходит из одного состояния в другое, изменяется в зависимости от напряжения питания от —1,6 В до —0,9 В, а выходное напряжение — от —2,2 В до —1,1 В.
При напряжении питания —5,2 В точка переключения находится при —1,29 В; величина опорного напряжения при этом равна 5,2 В.
Усредненная передаточная характеристика для ЭСЛ-функ- ции ИЛИ-HE приведена на рис. 4.58,6. Видно, что если нулевой уровень находится выше —0,8 В, характеристики изгибаются
Рис. 4.57, Счетверенная схема ИЛИ-НЕ-ИЛИ с двумя входами в каждой схеме ЭСЛ-Н (комплементарные выходы).
а — логическая схема; б — принципиальная схема (10101).
в сторону более высокого выходного уровня напряжения, что сказывается на управлении дифференциального усилителя в режиме насыщения. Последнее обстоятельство в свою очередь влияет на быстродействие схемы. Этот эффект необходимо учитывать, прежде всего в случае предварительных счетчиков, используемых в частотомерах, которые управляются с помощью схем с дискретными компонентами. Амплитуда сигналов в ЭСЛ- схемах не должна превышать уровней напряжения, указанных в спецификациях. В серии ЭСЛ-П используются преобразователи логических уровней типа 10124 (из ТТЛ в ЭСЛ) и 10125 (из ЭСЛ в ТТЛ). Неиспользуемые входы соединяются с точкой -ив.
Генераторы и релаксационные устройства
Генераторы н мультивибраторы используются в цифровых системах для получения тактовых и других повторяющихся сигналов, для расширения и задержки импульсов, улучшения формы импульсов и восстановления формы цифровых сигналов.
Рис. 4.58. Передаточные характеристики функций ИЛИ и ИЛИ-HE в ЭСЛ-П. а — для функции ИЛИ; б — для функции ИЛИ-НЕ.
В предыдущих разделах (гл. 3) уже шла речь об управляющих устройствах, которые используются для организации процессов цифровой обработки в соответствии с определенной временной диаграммой. Хотя цифровые схемы работают гораздо быстрее человека, тем не менее и для них требуется временная организация отдельных операций, следующих друг за другом. Диаграммы представляют собой схемы, которые устанавливают эту последовательность. Работа управляющего устройства (контроллера) осуществляется от генератора тактовых сигналов либо непосредственно, либо после деления частоты. Для этой цели часто используется кварцевый генератор или же генератор другого типа с несколько худшей стабилизацией.
Под релаксационными схемами мы имеем в виду семейство мультивибраторов (в частности, несинхронизированный мультивибратор для получения повторяющихся импульсных сигналов, ждущий мультивибратор для получения одиночных импульсов и бистабильный мультивибратор, который применяется в цифровой технике в качестве запоминающего элемента). Мы рассмотрим также схему И-НЕ на основе триггера Шмитта. Эта схема имеет передаточную характеристику с гистерезисом, что позволяет получить на выходе импульсы с хорошо определенными высоким и низким уровнями, когда на вход подаются плохо сформированные сигналы (например, сигналы с ФЭУ или других аналогичных детекторов).
В последующих разделах мы рассмотрим варианты всех этих схем, изготовленных из дискретных элементов и в интегральном варианте.
Несинхронизированный мультивибратор
Мультивибратор состоит из двух усилителей, связанных между собой через ^С-цепочки, причем вход первого усилителя связан с выходом второго. Известны три типа мультивибраторов: несинхронизированный, ждущий и бистабильный.
С помощью схемы, приведенной на рис. 4.59, мы опишем принцип действия иесинхронизированного, или самовозбуждаю- щегося, мультивибратора. Пусть, например, за счет шумов напряжение на базе транзистора 7*1 внезапно увеличится. Это повышение напряжения приведет к уменьшению напряжения на коллекторе, которое через С1 передается на базу транзистора Т2. Уменьшение напряжения на базе транзистора Т2 приведет к повышению напряжения на коллекторе, которое через С2 передается на базу транзистора Т\. Таким образом, первоначальный положительный скачок напряжения будет усилен с помощью обратной связи. За счет большого усиления этой схемы
возникает лавинообразный процесс, который приводит к полному запиранию транзистора 72 и насыщению транзистора 71.
Под действием скачка напряжения на коллекторе транзистора 71 база транзистора 72 оказывается под отрицательным потенциалом. Так как диод база — эмиттер 72 заперт, коиденса-
Рис. 4 59. Несинхронизированный мультивибратор.
тор С1 должен разрядиться через 7?1. Этот разряд происходит в течение определенного времени. В процессе разряда С1 транзистор 72 будет заперт, а транзистор 71 открыт. Однако как только процесс разряда завершится, 72 отопрется и лавинообразный процесс начнет развиваться в обратном направлении, в результате чего 71 запрется, а 72 перейдет в режим насыщения. Это состояние сохраняется до тех пор, пока С2 не разрядится через R2, после чего мы снова попадаем в исходное состояние.
На рис. 4.60 приведены выходные характеристики транзистора. Видно, что транзистор можно использовать при очень малых
значениях коллекторного тока и напряжения. Это означает, что при опрокидывании схемы коллекторное напряжение обоих транзисторов испытывает скачок, амплитуда которого практически равна напряжению питания UB. До этой величины заряжаются разделительные конденсаторы обоих усилителей.
Определим время, через которое вновь отопрется транзистор. Оно равно длительности импульса, формируемого на коллекторе запертого транзистора. Допустим, что в момент времени to
Рис. 4.61. Скачки напряжения на базах транзисторов 71 и 72.
(рис. 4.61) возникает скачок напряжения, в результате чего на базе транзистора появляется напряжение —UB относительно земли. Разделительный конденсатор разряжается после этого скачка по экспоненциальному закону через сопротивление базы (7?1 и 7?2 на рис. 4.59). Как только потенциал базы становится снова положительным по отношению к земле, начинается лавинообразный процесс, который опрокидывает схему (момент времени ^). Возникает вопрос: когда напряжение на разделительном конденсаторе уменьшится настолько, что база становится положительной?
Из теории электрических цепей известно, что напряжение на конденсаторе после разряда в течение t секунд равно
U^U^-W^ (4.1)
где Uо — напряжение в начале разряда, е — основание натуральных логарифмов, С — емкость конденсатора в фарадах и R — сопротивление в омах.
Из рис. 4.61 видно, что нас интересует величина времени t, в течение которого конденсатор, заряженный до напряжения 2[/s, разрядится до напряжения U в. (Значение 2Щ появляется
в связи с тем, что конденсатор разряжается от напряжения — UB до напряжения + ^в.)
В результате вместо выражения (4.1) можно написать
UB = 2UB е-№ или
^1пе = 1п^.(4.2)
Из этого соотношения находим (так как In е= 1)
/ = С7?1п2.(4.3)
Отметим, что выражение (4.3) является приближенным, так как напряжение насыщения и контактная разность потенциалов здесь не учитываются, однако, несмотря на это, формула (4.3) широко применяется на практике из-за ее простоты.
Крутизна переднего фронта импульса мультивибратора определяется сопротивлением коллекторного резистора и емкостью разделительного конденсатора. Это становится очевидным из следующего рассмотрения. Допустим, что в схеме, приведенной на рис. 4.59, транзистор 71 запирается так, что напряжение на
Рис. 4.62. Эмиттерный повторитель иа Г2.
коллекторе этого транзистора испытывает скачок до +^в (в этот момент открывается транзистор 72). Диод эмиттер-— база 72 проводит ток, и С1 заряжается через Лкь Этот заряд требует времени, определяемого значениями С1 и RK\. Чем быстрее заряжается С1, тем круче передний фронт положительного импульса на коллекторе транзистора 71. Зарядку разделительного конденсатора можно ускорить, включив между соответствующим транзистором и ^С-цепочкой эмиттерный повторитель (рис. 4.62).
Что касается заднего фронта импульса, то ситуация бодее благоприятна. Если на коллекторах транзисторов появляется
Рис. 4,63. Эпюры напряжений в разных точках несинхронизированного мультивибратора.
отрицательный скачок напряжения, потенциал базы транзистора, следящего за ним, становится отрицательным относительно земли. Это происходит почти беспрепятственно. Необходимо только разрядить входные и монтажные емкости, и, так как этот разряд происходит через малое сопротивление насыщенного транзистора, задержка в процессе переключения будет пренебрежимо малой.
Мы исходим из того, что при опрокидывании схемы на коллекторе транзистора появляется скачок напряжения, амплиту-
да которого равна напряжению питания UB. Очевидно, что это может произойти только тогда, когда транзисторы находятся в состоянии насыщения. Важную роль при этом играет сопротивление базовых резисторов ^1 и R2 (рис. 4.59). Эти сопротивления должны быть такими, чтобы транзистор, включенный в режиме нормального (однонаправленного) усилителя, был полностью отперт ((7кэ^0 В).
Крутизна фронтов импульса мультивибратора зависит и от накопления заряда в транзисторе, которое обычно имеет место при возбуждении усилителей. Избыточные носители заряда, находящиеся в базе, при опрокидывании схемы ограничивают ток через коллектор, в результате чего фронт импульса становится менее крутым. Этот эффект выступает на первый план в том случае, когда к крутизне фронтов предъявляются достаточно высокие требования. Крутизну фронта импульса можно улучшить, переводя транзистор в ненасыщенный режим работы.
На рис. 4.63 показаны эпюры напряжений, которые возникают в различных точках схемы мультивибратора.
4;36. Генераторы, управляемые напряжением
В ТТЛ-семействе имеются схемы, с помощью которых можно получить прямоугольные импульсы, присоединяя к этим схемам внешний конденсатор или кристалл кварца. Эти ТТЛ-схемы имеют обозначения 74LS124 и 74S124.
Обычно в корпусе DIP находятся два генератора, управляемые напряжением (ГУН). Обозначения выводов из корпусов, где размещены ИС 74LS124 и 74S124, показаны на рис. 4.64,6. Генератор этого типа представляет собой мультивибратор с высокой частотной стабильностью; частота генератора определяется только внешним конденсатором и внутренним резистором.
Генератор имеет два входа для управления частотой выходного сигнала: «регулировка частоты» и «частотный диапазон». Кроме того, имеется вывод, с помощью которого можно управлять передачей сигнала на вход, или, другими словами, с помощью этого управляемого входа можно препятствовать прохождению сигнала на выход схемы. Генератор при этом продолжает работать (во всяком случае в схеме ИС 74LS124).
На рис. 4.65 приведена схема ГУН, в которой используется половина ИС 74LS124. С этой схемой связаны две внешние цепи, которые позволяют изменять частоту ступенчато (используя позиционный переключатель) и непрерывно (с помощью потенциометра). Частота генерируемых сигналов лежит в диапазоне 0,12 Гц —30 МГц для 74LS124 и 0,12 Гц —85 МГц для 74S124. Если величина емкости внешнего конденсатора СВНеш
а
mils реи
Рис. 4.64. Выводы схемы 74LS124 В корпусе ИС размещены два ГУН. Вырабатываемый сигнал появляется на выходе, когда на разрешающем входе имеется напряжение низкого уровия. Если на этот вход подается напряжение высокого уровня, то на выходе схемы устанавливается постоянное напряжение высокого уровня.
*5В
+55
Выкой
Рис. 4.65. ГУН с ИС 74LS124.
нам известна, частота генерируемых сигналов вычисляется по формуле
для 74LS124
С энеш
И
,5Х10"4 7^сюл
/о = ~г Для 74S124,
С внеш
где f0 — частота в герцах и СВНеш— емкость в фарадах. Коэффициент заполнения импульса при СВНеш = 8,34-500 пФ равен 50% (74LS124). Под этим коэффициентом, или рабочим циклом, мы понимаем отношение длительности импульса к его периоду (1/fo)> выраженное в процентах.
Питание генераторной и синхронизирующей частей схемы (разрешающие входы) осуществляется раздельно, чтобы обеспечить эффективную изоляцию между обеими частями схемы. Она требуется также н для того, чтобы исключить влияние на логические уровни напряжений. Внутренняя схема синхронизации выполнена так, что при включении выхода длительность первых импульсов не уменьшается, т. е. разрешающий вход действует только на фронт соответствующего импульса.
ГУН можно использовать в качестве кварцевого генератора, заменяя внешний конденсатор на кристалл кварца. При этом напряжение питания генератора, по крайней мере для ИС 74LS124, необходимо уменьшить до +3 В. Кристалл кварца с последовательным резонансом должен работать на основной частоте, а не на гармониках. Эквивалентное последовательное сопротивление кристалла кварца не должно превышать 200 Ом.
Максимальная частота, на которой работает генератор с кристаллом кварца, равна 10 МГц для 74LS124 и 40 МГц для 74S124. ГУН-эквивалентом схемы 74LS124 является ИС 74LS629.
Ждущий мультивибратор
Ждущий мультивибратор, называемый также одновибратором, является триггерной схемой, которая генерирует импульс под действием внешнего управляющего сигнала. Его схема приведена на рис. 4.66. Связь между транзисторами Т\ и 72 осуществляет /?С-цепочка, а связь между 72 и 71 является гальванической. Параметры элементов схемы подобраны таким образом, чтобы транзистор 72 работал в насыщенном режиме. Так как UK32 практически совпадает с потенциалом земли, то 71 заперт. Это состояние является устойчивым. При подаче на вход схемы положительного импульса транзистор 71 на короткое время отпирается, напряжение на коллекторе этого транзистора
уменьшается и этот скачок напряжения через С2 передается на базу транзистора 72. При этом 72 запирается и UK32 увеличивается до +^s.
Положительный скачок напряжения иКЭ2 усиливает действие управляющего импульса. В результате развивается лавинообразный процесс, приводящий к квазиустойчивому состоянию, в котором транзистор 72 заперт, а 71 открыт. Запирание 72 происходит под действием отрицательного скачка напряжения; диод база — эмиттер этого транзистора не проводит ток, а С2
Рис. 4.66. Одновибратор.Рис. 4.66. Одновибратор.
Рис. 4.66. Одновибратор.
Рис. 4.66. Одновибратор.
начинает разряжаться через 7?1 по экспоненциальному закону, и напряжение на правой обкладке стремится к +^в.
Время, в течение которого транзистор 72 заперт, определяется величинами С2 и 7^1 и вычисляется по формуле
/ ~ С27?1In 2.
Эта приближенная формула выводится так же, как и для не- сиихронизированного мультивибратора. Как только напряжение на базе транзистора 72 становится выше потенциала земли, он открывается снова и схема возвращается в исходное состояние.
На рис. 4.67 приведены эпюры напряжений в различных точках ждущего мультивибратора, когда схема запускается нерегулярно повторяющимися треугольными импульсами напряжения. Из рисунка следует, что на коллекторе транзистора 72 формируется положительный импульс. Условия формирования фронтов такие же, как и в случае несинхронизированного мультивибратора.
Время восстановления схемы определяется величинами ЯК1 и С2. Если они велики, то пройдет относительно много времени, прежде чем С2 снова зарядится до напряжения UB. Во время этого заряда схема внешним импульсом не запускается. Более того, если конденсатор не заряжен до напряжения UB, приве-
Коллектор
Т1 0\
база п
Ti О
Рис. 4.67. Эпюры напряжений в различных точках одновибратора.
денная выше формула для вычисления длительности импульса становится непригодной.
Заряд этого конденсатора, который определяет время восстановления схемы после опрокидывания, может быть ускорен с помощью эмиттерного повторителя по аналогии с самовозбуж- дающимися мультивибраторами. Эмиттерный повторитель мож4-
но включить между 7?С-цепочкой и входом второго транзистора (рис. 4.68). Усиление по току а' в эмиттерном повторителе позволяет выбрать сопротивление утечки большим примерно в и/ раз по сравнению с рассмотренным выше случаем. При сохранении длительности импульса емкость Сх уменьшится в а' раз и конденсатор будет заряжаться быстрее (через 7?Ki) до напряжения Ub- "
Одновибраторы в ТТЛ-схемах
В составе ТТЛ-семейства имеются ИС, которые разработаны специально для получения одиночных импульсов. Эти ИС имеют следующие обозначения: 74123, 74L123 и 74LS123. На рис. 4.69 приведено расположение выводов ТТЛ-одновибратора. В одном DIP-корпусе находятся два одновибратора, которые можно запустить повторно, т. е. во время формирования импульса на них можно подать новый запускающий сигнал, после которого схема будет запущена заново.
На рис. 4.70 показан одновибратор на основе ИС 74LS123 с добавлением компонентов. Его можно запустить и возвратить в исходное состояние с помощью внешних сигналов, подавае-
Рис. 4 68. Схемы одновибраторов, в которых с помощью эмиттерного повторителя достигаются короткие времена нарастания.
мых на входы А, В и С. В функциональной таблице показано, как реализуются эти режимы.
Запуск происходит прн подаче на вход А сигнала низкого уровня (A(L)) и одновременно сигналов высокого уровня на входы В и С (5(H) и С (Я)). Схема также запускается и сигналами В (И), А^Ц и В(НУ Наконец, схема может быть запущена при подаче импульса высокого уровня иа вход «установка нуля» при А(Ц и В (Ну Это возможно потому, что входная схема реализует функцию ИЛИ. Восстановление исходного со-
^б№Ш 1 2
^Ur С&нвшС&нвш ^ 2(1 CLR 2В 2Я
(Я 1В 1 IQ ZQ 2 226неи13емля CLR^Инеш ^бнеш
mllspGc
Рис. 4.69. Выводы ИС 74LS123 (два одновибратора в одном корпусе DIP).
Рис. 4.70. Одновибратор на ИС 74LS123 с повторным запуском.
стояния одновибратора производится сигналом низкого уровня через вход «установка нуля».
На рис. 4.71 приведена временная диаграмма, из которой видно, что прн наличии положительного импульса на входе В, когда мы имеем Л (В) и С(Я), схема также запускается, при этом на выходе Q возникает положительный импульс длите ль-'
ностью, зависящей от величин R и Свнеш. Если мы подадим на вход В второй стартовый импульс, длительность выходного им- пульс4 увеличится, потому что еще до окончания первого входного импульса на него наложится второй импульс. Начиная с переднего фронта второго стартового импульса, возникает новый квазиустойчивый цикл.
Импульс повторного запуска
входВыходвходВыходЧшЧш*Н Выходной сигнал без побторного запуска*Н Выходной сигнал без побторного запускаааВходВход
вход
Выход
вход
Выход
Чш
Чш
*Н Выходной сигнал без побторного запуска
*Н Выходной сигнал без побторного запуска
а
а
Вход
Вход
Установка нуля
Выходной сигналВыходной сигналВыходВыход(без установки нуля1)(без установки нуля1)
Выходной сигнал
Выходной сигнал
Выход
Выход
(без установки нуля1)
(без установки нуля1)
а
Рис. 4.71. Выходные сигналы одновибратора с повторным запуском,о —запуск цикла одновибратора; б — восстановление цикла одновибратора. Повторныйзапуск можно начать не ранее, чем спустя четверть цикла одновибратора.
На рис. 4.71 также показано, что случится, если мы во время квазиустойчивого состояния подадим импульс установки нуля. Видно, что, как только этот нмпульс достигнет низкого уровня, рабочий цикл прекратится.
Длительность выходного импульса, как уже говорилось выше, определяется величинами R и Свнеш. Если Сзнеш>-1000 пФ, для вычисления длительности импульса на выходе схемы 74LS123 можно использовать следующую формулу:
^ВЫХ = 0,45/?Свнеш.
Если сопротивление выражается в килоомах и емкость в пикофарадах, длительность импульса будет измеряться в наносекундах.
Для СБнещ<1000 пФ длительность импульса определяют по графику, приведенному на рис. 4.72. Минимальная длительность импульса, которую можно получить в этой схеме, составляет 40 нс. Г
Внутренняя структура ИС 74LS123 обеспечивает гистерезис, достаточный для реализации режима запуска без искажений прн
Рис. 4.72. Длительность импульса выходного сигнала как функция внешней емкости СВ!1еш для ИС 74LS123.
фронтах нарастания запускающих импульсов ^0,1 В/мкс. Одновибраторы с запускающим входом, снабженным триггером Шмитта, т. е. ИС 74221 и 74LS221, работают с допустимыми фронтами нарастания запускающих импульсов ^1 В/с. Свойства и режимы работы триггера Шмитта описаны в разд. 4.41.
Одновибраторы н мультивибраторы
на основе ИС NE 555
В течение ряда лет фирма Signetics разрабатывала схему, которая позволяла бы с помощью добавления небольшого числа элементов собрать такие схемы, как одновибратор и мультивибратор. На рнс. 4.73 приведена функциональная схема ИС NE 555, состоящей нз двух компараторов в аналоговом исполнении, одного триггера, разрядного транзистора и оконечного каскада.
Два компаратора управляют работой триггера. Если на инверсном входе компаратора II появляется отрицательный сигнал, опорное напряжение на другом входе (1/3 Us^ переводит триггер в состояние «1» и транзистор запирается. Через Кд происходит заряд емкости СВНеш до тех пор, пока не будет достиг-
нуто пороговое напряжение компаратора I (2/3 UBy Если напряжение на неинверсном входе этого компаратора становится выше порогового напряжения, триггер возвращается в исходное состояние. Разрядный транзистор отпирается, и Свнеш разряжается.
Рис. 473. Функциональная ИС NE 555. [^=5 кОм.]
Как видно из этого рассмотрения, с помощью ИС NE 555 легко сформировать схемы одновибратора и мультивибратора.
Мультивибратор получим, если соединим точки 2, 6 и 7 с цепью, состоящей из двух резисторов, конденсатора и диода (рис. 4.74). Заряд емкости СВНеш происходит через Ra и D. Всякий раз, когда напряжение на конденсаторе превышает 2/3 UB, триггер переходит в состояние 0 и емкость разряжается через Rb и Л, прн этом D заперт. Этот разряд продолжается до тех пор, пока не будет достигнут пороговый уровень компаратора II (1/3 Us). Если напряжение становится ниже этого порога, триггер переходит в состояние 1 и емкость снова заряжается.
Этот повторяющийся процесс появления треугольного сигнала в точках 2 и 6 обеспечивает прямоугольный сигнал на выхо-
де схемы (точка 3). Схему можно использовать в качестве ГУН, если подать на вывод 5 управляющее напряжение.
Одновибратор получим в том случае, когда на вход 2 подадим напряжение выше 1/3 UB. Благодаря тому, что в точке 2 создано положительное напряжение, триггер постоянно находится в состоянии 0 и разрядный транзистор отперт. Схема на-
Рис. 4.74. ИС NE 555 в качестве мультивибратора. (4—коэффициент заполнения импульса.)
ходится в устойчивом состоянии. Однако, если через конденсатор С1 (рис. 4.75) мы подадим в точку 2 отрицательный импульс, уровень напряжения в этой точке на короткое время станет ниже уровня переключения, триггер перейдет в состояние 1 и иа выходе 3 появится напряжение высокого уровня. Конденсатор СВяеш заряжается до тех пор, пока не будет превышен верхний порог (2/3 L/s) и триггер не вернется в исходное состояние. Транзистор П начинает снова проводить ток, и СВНеш разряжается. Этим процесс завершается.
Соотношение между длительностью импульса на выходе и параметрами /^С-цепочки можно записать в следующем виде:
/ = 1,1 ^дСвнеш,
где t — длительность импульса в секундах, a RA и Свнеш — в омах и фарадах соответственно.
Если ИС NE 555 используется в качестве несинхронизиро- ванного мультивибратора, для получения симметричного прямоугольного сигнала необходимо добавить второй резистор (Rs) в цепь, задающую частоту генерации импульсов. Очевидно, что
Рис. 4,75. ИС NE 555 в качестве одновибратора.
этот резистор замедляет разряд Свнеш, поэтому увеличивается длительность импульса. Импульсы с коэффициентом заполнения 50% получаются при Ra = Rb, при этом параллельно RB включается диод. Для несинхронизированного мультивибратора (рис. 4.74) выполняется следующее соотношение между частотой следования импульсов, R и Свнеш во внешней /?С-цепочке:
г 1,41 ' ^А + ^s) Свнеш’
где частота дана в герцах, если RA и RB выражены в омах, а Свнеш в фарадах.
ИС NE 555 может обеспечить на выходе ток для внешнего потребления до 200 мА. Напряжение питания в месте расположения вывода ИС необходимо шунтировать с помощью сглажи-
Разряд
Порог
Е17
Uпроба г- напряж bi устаноЬуг канцля выход ГУ
NE556
Запуск
6
Земля
7
—ЛУпрабл МНРПРЯЖ.
Земля |/
Я+%
■ТпЕУспшнаВ- к и нуля
запуск (2
NE555
3 Разряд
3 Выход
Выход [Т
6] Порог
~Е\Запуск
Устаноб-гр- кп нуля ^-
УпраВл. ^з нал ряж.
О
(а} и NE 555 (о) (вид сверху).
а
Рис. 4.76. Выводы ИС NE 556
а —в корпусе DIP (2XNE 555) с 14 выводами: б —в корпусе DIP с 8 выводами.
Рис. 4.77. Триггер.Рис. 4.77. Триггер.
Рис. 4.77. Триггер.
Рис. 4.77. Триггер.
вающего конденсатора емкостью ^0,1 мкФ. На рис. 4.76 показаны выводы ИС NE 555. Отметим, что ИС NE 556 содержит
две схемы типа NE 555 (рис. 4.76,6).
Бистабильный мультивибратор (триггер)
На рис. 4.77 показан бистабильный мультивибратор (или триггер). Схема имеет два устойчивых состояния. Управляющие (запускающие) сигналы обеспечивают переход мультивибратора в одно из этих состояний.
Допустим, что транзистор 72 в схеме, приведенной на рис. 4.77, находится в режиме насыщения. В этом случае падение напряжения на этом транзисторе почти равно нулю. Вы-
#
ход транзистора Т2 соединен с входом (базой) транзистора TL В результате 71 заперт, а в цепи коллектора протекает только небольшой ток утечки, которым можно пренебречь. Так как 71 заперт, база транзистора 72 управляется через 7?Ki и /?1. Видно, что в таком состоянии схема действительно устойчива. То же самое можно сказать и о состоянии, в котором 71 насыщен. а 72 заперт.
Схему, приведенную на рис. 4.77, можно «опрокинуть», если подать на базу проводящего транзистора отрицательный запускающий импульс. В этом случае тот транзистор, который находился в режиме насыщения, запрется, а второй транзистор перейдет в режим насыщения.
Указанные на схеме емкости являются так называемыми ускоряющими конденсаторами, которые служат для облегчения перехода из одного состояния триггера в другое. Онн выполняют в какой-то степени роль памяти0 и обеспечивают крутые фронты при опрокидывании схемы. Триггеры широко применяются в качестве элементов ЗУ в ЭВМ, причем в настоящее время большей частью в виде ИС.
Процесс опрокидывания схемы требует определенного времени. Важными факторами, которые ограничивают быстродействие триггерных схем, являются накопление носителей заряда, коллекторные емкости и время переноса носителей заряда в базе. Накопления носителей заряда можно избежать, исключив работу транзисторов в режиме насыщения. В этом режиме в базе присутствует избыток носителей заряда, которые поддерживают ток через коллектор еще некоторое время после переключения.
Емкость коллектора сильно зависит от величины используемого обратного напряжения. Чем выше это напряжение, тем меньше емкость коллектора. В пограничном слое между коллектором и базой имеется область, из которой под действием электростатических сил удалены все свободные носители заряда. Она называется обедненной зоной. Размер ее изменяется в зависимости от величины прикладываемого напряжения, т. е. растет с увеличением обратного напряжения смещения. Обедненную зону можно рассматривать как обычный конденсатор. Чем выше напряжение обратного смещения, тем меньше емкость этого конденсатора.
Емкость коллектора и монтажные емкости заряжаются до требуемого положительного напряжения тем быстрее, чем выше
° При опрокидывании схема переходит через промежуточное состояние неустойчивого равновесия. При отсутствии емкостей с равной вероятностью было бы возможно как опрокидывание, так и возвращение в исходное состояние. Напряжения на емкостях создают асимметрию, обеспечивающую возможность опрокидывания. — Прим. ред.
напряжение питания, к которому подключены Rm и Rmi- В случае положительного скачка выходного сигнала повышение напряжения питания обеспечивает более крутые фронты. После того как напряжение на коллекторе достигнет требуемого положительного уровня, следует прекратить его дальнейшее повышение с помощью ограничивающих диодов, связанных со вторым источником более низкого напряжения, или же с помощью стабилитронов.
Рис. 4.78. ^S-триггер.
а —из схем И-НЕ; б —из схем ИЛИ-ИЕ.
Триггер легко может быть построен из других логических схем, например из двух схем И-НЕ или ИЛИ-НЕ в каскадном включении, при этом выход второй схемы соединяется со входом первой, как показано на рис. 4.78. Триггер нз схем И-НЕ запускается отрицательными сигналами, а триггер из схем ИЛИ-НЕ — положительными. При анализе характеристик таких триггеров в т. 2 мы еще вернемся к работе этих схем, так как на их основе разработан ряд других триггеров, каждый из которых имеет отличительные особенности. Так, например, наряду с /^S-триггерами (рис. 4.78) существуют тактируемый j^S-триг- гер, //(-триггер с запуском от фронта импульса, а также D-триггер.
Основой всех этих схем является бистабильный мультивибратор.
Триггер Шмитта
Триггер Шмитта является схемой, на выходе которой можно получить прямоугольные импульсы при входном сигнале произвольной формы. Схема построена так, что в импульсную форм^
Рис. 4.79. Эпюры напряжений в различных точках триггера Шмитта.
преобразуются только те сигналы, текущее значение которых превышает некоторую заданную величину. Таким образом, для нее имеется входной порог по напряжению.
Допустим, что мы управляем работой этой схемы с помощью синусоидальных сигналов (рис. 4.79). В этом случае триггер Шмитта будет запускаться, если мгновенное значение входного напряжения превысит определенный порог, иапрнмер +1 В. На рис. 4.80 приведена конкретная схема триггера Шмитта. Пороговое значение напряжения устанавливается в ней с помощью
Рис. 4.80. Триггер Шмитта.
потенциометра R2. В нормальном режиме 71 заперт, а 72 находится в состоянии насыщения, обеспечивая на R3 довольно большую разность потенциалов. Выбирая соответствующие параметры входного делителя напряжения, можно добиться, чтобы эмиттер транзистора Т1 имел положительный потенциал относительно базы, т. е. чтобы этот транзистор был действительно заперт. Как только мгновенное значение амплитуды входного сигнала превысит порог, потенциал базы транзистора 71 становится положительным относительно эмиттера, и схема опрокидывается. Поскольку потенциал базы положителен, транзистор 71 начинает проводить, а 72 запирается. Если Rk\=Rk2> то на R3 возникает та же разность потенциалов, что и ранее.
Это означает, что схема возвратится в первоначальное состояние, если мгновенное значение входного напряжения станет меньше порога.
Если Rk2>-Rki, триггер возвращается в исходное состояние при более высоком потенциале на входе по сравнению с потенциалом, при котором он переключается. Очевидно, что уровень дискриминации на входе схемы можно установить с помощью соответствующего делителя напряжения (R^.
Оценим приближенно параметры элементов триггера Шмитта.
Допустим, что /?К1=^к2=Ю кОм и схема не должны запускаться сигналами с мгновенным значением ниже 2,5 В. В этом случае напряжение на R3 должно быть не менее 2 В. Если 72 полностью открыт, при напряжении питания 6 В падение напряжения на Rk2 будет равно
t/K2 = (/B-^9 = 6B-2B = 4B.
Коллекторный ток в транзисторе 72 равен
/к2 = (^в— ^=)/^..-2 = 0,4 мА.
Для обеспечения этого тока через переход база — эмиттер в 72 должен течь ток
/бг=(^в—^э)^'^^0'01 мА.
Здесь принято, что а'= 40.
Так как 71 заперт, тот же ток должен протекать через RKX и /?4 от источника Ub, т. е.
(Ub—U ^RR^-V- R^ = (^в UR^;a' Rx&,
или
R 4 = ^ Дк2 — ^к!>
и если RbV = RK2, т0
/^4 = (о/—1)/?к1 = 39-101 Ом =390 кОм.<
В этом практическом методе расчета мы пренебрегаем контактной разностью потенциалов U^- и напряжением насыщения Uhsc
Схема И-НЕ с входным триггером Шмитта
Если использовать триггер Шмитта в качестве входного усилителя ТТЛ-схемы И-НЕ, получится схема И-НЕ с гистерезисом в передаточной характеристике. Рассмотрим две передаточные характеристики (прямая и обратная) для обычной ТТЛ-схемы И-НЕ (рис. 4.81, а) и для И-НЕ с триггером Шмитта на входе (рис. 4.81,6).
Для обычной ТТЛ-схемы И-НЕ с ростом напряжения на входе от низкого уровня до Us при переходе через среднее значение + 1,4 В выходное напряжение уменьшается скачком с высокого уровня до низкого (+0,2 В). Если входное напряжение уменьшается с +3,3 В до низкого уровня, то в точке +1,4 В происходит переключение выходного напряжения с низкого на
3,5
<4)
0,2 У+
а0
Рис. 4.81. Передаточная характеристика ТТЛ-схемы И-НЕ (а) и схемы И-НЕс триггером Шмитта на входе (и).
высокий уровень. Таким образом, как переход с низкого уровня на высокий, так и переход с высокого уровня на низкий на выходе происходит при одинаковом уровне переключения 1,4 В. Это напряжение называется средним уровнем переключения схемы И-НЕ.
Если же на входе схемы И-НЕ включен триггер Шмитта, указанные выше уровни переключения оказываются сдвинутыми друг относительно друга (рис, 4.81,6). При увеличении входного напряжения, начиная с низкого уровня и выше, переход с высокого уровня на низкий на выходе происходит при +1,7 В, а переход с низкого уровня на высокий — при напряжении 0,9 В. В результате на передаточной характеристике появляется петля гистерезиса.
Интерфейс Оля преобразования импульсов о произвольными фронтами б стандарт ТТЛ
Рис. 4.82. Схема И-НЕ с входным триггером Шмитта в качестве формирователя импульсов.
а—функциональная; б — эпюры напряжений.
Этот гистерезис в передаточной характеристике обеспечивает большое значение помехоустойчивости для схемы И-НЕ, так как для входного напряжения низкого уровня (среднее значение 0,2 В) это значение равно 1,5 В, а для напряжения высокого уровня — 2,4 В (для обычной ТТЛ-схемы эти значения равны 1,2 и 1,9 В соответственно).
Схемы И-НЕ с входным триггером Шмитта предназначены в первую очередь для применений, в которых ожидается высокий уровень помех, например при передаче сигналов по относительно длинным линиям связи. Кроме того, как следует из предыдущего раздела, в этих схемах за счет действия внутренних связей возникает такое полезное качество, как спонтанное переключение. В результате входной нмпульс с «плохой» формой преобразуется в импульс с хорошо определенными высоким и низким уровнями и крутыми фронтами. Поэтому схемы И-НЕ
*56
ja1L. Ц^рЛ
^/74LS152
Рис. 4.83. Схема И-НЕ с входным триггером Шмитта в качестве порогового детектора.
а — функциональная; б — эпюры напряжений.
с триггером Шмитта на входе следует применять в качестве формирователей или преобразователей, которые преобразуют например, синусоидальные сигналы в сигналы прямоугольной формы. На рис. 4.82 произвольный сигнал с пологими фронтами, поступающий с выхода фоторезистора, преобразуется в импульсный сигнал со стандартными ТТЛ-уровиями напряжения и крутыми фронтами. На диаграмме оба уровня переключения схемы И-НЕ с входным триггером Шмитта обозначены как U т+ и U т—
Схема И-НЕ с входным триггером Шмитта используется наряду с обычным триггером Шмитта в качестве порогового детектора. Из рис. 4,83 видно, что, когда вершина входного сигнала проходит через уровень (/г+, на выходе схемы возникает напряжение низкого уровня, а при уменьшении входного напряжения ниже Ut- триггер переключается на высокий уровень. Видно также, что здесь происходит спонтанное переключение с крутыми фронтами, в то время как входной сигнал представляет собой произвольный импульс с пологими фронтами.
Рис. 4.84, Мультивибратор на основе схемы И-НЕ с входным триггером Шмитта.
а —схема генератора; б — эпюры напряжений.
За счет эффекта взаимной связи схему И-НЕ с входным триггером Шмнтта можно легко превратить в генератор импульсов (рис. 4.84). Для этого требуются только два дополнительных элемента — резистор КД и конденсатор СТ. В одном корпусе DIP обычно размещаются 4 схемы И-НЕ с входными триггерами Шмитта (74132, 74LS132), поэтому мы можем реализовать 4 отдельных генератора в одном корпусе (рис. 4.85).
Неиспользуемые входы И-НЕ в ИС 74LS132 соединяются с источником питания 4-5 В. Для стандартных ТТЛ-схем эт'о
+ 5$+ 5$Рис. 4.85. Схема И-НЕ (74LS132) с входным триггером Шмитта и схема НЕ (74LS14) с входным триггером Шмитта.Рис. 4.85. Схема И-НЕ (74LS132) с входным триггером Шмитта и схема НЕ (74LS14) с входным триггером Шмитта.
+ 5$
+ 5$
Рис. 4.85. Схема И-НЕ (74LS132) с входным триггером Шмитта и схема НЕ (74LS14) с входным триггером Шмитта.
Рис. 4.85. Схема И-НЕ (74LS132) с входным триггером Шмитта и схема НЕ (74LS14) с входным триггером Шмитта.
соединение производится через резистор с сопротивлением 1 кОм, причем к этому резистору можно присоединить все свободные входы схемы И-НЕ.
Принцип действия генератора на основе схемы И-НЕ с входным триггером Шмнтта заключается в следующем. Когда емкость разряжена, напряжение на входе схемы И-НЕ имеет низкий уровень, а на выходе — высокий уровень. Затем емкость заряжается через /?1 до тех пор, пока не будет превышен уровень. UT+ и на выходе появится напряжение высокого уровня. В результате конденсатор начнет разряжаться, пока не достигнет
уровня Ur— Схема И-НЕ снова переключается, и на выходе появляется высокий уровень, после чего снова происходит заряд конденсатора до уровня UT+, т. е. процесс повторяется. При этом на входе схемы возникают треугольные импульсы, а на выходе — импульсы симметричной формы, которые могут непосредственно запускать ТТЛ-схемы.
Для того чтобы с помощью такого генератора можно было вырабатывать импульсы низкой частоты, к основной схеме добавляется эмиттерный повторитель с транзистором р— п— р- типа, который позволяет увеличить КД до 10 кОм (рис. 4.86).
Рис. 4,86. Мультивибратор на основе схемы И-НЕ с входным триггером Шмитта.
Таким образом, с помощью относительно небольшой емкости удается обеспечить малую частоту следования импульсов. На рис. 4.87 приведен еще один пример применения схемы И-НЕ с входным триггером Шмитта в качестве расширителя импульсов. Этот триггер управляется ТТЛ-схемой с окрытым коллектором, параллельно которому включен конденсатор. Когда транзистор не проводит ток, конденсатор заряжается через внутреннюю входную цепь схемы И-НЕ и его потенциал стремится к -\-UB. Однако в момент превышения порога UT+ потенциал на выходе схемы И-НЕ понижается. В результате заряда параллельного конденсатора входное напряжение достигает порогового значения после некоторого времени задержки, вследствие чего первоначальный узкий импульс преобразуется на выходе схемы И-НЕ с входным триггером Шмитта в более широкий импульс.
Пробой промежутка база — эмиттер в мультивибраторе на дискретных элементах
Отрицательный скачок напряжения, возникающий на коллекторе транзистора при работе всех типов мультивибраторов, передается на базу соответствующих транзисторов. Амплитуду
Выход с открытым коллектором
этого скачка ие должна превышать 8 В в связи с опасностью- пробоя промежутка база — эмиттер в планарных транзисторах. Это означает, что в схемах с такими транзисторами нельзя применять источники питания с напряжением выше +9 В.
При более высоком напряжении питания необходимо включать последовательно с базой транзистора защитный диод, который предотвращает пробой. Дополнительная контактная разность потенциалов 0,6 В изменяет соотношение между шириной импульса н величинами R и С. На рис. 4.88 приведена схема несинхронизированного мультивибратора с защитными диодами.
Корпусы ИС
Цифровые ИС изготавливаются в корпусах разных типов. В частности, известны плоский прямоугольный корпус с планарными выводами, керамический DIP-корпус и пластиковый DIP-корпус с 8, 14, 16, 18, 20, 24, 28, 40, 50 и 64 выводами.
Плоский корпус был разработан одним из первых в историк техники ИС и применялся в тех случаях, когда требовалось обеспечить высокую надежность. Чаще всего этот корпус применяется в сочетании с пленочной технологией монтажа. Он изготавливается как из металла, так и из керамики. Оболочка корпуса герметизирована, поэтому влага внутрь корпуса практически никогда не попадает. Выводы направлены параллельно подложке и поэтому их труднее монтировать на печатной плате, чем выводы DIP-корпусов, которые были разработаны спе- диалыю для быстрого и удобного монтажа.
Рис. 4.88. Мультивибратор с диодами для защиты от пробоя промежутка база — эмиттер.
На рис. 4.89 показаны плоский корпус и операции его мон- дажа с предварительно изогнутыми выводами. Возможен также планарный монтаж без предварительного изгибания выводов (рис. 4.89,в). Этот метод используется для монтажа плоских корпусов на печатных платах с тонкопленочным покрытием и •соединительными линиями.
Корпусы типа DIP известны в пластиковом и керамическом исполнении. Керамические корпусы применяются для монтажа ИС с высокой рассеиваемой мощностью, например для монтажа статических запоминающих устройств с произвольным доступом.
Керамические DIP-корпусы изготавливаются иногда как пластиковые DIP-корпусы и известны под названием cerDIP. В несколько более дорогом варианте оболочка этих DIP-корпусов изготовлена из слоев керамики, между которыми имеются золоченые выводы с коваровыми колпачками на концах. Выводы DIP-корпусов этого типа припаяны сбоку (технология боковой пайки).
Корпус cerDIP состоит из керамического основания и керамической оболочки, которые привариваются друг к другу стеклом после того, как внутри смонтирована рамка с DIP-вывода- .ми и кристаллом ИС. Слой стекла обеспечивает герметизацию
=♦ =йвИьиц=♦ =йвИьиц
=♦ =йвИьиц
=♦ =йвИьиц
б
Рис. 4.89. Плоский корпус и методы его монтажа.
а — плоский корпус с планарными выводами; б — монтаж на печатной плате с изогну-тыми выводами; в — монтаж без предварительного изгибания выводов.
внутренней полости, где располагается кристалл ИС. Корпус cerDIP более прост в изготовлении, чем керамический корпус с боковой пайкой и поэтому значительно дешевле.
Более распространен пластиковый DIP-корпус, который изготавливается по той же схеме, что и cerDIP, но вместо стекла здесь применяется эпоксидная смола, которая выдерживает от-
Рис. 4,90. DIP-корпусы.Рис. 4,90. DIP-корпусы.« — пластиковый; б—cerDIP; е — керамический корпус с боковой сайкой; г — монтаж на печатной плате.« — пластиковый; б—cerDIP; е — керамический корпус с боковой сайкой; г — монтаж на печатной плате.
Рис. 4,90. DIP-корпусы.
Рис. 4,90. DIP-корпусы.
« — пластиковый; б—cerDIP; е — керамический корпус с боковой сайкой; г — монтаж на печатной плате.
« — пластиковый; б—cerDIP; е — керамический корпус с боковой сайкой; г — монтаж на печатной плате.
носительно высокую температуру, поэтому при пайке с помощью паяльника или в ванне корпус этого типа не деформируется.
Кристалл ИС помещен в полости и его выводы присоединяются к монтажной рамке без закрепления в эпоксидной смоле. Если проводники будут проходить через пластик, возникнет возможность их разрыва под действием перепада температур, что связано с неодинаковыми коэффициентами теплового, расширения эпоксидной смолы и металла. Именно по этой причине применяется свободное размещение кристалла ИС в полости.
Ряды выводов DIP разделены промежутком шириной 7,62 или 15,24 мм. В случае 8, 14, 16, 18 и 20 выводов DIP эта ширина равна 7,62 мм, при большем числе выводов она увеличивается до 15,24 мм. Выводы покрыты слоем золота, олова или никеля, который обеспечивает высокое качество пайки в ванне с соответствующим флюсом. Пластиковые DlP-корпусы также герметизированы, чтобы в нормальных условиях влага не могла попасть внутрь корпуса.
На рис. 4.90 показан набор DIP-корпусов в различном исполнении, а также некоторые данные о размерах выводов ИС и монтажных отверстий в печатной плате.
Тип корпуса для данной ИС обычно указывается в спецификации. Большинство фирм-изготовителей использует для этого последнюю букву (нли букву и цифру) в наимеиоваиии ИС, Например, в случае схемы SN7442AN буква N означает, что применен пластиковый корпус. Буквы J и F означают cerDIP, а Т или W используются для обозначения плоского корпуса (Т — металлический, W — керамический).
Эта система обозначений применяется для ИС фирмы Texas Instruments. Другие фирмы-изготовители применяют другие системы обозначений, поэтому, заказывая ИС, необходимо предварительно изучить ее описание по фирменному каталогу. Эти описания можно также найти в справочниках по ИС.
Новым типом корпуса является кристаллодержатель, который базируется на новой технологии монтажа соединений. 8 этом варианте монтаж соединений производится со всех сторон кристаллодержателя. Корпус ИС имеет квадратную форму, что позволяет реализовать более плотный монтаж на поверхности печатной платы. Кристаллодержатель представляет собой •стандартный тип корпуса для ИС недалекого будущего.
Глава 5
РЕКОМЕНДАЦИИ ПО РАЗРАБОТКЕ И МОНТАЖУ ЛОГИЧЕСКИХ СХЕМ
Шины заземления и напряжения питания
При анализе различных схем мы исходим из того, что для их питания используются идеальные источники напряжения (без выбросов и колебаний), хотя на практике это далеко не так.
Общая шина схемы, которая обычно обозначается как логическая земля, должна быть выполнена в виде эквипотенциального проводника, т. е. проводника с нулевым собственным импедансом. На практике это условие обычно не выполняется даже в том случае, когда общую шину заземления можно изготовить в таком виде, что ее импеданс будет очень небольшим и для ряда применений он окажется вполне приемлемым. Требования, предъявляемые к логической земле, применимы и к шине питания ^Ub), к которой также подключается вся схема,
К чему приводит «мягкость» шин заземления и питания? Для ответа на этот вопрос рассмотрим рис. 5.1. В приведенной на нем схеме имеются два импульсных переключателя, один из которых (S1) постоянно замкнут. Сигнальная шина D1 со стороны приемника ^1 находится под низким напряжением. Приемник будет интерпретировать уровень этого напряжения как низкий, Если замкнуть переключатель S2, то вследствие недостаточной «жесткости» шины (наличие паразитной индуктивности La') потенциал в точке S2 на короткое время увеличится. Допустим, что он увеличится иа 2 В. Это означает, что потенциал сигнальной линии £)1 также увеличится на 2 В и поэтому на вход приемника R1 поступит кратковременный положительный импульс.
Итак, импульсная помеха, возникающая иа логической земле, может привести к появлению напряжения в сигнальной линии, которое может вызвать переключение в другом месте схемы, где потенциал логической земли в момент переключения не был возмущен. Такая же ситуация возникает, когда состояние сигнальной линии остается неизменным, а состояние логической земли изменяется. Она характерна для схем, которые генерируют сигналы и подключены параллельно S2, и для переключателя S1, если он выполнен в виде логической схемы (рис. 5.2),
IA_
Рис. 5.1. Схема с «мягкой» логической землей.
Если такой генератор содержит инвертор (И-НЕ илн ИЛИ-НЕ), повышение потенциала логической земли означает, что на выходе появится положительный импульс помехи с низким уровнем. В буферных и неиивертирующих схемах такой импульс помехи, появившийся на шине заземления, приведет к появлению на выходе отрицательного импульса помехи с высоким уровнем,.
При размыкании переключателя S2 потенциал логической земли понижается. Отрицательное напряжение помехи может попасть на вход приемной схемы, на котором в нормальном состоянии имеется напряжение высокого уровня, и на короткое время понизить его до низкого уровня. Это напряжение помехи влияет также и на передающие схемы, включенные параллельно 52. Отрицательный импульс помехи, возникающий на логической земле при размыкании 52, в течение короткого времени может воздействовать на вход соответствующих схем н буферов, находящихся под низким напряжением. Отрицательный импульс на логической земле эквивалентен появлению на входе схем кратковременного положительного импульса.
Ситуация, возникающая в случае «мягкой» логической земли, характерна н для «мягкой» шины питания (+^7s). Рассмот-
Рис. 5.2, Параллельно включенные инверторы, которые создают взаимные помехи через «мягкую» землю.
рим схему на рис. 5.3. Отрицательный импульс помехи, возникающий при замыкании 52, попадает на вход приемника R\, который в нормальном состоянии находится под напряжением высокого уровня, и переводит его в состояние с низким уровнем. При размыкании переключателя S2 иа шине питания возникает положительный импульс помехи, который приводит к повышению напряжения питания этой схемы по сравнению с допустимым.
В инверторах, приемных схемах и буферах отрицательный импульс помехи приводит к нежелательным последствиям, когда эти схемы имеют полную нагрузку по выходу. Максимальная нагрузочная способность реализуется, когда напряжение питания изменяется в допустимых пределах ±5%, т. е. для ТТЛ- схем это соответствует 4,75—5,25 В. Если схема нагружена максимально и под действием импульса помехи напряжение питания станет меньше 4,75 В, и а выходе этой схемы возможно появление импульса помехи, который приведет к сбою в работе всей логики. Разумеется, такой же сбой может также возник-
нуть и тогда, когда нз-за высокого импеданса шины заземления напряжение питания сильно увеличивается или уменьшается при замыкании и размыкании какого-нибудь переключателя.
Итак, если напряжение питания выходит за допустимые пределы под действием импульсов помех, возникающих на шинах заземления и питания, действующие спецификации на помехоустойчивость и коэффициент разветвления по выходу становятся
Рис. 5.3. Переключающая схема с «мягкой» шиной питания.
уже неприменимыми, и возникнут проблемы, связанные с оптимальным использованием соответствующей схемы.
Основным способом решения этих проблем является развязка напряжения питания переключающей схемы относительно земли вблизи выводов напряжения питания иа DIP-корпусе (+(/в), а также вблизи выводов, соединяющих DIP-корпус с логической землей. На рис. 5.4 соответствующий развязывающий конденсатор обозначен через Сд. Он обеспечивает заряд, требуемый в момент переключения, причем из-за действия самоиндукции этот заряд не поступает на шины заземления и питания. В результате в точке подключения переключателя напряжение питания не изменяется, т. е. импульсы помехи не попадают иа вход приемных схем. Развязка DIP-корпусов имеет особенно большое значение в тех случаях, когда выходные цепи схем или буферов выполнены в каскадном варианте (рис. 5.5).
При этом обычно наблюдаются относительно мощные импульсы Помех, что вызывается кратковременным коротким замыканием, возникающим при переключении каскадного выхода. Такие короткие замыкания возникают из-за того, что транзистор отпирается обычно быстрее, чем запирается. В момент переключения оба выходных транзистора находятся в проводящем (коротко-
Рис. 5.4. Развязка шины питания с помощью конденсатора Сд.
Этот конденсатор не подавляет сигналов помех, возникающих при разрядке паразитных емкостей сигнальных линий и входной емкости приемника Ср. Поэтому, в дополнение ж развязке шины питания с помощью конденсатора Сд, следует использовать те^же шину заземления с минимально возможным импедансом.
замкнутом состоянии), что приводит к «подсаживанию» источника питания.
На практике шина заземления для логических схем изготавливается как можно более низкоомной. С этой целью иа печатной плате размещаются шины шириной ^2,5 мм, которые соединяются в нескольких точках между собой, так что в результате образуется решетчатая структура. С этой же целью рекомендуется применять и так называемые земляные петли.
В многослойных платах для этой же цели часто резервируется один из проводящих слоев, при этом одновременно получается экран между сигнальными шинами, которые обычно располагаются на обеих сторонах многослойной печатной платы. Напряжение питания развязывается от логической земли для
Рис. 5.5. Генерация тока короткого замыкания 1к на фронтах импульса при переключении каскадного выхода.При наличии Сд ток /^ наводит импульсы помехи как на шине питания, так и на шине заземления, которые, в свою очередь, могут переключать в стационарном состоянии другие схемы.Рис. 5.5. Генерация тока короткого замыкания 1к на фронтах импульса при переключении каскадного выхода.При наличии Сд ток /^ наводит импульсы помехи как на шине питания, так и на шине заземления, которые, в свою очередь, могут переключать в стационарном состоянии другие схемы.
Рис. 5.5. Генерация тока короткого замыкания 1к на фронтах импульса при переключении каскадного выхода.
При наличии Сд ток /^ наводит импульсы помехи как на шине питания, так и на шине заземления, которые, в свою очередь, могут переключать в стационарном состоянии другие схемы.
Рис. 5.5. Генерация тока короткого замыкания 1к на фронтах импульса при переключении каскадного выхода.
При наличии Сд ток /^ наводит импульсы помехи как на шине питания, так и на шине заземления, которые, в свою очередь, могут переключать в стационарном состоянии другие схемы.
каждого DIP-корпуса или для каждых четырех DIP-корпусов в зависимости от применяемого семейства логических схем. Емкость развязывающего конденсатора обычно равна 0,1 мкФ. Эти конденсаторы выпускаются в керамическом исполнении и в разных вариантах (дисковые, монолитные или бескорпусные, занимающие на печатной плате относительно немного места).
Рис. 5.6, Частотная зависимость импеданса бумажного конденсатора емкостью 0,1 мкФ. Последовательный резонанс возникает на частоте 2,5 МГц.
Каждый керамический конденсатор вместе с выводами образует последовательный колебательный контур, резонансная- частота которого зависит от емкости конденсатора и индуктивности проводников. Как следует из рис. 5.6, при резонансе импеданс этого контура минимален.
На рис. 5.6 приведена зависимость импеданса от частоты. При />/рез реактивное сопротивление контура носит индуктивный характер и растет с увеличением частоты. В таблице, приведенной на рис. 5.7, указаны резонансные частоты некоторых, керамических конденсаторов с различными емкостью и длиной выводов. Индуктивность конденсатора, включенного параллельно ИС, не совпадает с соответствующей величиной для авто-
Емкость, пФ
Резоваясная частота, МГц
длина выводов 6 мм
длина выводов 12 мм
10
500
350
50
220
200
100
150
120
500
70
65
1000
35
32
10000
12
—
Рис. 5.7. Резонансные частоты керамических конденсаторов (последовательный резонанс).
номного конденсатора так же, как и параметры резонанса. Выводы конденсатора необходимо делать как можно более короткими (~1 мм), т. е. при монтаже конденсатор необходимо располагать непосредственно на поверхности печатной платы. Если,, кроме того, использовать отверстия с металлизированными краями, индуктивность будет минимальной, так как соединения с ИС становятся короткими.
В крупных цифровых схемах с относительно длинными шинами питания может возникнуть резонанс в контурах, состоящих из этих шин и развязывающих конденсаторов, если переключение всех схем и импульсное потребление тока во всех схемах происходят одновременно1 >. В результате этого в шинах питания наблюдаются осцилляции, прячем положительные отклонения могут вызвать вредные последствия из-за превышения напряжения + ^дмакс Для соответствующих логических схем (иапрнмер, для ТТЛ-схем ^sMaKC —+7 В). Если в одина-
И Подразумевается резонанс с тактовым генератором. — Прим. ред.
ковой фазе возбуждается большое число схем, в соответствующий контур в резонансе перекачивается достаточно большая энергия, что приводит к выходу схем из строя. Схемы с минимальными предельными значениями параметров выходят из строя первыми, за ними следуют другие, и остается только надеяться, что на остальные схемы не действует возбуждение в положительной фазе. Такой резонанс в шине питания можно исключить, присоединяя в различных точках шины танталовые .конденсаторы каждый емкостью 10—100 мкФ.
В связи с этим напомним, что в настоящее время разработаны и широко применяются полосковые шины, представляю- „щие собой .пару широких параллельных лент с очень тонким слоем изоляции между ними. Одну ленту можно использовать в качестве шины питания, а другую — в качестве шины заземления. Полосковая шнна образует длинную линяю с очень низким волновым сопротивлением Zh, которая возбуждается только при больших значениях коэффициента отражения), поэтому осцилляции напряжения остаются иа безопасном уровне. Если, кроме того, в различных точках между шииами включить танталовые конденсаторы, величина Zk уменьшается настолько, что отражения уже не приведут к увеличению напряжения питания относительно земля до какого-то опасного уровня.
Перекрестные помехи между сигнальными линиями
Неудачное расположение сигнальных линий может приводить к перекрестным помехам. Эти помехи возникают из-за емкостных и индуктивных связей между линиями, а также через общий участок шины питания н земли. На рис. 5.8 показаны три типа линий связи, в которых возникают нежелательные связи, вызывающие соответствующие перекрестные помехи. Емкостные помехи имеют место в сигнальных линиях, нагруженных устройствами с высоким импедансом, например линия с КМОП-схема- •мн. Индуктивные перекрестные помехи наиболее значительны в линиях связи, нагруженных устройствами с низким импедансом. В таких линиях токи относительно велики и, следовательно, велики индуктивные поля, которые создают помехи. В случае перекрестных помех, создаваемых общей линией возврата тока, оба источника помех взаимно связаны через импеданс ■этой линии. В общем случае помехи максимальны тогда, когда велики производная dljdt и импеданс соответствующей линии возврата.
Наилучшнм способом устранения помех являются разделение общей линии на ряд независимых линий возврата и одно-
Рис. 5.8, Нежелательные перекрестные помехи, вызванные индуктивными {а) и емкостными (б) связями, а также связью через общую шину возврата (в).
временно тесная связь этих линий с соответствующими сигнальными линиями, т. е. применение скрученных пар. Конечно, скрученные пары можно рекомендовать и в случае сильных емкостных илн индуктивных перекрестных помех. Так как в скрученных парах оба провода располагаются рядом, это приводит к взаимной компенсации индуктивных полей прямого
Поля прямого и обратного то ко б взаимно компенсируются
lhЦ
ГГУ>_
Логическая земля
Рис. 5.9. Минимизация перекрестных помех с помощью автономных линий возврата.
и обратного токов, в результате чего одновременно сводятся к минимуму и рассеянные поля, которые вызывают перекрестные помехи (рис. 5.9,а). Такое расположение проводов приводит к тому, что электростатическое поле также концентрируется в пространстве между ними и в результате резко уменьшаются соответствующие рассеянные поля (рис. 5.9,6).
Если для передачи сигналов применяются плоские (ленточные) кабели, в них следует располагать как можно ближе друг
Рекомендации по разработке и монтажу логических схем.269 к другу сигнальный и земляной проводники, т. е. проводники прямого н обратного токов. При этом кабель становится в два раза шире. Другим способом является использование плоского кабеля, который снабжен плоскими шинами заземления в виде медных оплеток, закрепленных по обе стороны плоского кабеля (см. разд. 5.16).
Перекрестные помехи в случае коротких сигнальных связей на печатных платах европейского формата (Еврокарта) обычно не создают никаких проблем, по крайней мере, для стандартных ТТЛ-, маломощных ТТЛШ- и КМОП-схем. Для ТТЛШ-, усовершенствованных маломощных ТТЛШ- и ЭСЛ-схем в основном используются многослойные печатные платы, в которых сигнальные шины экранированы друг от друга с помощью шины заземления, представляющей собой один из слоев этой платы. При использовании двусторонних печатных плат желательно обеспечить условия, когда проводящие шины с одной стороны платы располагаются по возможности под прямым углом к шинам с противоположной стороны. Следует избегать параллельного размещения сигнальных шин длиной ^25 см. При соединении схем, расположенных на разных платах, с помощью разъемов следует предусматривать, чтобы контакты для передачи логических сигналов покрывались тонким слоем золота. Это требование связано с малой величиной токов, протекающих между контактами.
В связи с этим также не рекомендуется передавать логические сигналы через механические переключатели, которые не имеют золоченых контактов.
Отражение сигналов
Отраженные сигналы обычно наблюдаются в длинных линиях, которые не имеют согласующей нагрузки. При отражении сигнала передаваемая информация большей частью становится непригодной. Отражения приводят к снижению помехоустойчивости и вызывают дополнительные задержки, колебания н выбросы. Процессы отражения поясняются на рис. 5.10—5.16. Из этих рисунков можно понять суть эффекта отражения. На рис. 5.10, а приведена форма волны, появляющаяся на входе линнн передачи, к которому через сопротивление Ri присоединен импульсный генератор. В этой схеме можно использовать и внешнее последовательное сопротивление Rs. Выход линии разомкнут. На этом рисунке показано, что произойдет, если Rt будет больше или меньше 2^ или же ^i = ZA, где Zfe— волновое сопротивление линнн.
Как показано на этом рисунке, сигнальную линию можно представить в виде цепи, состоящей из индуктивностей и емко-
стей. Ее волновое сопротивление равно ЩС. Волновой фронт, т. е. фронт импульсного сигнала, который поступает в линию, будет распространяться к ее концу, нагруженному на выходное сопротивление. Если лнння нагружена иа волновое сопротивление, т. е. на Z^, энергия волны полностью выделится на нем и
Рис. 5.10. Отражения на входе линии передачи при Ri>Zk, Ri<Zk и Ri=Zk.
никакого отражения не произойдет. Если же величина выходного сопротивления линии отличается от Z^, возникают ситуации, показанные на рис. 5.16. Мы еще вернемся к ним ниже.
В момент возникновения положительного импульса перепад напряжения на входе линии имеет величину, равную ZA/№+ +2fe). Если Ri = Zk, она составит —Ug (рнс. 5.10,а).
Волновой фронт распространяется вдоль линии, достигает ее конца, отражается, накладывается на исходный перепад напряжения и возвращается в начало линии. Этот процесс характерен для линии с разомкнутым концом. Возникновение отра-
женной волны происходит из-за того, что ток на выходе должен изменить свое направление на обратное1).
Для того чтобы через линию мог протекать обратный ток,, прямой ток от источника должен быть скомпенсирован. Для этого требуется напряжение Ug\Zkl^Ri-\-Z^\ Такое же напряжение требуется для того, чтобы через волновое сопротивление протекал обратный ток, поэтому на выходе линии должно появиться полное напряжение, равное
2^g[Z&/(^ + Zft)j.
При R^Zh напряжение на выходе линии будет равна 2 Х-у Ug= Ug.
Волновой фронт вернется назад по истечении времени 2т. Отражение увеличит напряжение на входе до величины Ug, т. е. входное напряжение возрастет до стационарной конечной величины, при этом линия перейдет в состояние равновесия. В случае отрицательного фронта импульса произойдет то же самое, однако после отражения через время, равное 2т, стационарное значение напряжения будет равно нулю.
Для короткозамкнутого выхода первый этап генерации входного напряжения аналогичен тому, что происходит в разомкнутой линии. После отражения от короткозамкнутого выхода полярность волны напряжения изменяется на противоположную и по истечении времени т первоначальный скачок напряжения исчезнет, как показано на рис. 5.10,6. По истечении времени 2т линия переходит в состояние равновесия и стационарное значение напряжения становится нулевым.
Для сигнальной линии, которая подключена к выходу импульсного генератора с внутренним сопротивлением Ri и нагружена на сопротивление Rh, выполняется следующее соотношение:
н* — 11 Zk
U Ri-VZk *
где L/+(0) — положительный перепад напряжения на входе линии в момент времени to, когда появляется фронт импульса.
Конечное значение напряжения на выходе, соответствующее состоянию равновесия, равно
и =и—-
о Так как выходной конец линии разомкнут, то выходной ток линии равен нулю. Чтобы обеспечить это условие, на выходном конце должен сформироваться сигнал, компенсирующий ток падающей волны, т. е. ток в отраженной волне должен быть обратным. — Прим, ред.
•где RH— сопротивление нагрузки, включенное на выходе линии. Выходное напряжение после первого этапа, длящегося в течение времени т, получается из соотношения
^выт (т) — (0) 4- Яд '
Для разомкнутой линии (7вых (Т) = 2(7+(0) и для короткозамкнутой линнн С/вых = 0. Прн RH = Zk величина Uaux^^U+^y
Отраженная компонента, которая появляется на выходе по истечении времени т, равна
U г(т)-^ (0) zkA-R« w (0> Ra-VZk 1
Если RH = Zh, отражение отсутствует. Отношение
Ra Zit
Rh"V Zk
называется коэффициентом отражения рд.
По истечении времени 2т отраженная компонента появляется в начале линии, где она отражается н вновь направляется к выходу линии.
Коэффициент отражения в начале линии, обозначаемый через рз, выводится так же, как и рд, и равняется
Ri_Zk
Р^- R^Zk *
Когда волна напряжения отражается от короткозамкнутого входного или выходного конца липин (2?вх=0 или Ян = 0), ее энергия проявляется в форме отраженного токового сигнала, причем коэффициент отражения по току равен коэффициенту отражения по напряжению, взятому с противоположным знаком, т. е.
и пRt—Zk _ ^tS"Ri + Zk ^uS*
После отражения от короткозамкнутого конца амплитуда отраженного тока становится равной 2/(Л1), а после последующего отражения от разомкнутого конца она вновь становится равной А«т)> ПРН этом амплитуда отраженной компоненты напряжения становится равной Щту Оба предельных случая — для линий с разомкнутым н короткозамкнутым концами соответственно .представлены на рис. 5.11, а и б.
Как видно из рис. 5.11, отраженная волна напряжения, обозначенная символом генератора с положительным фронтом, возвращается к началу линии и создает при этом обратный ток (—IV который достигнет начала линии по истечении времени 2т, отсчитываемого от момента f0. Для поддержания этого тока требуется напряжение, равное U+(0}(l+p), которое в этом предельном случае равно 2[/+(0).
В случае полного отражения тока в линии возникает отрицательный фронт напряжения, представленный на рис. 5.11,6
Рис. 5.11. Механизм отражения напряжения и тока, й — отражение напряжения; б — отражение тока.
условным генератором с символом отрицательного фронта. Можно представить, что этот генератор, как и генератор напряжения, показанный на рнс. 5.11, а, заменяет собой генератор, включенный в начале линнн. Через генератор протекает ток 2i, который индуцирует на открытом конце в начале линии напряжение 21/+(0), после чего снова произойдет отражение напряжения. Напряжение будет равно при этом 2(/+(о>, а ток уменьшится в два раза до величины I.
Отсюда следует, что для нагрузок в диапазоне от Zk до оо (разомкнутая линия) возникают отражения как тока, так и напряжения, при этом отраженная волна напряжения имеет положительный фронт, а отраженная волна тока — отрицательный. Для нагрузок от Zk до 0 (короткозамкнутая линия) также возникают обе эти компоненты, однако при этом отражение тока происходит с положительным фронтом, а отражение напряжения — с отрицательным.
На рис. 5.12 показано, как можно представить механизм отражения прямой и обратной волн и как преобразуется напряжение на входе и выходе линии после ряда последовательных отражений. Для наглядности ограничимся случаем, когда оба ко-
ббРис. 5.12. Изменение напряжения в линии, управляемой от импульсного генератора с внутренним сопротивлением Ri для нарастающего фронта импульса. Линия нагружена на выходе на сопротивление R».а — движение волны вдоль линии; б — изменение напряжения на выходе линии.Рис. 5.12. Изменение напряжения в линии, управляемой от импульсного генератора с внутренним сопротивлением Ri для нарастающего фронта импульса. Линия нагружена на выходе на сопротивление R».а — движение волны вдоль линии; б — изменение напряжения на выходе линии.
б
б
Рис. 5.12. Изменение напряжения в линии, управляемой от импульсного генератора с внутренним сопротивлением Ri для нарастающего фронта импульса. Линия нагружена на выходе на сопротивление R».
а — движение волны вдоль линии; б — изменение напряжения на выходе линии.
Рис. 5.12. Изменение напряжения в линии, управляемой от импульсного генератора с внутренним сопротивлением Ri для нарастающего фронта импульса. Линия нагружена на выходе на сопротивление R».
а — движение волны вдоль линии; б — изменение напряжения на выходе линии.
эффициента отражения положительны. В момент времени /о возникает фронт импульса, который создает на входе линии ступеньку напряжения (/+(о), равную
^№=и6^№=и6Ri + Zk'Ri + Zk'
^№=и6
^№=и6
Ri + Zk'
Ri + Zk'
В линии без потерь эта ступенька напряжения появится на выходе линии, где создаст отраженную компоненту с амплитудой pz.(7+(0), которая вернется на вход и снова отразится, в ре-
Рис. 5.13. Изменение напряжения в линии, управляемой от импульсного генератора с нулевым внутренним сопротивлением. Для нарастающего фронта импульса выход линии разомкнут.
а—движение волны вдоль линии, 6 — изменение напряжения на выходе линии.
зультате чего в начале линии возникнет напряжение Z7+(o)+ +PL^"r(D)+P5PL^+(O).
В процессе последовательных отражений напряжение иа линии будет увеличиваться вплоть до конечной величины и^а^КнП-
На рис. 5.13 показана диаграмма напряжений на линии, которая возбуждается на входе при R,=0 Ом н разомкнута на выходе. В момент времени ?0 на входе линии появляется полное напряжение генератора Ug, так как Rt = O Ом.
Волновой фронт перемещается к разомкнутому концу лнннн, сопротивление которого бесконечно. В результате происходит
полное отражение энергии волны и напряжение на выходе ливни становится равным 2Ug. По истечении времени т отраженная волна снова достигает начала лннни, сопротивление которого равно нулю. Коэффициент отражения (Я,—Z^K^Ri^-Z^ становится равным —1, поэтому отраженная волна напряжения изменяет полярность и входное напряжение становится равным Ug—psptUg (теоретически оно равно нулю).
При отражении волны тока от короткозамкнутого канала линии амплитуда тока увеличивается скачком от Цп^ до 2f(nx) На разомкнутом конце линии эта амплитуда (2^)) снова преобразуется в Цп-^ а амплитуда напряжения отраженной волны становится равной 2{/(пт).
Мы предполагаем, что в линии отсутствуют потери, т. е. при отражении амплитуда волны не уменьшается. В действительности же энергия волны при каждом прохождении лннни уменьшается1), что приводит к снижению амплитуды отраженной волны. На рис. 5.12 и 5.13 показаны случаи, когда реальные потери в линии передачи играют существенную роль.
Для отражения спадающего фронта в начале линии выполняются те же правила, которые применяются в случае нарастающего фронта. Однако для спадающего фронта процесс отражения носнт обратный характер (по сравнению с отражением нарастающего фронта), т. е. после отражения амплитуда напряжения изменяется с высокого уровня на низкий. Оба случая для спадающего фронта — аналогичные тем, которые показаны иа рис. 5.12 н 5.13 для нарастающего фронта — показаны на рис. 5.14 н 5.15 соответственно.
Анализируя график изменения напряжения, показанный на рис. 5.15, можно отметить, что напряжение на выходе линии периодически изменяет свою полярность. Коэффициент отражения в начале линии отрицателен, а в конце линии положителен. При спадающем фронте генерируемого импульса это приводит к отрицательному скачку напряжения отраженной волны на конце лниии, а при спадающем волновом фронте в начале линии —■ к положительному скачку напряжения в конце лнннн. В случае ^/=0 Ом в начале лннни и RH = <» в конце линии напряжение на выходе линии будет изменяться между величинами — Ug и Ug. Следует отметить, что при отражении передается мощность, которую можно представить в виде произведения Uxi.
Если в начале лннни мы имеем R, или 2?s>0 Ом, то амплитуда напряжения будет изменяться между 0 и величиной, равной произведению ps на амплитуду напряжения волны, которая возвращается с конца линии.
И Это обусловлено конечной величиной сопротивления линии и изоляции — Прим. ред.
Сигнальная линияСигнальная линияКнКнZkZkttббО it 3t 5tО it 3t 5tРис. 5.14. Изменение напряжения в линии, управляемой от импульсного генератора с внутренним сопротивлением Ri для спадающего фронта импульсаРис. 5.14. Изменение напряжения в линии, управляемой от импульсного генератора с внутренним сопротивлением Ri для спадающего фронта импульса
Сигнальная линия
Сигнальная линия
Кн
Кн
Zk
Zk
t
t
б
б
О it 3t 5t
О it 3t 5t
Рис. 5.14. Изменение напряжения в линии, управляемой от импульсного генератора с внутренним сопротивлением Ri для спадающего фронта импульса
Рис. 5.14. Изменение напряжения в линии, управляемой от импульсного генератора с внутренним сопротивлением Ri для спадающего фронта импульса
Если импульсы, поступающие от управляющего генератора, имеют менее крутые фронты, соответствующие ступеньки будут выражены слабее и приобретут более сглаженную форму. Тот факт, что реальная линия передачи отличается от идеальной, приводит, естественно, к несовпадению реальной формы волны с идеальной.
При использовании недорогих линий передачи типа скрученных пар с изоляцией из поливинилхлорида при их большой длине ухудшение формы фронта происходит за счет диэлектрических потерь, потерь на излучение и скии-эффек- та для высокочастотных компонент импульсного сигнала. Наличие высокочастотных компонент, связанных между собой фазовыми связями, в импульсном сигнале определяет качество пере-
Сигнальная линияСигнальная линия।] Открытый।।] Открытый।Рис. 5.15. Изменение напряжения в линии, управляемой от импульсного генератора с нулевым внутренним сопротивлением для спадающего фронта импульса.Рис. 5.15. Изменение напряжения в линии, управляемой от импульсного генератора с нулевым внутренним сопротивлением для спадающего фронта импульса.Рис. 5.16 Отражения напряжения на входе и выходе сигнальной линии связи при R^=Zk, R^-^-Zk и Ru>Zk. а — прямая волна; б — обратная волна.Рис. 5.16 Отражения напряжения на входе и выходе сигнальной линии связи при R^=Zk, R^-^-Zk и Ru>Zk. а — прямая волна; б — обратная волна.
Сигнальная линия
Сигнальная линия
।
] Открытый
।
।
] Открытый
।
Рис. 5.15. Изменение напряжения в линии, управляемой от импульсного генератора с нулевым внутренним сопротивлением для спадающего фронта импульса.
Рис. 5.15. Изменение напряжения в линии, управляемой от импульсного генератора с нулевым внутренним сопротивлением для спадающего фронта импульса.
Рис. 5.16 Отражения напряжения на входе и выходе сигнальной линии связи при R^=Zk, R^-^-Zk и Ru>Zk. а — прямая волна; б — обратная волна.
Рис. 5.16 Отражения напряжения на входе и выходе сигнальной линии связи при R^=Zk, R^-^-Zk и Ru>Zk. а — прямая волна; б — обратная волна.
даваемого импульса, т. е. крутизну его фронта. Взаимные фазовые связи изменяются из-за того, что времена прохождения различных гармоник через линию передачи неодинаковы.
Высокочастотные компоненты сигнала передаются быстрее, чем низкочастотные. Так как ВЧ-компоненты сильно ослабляются за счет потерь в кабеле, то вначале сигнал имеет форму небольшой ступеньки, которая по мере прихода низкочастотных компонент стремится к предельной амплитуде сигнала. Этот эффект проявляется особенно сильно в длинных линиях связи.
В добавление к тому, о чем уже говорилось относительно формы напряжения в начале сигнальной линнн как функции Ri (рис. 5.10), и а рис. 5.16 показана взаимная связь сигналов, возникающих в начале н конце этой лннни для случая Ri-Z^. Одновременно на этом же рисунке показано движение соответ-
ствующих волн вдоль линии. Мы видим, что при Ri = Zk сигнал на конце линии имеет идеальную форму, свободную от компонентов, связанных с отражениями. По истечении времени т амплитуда сигнала достигает предельного стационарного уровня. Для того чтобы ограничить передаваемую на выход мощность, на практике выбирают линию с разомкнутым выходом. Если незамкнутая линия нагружается на внутреннее сопротивление генератора или последовательно с ней включается сопротивление, равное Z^ этим обеспечивается квазисогласование линии, которое в специальной литературе называется обратным согласованием.
Обратное согласование применимо только тогда, когда приемник находится на конце линии. Если вдоль ливни включены несколько приемников, на нх входы будут поступать скачки напряжения не полной амплитуды по сравнению с сигналом на входе приемника или вентиля, находящегося на конце линии, а уменьшенной в два раза. Приемники, включенные вдоль линии, могут не сработать или на их входах могут возникнуть осцилляции, так как ступенька с уменьшенной в два раза амплитудой, которую обеспечивает сигнал, может совпасть с линейной областью передаточной характеристики.
Использование в сигнальной линии нагрузки с меньшим значением Ri (или Rs) улучшает эту ситуацию, однако при этом в линии возникают прямые и обратные отраженные волны, которых следует избегать. Если выбрать RsT>Zk, т. е. линия питается от источника тока, выходное напряжение будет приближаться к предельной величине небольшими ступеньками, в результате чего мы получим пологий фронт импульса в линейной области передаточной характеристики приемника.
Последняя возможность — это использование согласованных нагрузок, обеспечивающих необходимый режим управления как в начале, так и в конце линии. В этом случае вдоль линии можно включать приемники с высокоомными входами. Для ограничения перекрестных помех в параллельных линиях, размещенных в плоских кабелях, достаточно передавать энергию в различные моменты времени.
При нспользованнн обратного согласования напряжение в линии достигает конечной величины Ug в два приема. Условия же для подавления перекрестных помех в этом случае более благоприятны, чем при нспользованнн согласованной нагрузки, во всяком случае если на конце сигнальной линии требуется иметь одинаковый перепад логических уровней напряжения.
Обратное согласование не искажает фронтов импульсов. Для минимизации перекрестных помех наиболее эффективным способом было бы возбуждение линии с помощью источника тока
с минимально возможной амплитудой импульса. Однако при такой передаче сигналов по линии возникает задержка, которая нежелательна. По существу получается, что при использовании источника тока мы возбуждаем линию импульсами с пологими фронтами.
Кроме того, использование источника тока нежелательно из-за ненадежного срабатывания приемников. Из сказанного
Рис. 5.17. Испытательная схема для опенки перекрестных помех в плоском кабеле.
можно сделать вывод, что наиболее эффективная связь осуществляется прн минимальном перепаде логических уровней напряжения. Однако небольшой перепад этих уровней означает в общем случае н небольшую помехоустойчивость, т. е. таким способом мы в действительности добиваемся немногого. Опять мы видим, что паши «уловки» ие обеспечивают оптимального решения. Радикальным средством подавления индуктивных и емкостных рассеянных полей является экранировка с помощью дополнительного проводника, который служит обратным проводом.
Другим решением является использование скрученных пар в кабельном исполнении или плоского кабеля с медиой оплеткой, уложенной вдоль одной из сторон кабеля. Последний вариант (хотя и дорогой) обеспечивает максимальное подавление помех. Результат будет еще лучше, если оплетку соединить с землей всех передающих и принимающих DIP-корпусов с по-
мощью широкой шины (шириной 1,5—2,0 см), расположенной на поверхности печатной платы.
Для изучения проблем, связанных с перекрестными помехами, можно использовать испытательную схему, показанную иа рис. 5.17. Возбуждаемая линия передачи связана с запускающим входом триггера. Как только амплитуда помехи превысит определенный уровень, триггер опрокидывается. Отметим, что
Длительность импульса помехи, нс
Рис. 5.18. Динамическая помехоустойчивость стандартных ТТЛ-схем.
триггер реагирует только на отрицательные импульсы помехи, превышающие определенный порог.
При исследовании перекрестных помех в кабелях разных типов, изготовленных различными фирмами, необходимо иметь возможность изменять две величины: крутизну фронта н амплитуду импульсов помех. С помощью этой схемы можно одновременно исследовать влияние различных способов управления линией на перекрестные помехи и выбрать нужный вариант. Выше мы уже отмечали, что логический элемент, рассчитанный на управление от идеального запускающего фронта, будет переключаться тем быстрее, чем «жестче» он будет управляться.
Все сказанное отражено иа графике рис. 5.18 для случая стандартных ТТЛ-схем1). Видно, что, если на вход ТТЛ-элемеи- та подается сигнал длительностью ^5 нс с нормальным перепадом логического уровня напряжения, воздействие помехи отсутствует, что является результатом интегрирования запускаю-
>> На графике показана зависимость минимальной амплитуды помехи, все еще оказывающей воздействие, от длительности импульса помехи, — Прим, ред.
щего сигнала на входе схемы. С другой стороны, ТТЛ-схемы очень чувствительны к импульсным помехам с небольшой шириной импульсов, если их амплитуда достаточно велика.
Волновое сопротивление и индуктивность сигнальных линий
Если вы хотите заказать кабель фирме-изготовителю, вам потребуется взять из спецификации ряд параметров кабеля, такие, как волновое сопротивление, индуктивность и емкость на единицу длины. Для сигнальных линий, монтируемых на печат-
СПинигная сигнальная линия Параллельные шины, расположенные одна над другой
60377 /I
2* = Д7= In *7 Ом, A»dZk=^= V Ом, b^h
V »rау er b
Лолиска,раслоложснноя надШины, расположенные рядом
заземленной плоскостьюдруг с другим
^к=”7= ” Ом, b^hZk=—=. In -—- Ом, b^d
у £r bV в, b-j-d
Диэлектрик
ег
Диэлектрик
ег
Воздух
1
Майлар
5,0
Эпоксидная смола со
4,7
Полиуретан
7,0
стеклянным наполни-
Полиэтилен
2,3
телем
Лакобумага
3,6
Полистирол
2,5
Тефлон
2,1
Кремн и й ор га ни ческ ая
3,1
резина
Нейлон
3,0
Поливинилхлорид
3,5
Рис. 5.19. Формулы для расчета волновых сопротивлений.
ных платах или на обратной стороне плат, такие данные необходимо определять самому схемотехнику. Для решения этой задачи в таблице, показанной на рис. 5.19, приведен ряд формул, которые можно использовать для расчета волнового сопротивления. Величина Z^ для ТТЛ- и маломощных ТТЛШ-схем должна лежать между 100 и 150 Ом. Более высокие значения Zk не используются из-за возможных перекрестных помех, а более низкие значения Z&— из-за ограничения управляемости соответствующих ТТЛ-схем.
Диаметр проводника. мм
Сопротивление, МОм/см
Индуктивность. нГн/см
6 мм
12 мм
25 мм
0,4
1,36
8.4
10
11,2
0,51
0,85
8,0
9,2
10,8
0,64
0,54
7,6
8,8
10,4
0,81
0,34
6,8
8,4
9,6
1.0
0,21
6,4
8,0
9,2
1.6
0,08
5,6
6,8
8,4
2.6
0,03
4,8
6,0
7,6
Рис. 5.20. Индуктивность и омическое сопротивление круглых проводников.
При выводе этих формул предполагалось, что между проводниками всегда располагается диэлектрик, который влияет на Z^ Формулы, приведенные на рис. б и б, применимы при расчете /й для шин, которые располагаются на поверхности печатной платы. В таблице указаны значения относительной диэлектрической постоянной для ряда известных диэлектриков.
Расчет индуктивности прямолинейной линии передачи производится по формуле
L = 0,002 1п -^- (мкГн/см), где h,— расстояние до шины заземления в окрестности данного проводника (см) и d — диаметр круглого проводника (см). Обратный ток проходит через шину заземления, поэтому h влияет на величину индуктивности. Чем меньше А, тем заметнее эффект обратного тока, уменьшающего эффективную индуктивность. Для двух параллельных проводников, через которые протекают одинаковые токи в противоположных направлениях, индуктивность равна
L = 0,0D44n (мкГн/см),
где D — расстояние между средними точками проводников (см), nd— их диаметр (см).
При увеличении частоты сигнала омическое сопротивление проводника растет за счет скин-эффекта и составляет
Явч = (0,03М /Г+0,26) xR=t
где / — частота (Гц), d— диаметр проводника (см), R=— сопротивление проводника по постоянному току. Эта формула при ОД>10 обеспечивает точность расчета -~2%. На рис. 5.20 при-
Рис. 5.21. Волновое сопротивление Z* скрученной пары в зависимости от частоты сигнала.
ведеиы значения индуктивности и омического сопротивления для ряда круглых проводников различного диаметра, размещаемых на расстоянии 6, 12 и 25 мм от заземленной шины.
Волновое сопротивление зависит от частоты, как показано дна графике, приведенном на рис. 5.21. Здесь указаны данные для волнового сопротивления скрученных пар. Видно, что для частот сигнала выше 50 кГц волновое сопротивление постоянно и равно ^ 130 Ом.
Подавление отражения в цифровых схемах с помощью скрученных пар
Мы уже говорили о том, что в длинных сигнальных линиях, которые не согласованы и не замкнуты надлежащим образом, всегда возникают отраженные волны. Эти волны можно пода-
Рис. 5.22. Каскадный выход, нагруженный на сигнальную линию. Диод Шотки используется в качестве ограничителя и располагается в приемном элементе (а). На осциллограмме (б) каждое деление по горизонтали соответствует 200 нс, а по вертикали 2 В.
вить, применяя скрученные пары и увеличивая сопротивление, включенное последовательно в линию передачи со стороны передатчика, если такое включение не искажает логические уровни напряжения или не уменьшает помехоустойчивость.
В ТТЛ-схемах последовательное сопротивление особенно сильно влияет на помехоустойчивость для сигналов низкого (Д)
уровня. Из-за того что входной ток 7°Вх, протекающий через многоэмиттерный вход приемной схемы и сопротивление Rs на выход управляющей схемы, находящийся под низким потенциалом, создает на Rs падение напряжения, на входе приемной схемы увеличивается потенциал. В результате помехоустойчивость (^°вх. мин — ^вых. макс), в случае ТТЛ-схем равная 0,4 В, уменьшается до (170вх. мин—(ПЧых. макс+^Аз) )• При напряжении высокого уровня на выходе управляющей схемы вход приемной схемы запирается, при этом падения напряжения на Rs нет.
В маломощных ТТЛШ-схемах последовательное сопротивление для скрученных пар (^130 Ом) «встроено» в каскадный выход (рис. 5.22, а). Для положительного логического сигнала последовательное сопротивление формируется за счет ^1 и динамических сопротивлений DI, Т2 и D2. Для отрицательного сигнала последовательное сопротивление Rs равно прямому сопротивлению перехода коллектор — эмиттер транзистора 71 в режиме насыщения
Игорям ~ ^вых.макс/^%ых.макс = 0,5/4 • 10 9 =
= 125 Ом для маломощных ТТЛШ-схем.
Эта величина соответствует наихудшему случаю. На практике это сопротивление составляет ~ 100 Ом.
Все сказанное подтверждается осциллограммой, приведенной на рис. 5.22. Как иа положительном, так и па отрицательном перепадах видна первая ступенька, которая формирует напряжение на входе сигнальной линии и имеет амплитуду, немного превышающую половину разности напряжений ОЧых.—^°Вых. Ее наличие обусловлено выбросами и паразитными колебаниями, связанными с отражениями. Эти колебания на высоком уровне напряжения на входе приемной схемы не создают трудностей, так как в случае высокого уровня имеется достаточный запас помехоустойчивости, в то время как для напряжения низкого уровня паразитные колебания подавляются с помощью диода Шотки, подключенного ко входу этой схемы.
В маломощных ТТЛШ-схемах отражение можно подавить, ограничиваясь использованием скрученных пар либо параллельных шин с волновым сопротивлением 130 Ом без последовательно включенных сопротивлений. В стандартных ТТЛ-схемах со стороны передатчика следует включать последовательно с линией сопротивление величиной 27—47 Ом. В КМОП-схемах последовательное сопротивление может отсутствовать, если окажется необходимым применение скрученных пар. При этом прежде всего следует заботиться о подавлении перекрестных помех н наводок, так как отражения в КМОП-схемах не играют роли. В ТТЛ- и маломощных ТТЛШ-схемах могут понадобиться скру-
)
ченные проводники с волновым сопротивлением 130 Ом, если сигнальная линия имеет длину более 50 см. Для ТТЛШ-схем эта длина равна 15 см, а для усовершенствованных маломощных ТТЛШ-схем она составляет 30 см.
Для грубой оценки максимально допустимой длины проводника можно использовать следующую формулу: /макс = ^/2т (м),'
Рис. 5.23. Присоединение сигнальной линии к передающему или приемному вентилю.
я — возникновение перекрестных и излучательных помех в случае, когда обратный провод не связан непосредственно с логической землей DIP-корпуса: б — эффективный спо соб присоединения скрученной сигнальной линии к передатчику или приемнику.
где tr — время нарастания импульса (нс) ит — время распространения сигнала на единицу длины (нс/м). Для маломощных ТТЛШ-схем Zr = 5 нс и т = 5 нс/м, а для ТТЛШ-схем £г= 1,5 ис. Для микропроцессоров и /г-МОП-схем, в частности для микропроцессора типа 8085А, который подробно описывается в третьем томе, время нарастания тактового сигнала составляет 30 нс. Это означает, что длина линии связи, не снабженной специальными средствами для подавления отражений, в случае п-МОП- схем может достигать 3 м. В качестве шины данных, адресной1 шины н шины управления можно применять ленточный кабель из параллельных проводников с расстоянием между ними
— 1,27 мм. Система, содержащая микропроцессор 8085А, работает нормально при длине названных выше шин, не превышающей 1,5 м. При использовании скрученных пар обратный провод присоединяется к логической земле передающей и приемной схем или буферов и соединяется непосредственно с выводами DIP-корпуса (рис. 5.23). Если обратный провод соединяется)
Рис. 5.24. Присоединение сигнальной линии (а) через одно сопротивление к точ* ке -VUb и через другое сопротивление — к земле. На осциллограмме (6) каждое деление по горизонтали соответствует 200 нс, а по вертикали—2 В.
с другими точками земли, могут возникнуть нежелательные связи и перекрестные помехи. Для скрученных сигнальных линий, присоединяемых к маломощным ТТЛШ-схемам, этот способ применим вплоть до длины линий — 1,5 м. Отметим, что и а конце линии можно использовать только одну схему.
Для более длинных сигнальных линий (вплоть до — 6 м) часто применяется способ, по которому линия передачи управляется ТТЛ-схемой или буфером, а на"конце линии включается нагрузка с сопротивлением 130 Ом. Это сопротивление является причиной того, что высокий уровень понижается (по сравнению с уровнем в ТТЛ- и маломощных ТТЛШ-схемах с каскадным выходом) и лишь ненамного превышает верхний порог прием-
б
Рис. 5.25. Схема SN7438 с разомкнутым коллектором (а), обеспечивающая управляющую мощность, достаточную для работы с сигнальной линией, ко* торая нагружена на сопротивление 130 Ом. На осциллограмме (б) каждое деление по горизонтали соответствует 200 нс, а по вертикали — 2 В.
дика. В этой ситуации необходимо использовать дополнительное нагрузочное сопротивление, подключенное к точке + ^з (рис. 5.24). Оба сопротивления, включенные параллельно, дают полное сопротивление нагрузки 130 Ом.
Среди ТТЛ-схем имеются буферы с открытым коллектором, -которые обеспечивают на выходе ток 48 мА. С помощью таких буферов можно непосредственно возбуждать линию из скрученных пар, нагруженную на 130 Ом (рис. 5.25).
Маломощные ТТЛШ-буферы с открытым коллектором допускают максимальный ток до 24 мА, поэтому здесь опять требуется использовать комбинированную нагрузку, состоящую из двух сопротивлений. Мы можем ограничиться малым выходным током, как и в случае ТТЛ-схем с каскадным выходом, включая на конце сигнальной линии два нагрузочных сопротивления, которые вместе составляют 130 Ом. Одно сопротивление подключается к точке +^в, а другое—к земле, как показано на рис. 5.26. Высокий уровень в этом варианте достигает +3 В. ♦
Рис. 5.26. Нагрузка сигнальной линии на два сопротивления, одно из которые присоединено к точке +Уз, а другое — к логической земле.Рис. 5.26. Нагрузка сигнальной линии на два сопротивления, одно из которые присоединено к точке +Уз, а другое — к логической земле.
Рис. 5.26. Нагрузка сигнальной линии на два сопротивления, одно из которые присоединено к точке +Уз, а другое — к логической земле.
Рис. 5.26. Нагрузка сигнальной линии на два сопротивления, одно из которые присоединено к точке +Уз, а другое — к логической земле.
Непостоянство волнового сопротивления вдоль линии, которое возникает, когда в сигнальную линию включается один или- несколько разъемов, проявляется в виде отражений. Когда волновой фронт проходит участок с более высоким или более низким волновым сопротивлением, часть энергии волны возвращается на вход, где создается положительный или отрицательный- перепад напряжения. Однако эти возмущения не столь значительны, чтобы причинить какой-либо вред.
Кроме того, отражения могут возникать в сигнальных линиях там, где в разных точках вдоль линии включены ответвления, ведущие к схемам или буферам. Изменение волнового сопротивления, которое возникает на входе схемы или буфера, приводит к отражениям, проявляющимся в виде осцилляций на фронте или вершине импульса. При этом также наблюдается- небольшое изменение формы логического сигнала, которое, однако, ии на что не влияет. Наконец, источником паразитных осцилляций на фронте и вершине логического сигнала могут
Фис. 5.27. Отражение в линии связи, не нагруженной на волновое сопротивление.
быть неоднородности волнового сопротивления скрученной пары.
Триггеры и одновибраторы также реагируют на помехи, которые возникают при отражениях на выходе. Обычно после этих схем включаются буфер, вентиль или инвертор, выход которых нагружается на длинную сигнальную линию. Сигналы от триггеров н одновибраторов подавать на разъемы без промежуточной схемы типа буфера ни в коем случае нельзя.
Выходные сигналы управляющих буферов и передатчиков, нагруженных длинной линией, для других целей использовать нельзя, т. к. если к выходу буфера или передатчика подключена сигнальная линия и в ней имеют место отражения, искаженный выходной сигнал не будет уже совпадать с тем сигналом, который требуется для управления соответствующим вентилем или буфером (как, например, это видно из рис. 5.27). Время прохождения сигнала через изолированную сигнальную линию -составляет примерно 5 нс/м и в зависимости от частоты сигнал^ «оно увеличивается при переходе к скрученной паре до 4,5—•
120 нс/м1). Чем выше частота, тем меньше время прохождения. Время нарастания и спада сигналов в логических схемах из рассмотренных в гл. 4 семейств равно 5 и 1,5 нс соответственно. Это означает, что, если на выходе маломощной ТТЛШ-схе- мы сигнальная линия будет короче 0,5 м, возникающие отражения появятся на фронте сигнала. Действительно, эти отражения видны, когда соответствующие сигналы наблюдаются на экране осциллографа.
Передающие и приемные схемы должны быть устойчивыми к выбросам, возникающим вследствие отражений. Входы различных ТТЛ-, а также КМОП-схем снабжены диодными ограничителями, которые защищают эти схемы от вредного воздействия названных выше помех. Кроме того, эти диоды быстро гасят ■отраженную энергию, что приводит к стабилизации режима работы сигнальной линии.
Осцилляции
После отражений в сигнальных линиях наблюдаются паразитные осцилляции, которые иногда называются «звоном». Каждая сигнальная линия обладает индуктивностью и паразитной •емкостью относительно земли, которые образуют колебательный контур, возбуждаемый под действием импульсного сигнала. Мы называем колебания этого контура осцилляциями; они наблюдаются в случае сигналов высокого и низкого уровней (рис. 5.28).
Отражения и осцилляции представляют собой в принципе .одно и то же явление, за исключением того, что в случае отражений колебательный контур образуется из длинного резонирующего проводника (возникают стоячие волны), а при осцилляциях этот контур образуется из индуктивности короткого соединительного проводника и емкости относительно окружающих элементов и паразитных емкостей, которые возникают в присоединяемых схемах (3 пФ на каждый вход). Как в случае отражений, так и в случае осцилляций речь идет о возбуждении затухающей бегущей волны с частотой повторения импульсного сигнала. Всякий раз, когда появляется импульс, в линии передачи или колебательном контуре возбуждаются затухающие колебания. Амплитуда и длительность колебаний определяются добротностью этого паразитного контура и крутизной импульсного фронта.
и Зависимость от частоты появляется по той причине, что из-за конечной величины сопротивления проводника и сопротивления изоляции волновое сопротивление является комплексной величиной, и поэтому скорость движения волнового фронта зависит от частоты. — Прим. ред.
/I
В
о
Рис. 5.28. Резонирующая сигнальная линия, нагруженная на относительнабольшую паразитную емкость.
В резонансе входной импеданс уменьшается до небольшой величины. Напряжение на паразитной емкости обычно колеблется С увеличением паразитной емкости резонанс* возникает при более низких частотах, поэтому осцилляции наблюдаются в более коротких сигнальных линиях. Незатухающие колебания возникают, когда частота сигнала- импульсного генератора становится равной резонансной частоте паразитного контура. Осциллограмма относится к LC-схеме, которая является нагрузкой ИС 74LS37 с каскадным выходом (24 мкА). Здесь возникают два типа осцилляций — на высоком уровне- из-за параллельного Д5С5-хонтура и на низком уровне из-за последовательного LsCp-koh- тура. Для спадающего фронта последовательный контур управляется «жестче». чем дл» нарастающего фронта, что хорошо видно из формулы для расчета амплитуды осцилляций
Если длительность фронта импульса tr известна, можно легко рассчитать максимальную частоту, присутствующую в нем- <U^~Wtryv
Осцилляции возникают также, если паразитный контур имеет резонансную частоту, лежащую в диапазоне между частотой повторения импульса и ^макс- Для маломощных ТТЛШ-схем
‘> Она совпадает с максимальной частотой, возбуждение которой возможно. — Прим. рей..j
33Рис. 5 29. "Осцилляции, возникающие в участке сигнальной линии, нагруженном на паразитную емкость.Рис. 5 29. "Осцилляции, возникающие в участке сигнальной линии, нагруженном на паразитную емкость.
3
3
Рис. 5 29. "Осцилляции, возникающие в участке сигнальной линии, нагруженном на паразитную емкость.
Рис. 5 29. "Осцилляции, возникающие в участке сигнальной линии, нагруженном на паразитную емкость.
/макс ~ 32 МГц, а ДЛЯ обычных ТТЛШ-СХеМ /макс ~ 96 МГц. Таким образом, неудивительно, что короткая линия связи, соединенная с ТТЛ-схемой, может возбудиться.
На рис. 5.29 показана импульсная схема, к которой присоединена короткая сигнальная линия, представленная в виде
последовательно включенных L и С. Такой последовательный контур является хорошей моделью сигнальной линии, нагруженной на паразитную емкость, основную часть которой составляет входная емкость присоединенной схемы.
Связь между осцилляциями и отражениями является вполне очевидной, как следует из временных диаграмм, однако сильная зависимость импеданса последовательного резонансного' контура от частоты означает, что частота выбросов и провалов- должна совпадать с частотой резонанса.
Передний и задний фронты импульса на входе последовательного контура обычно имеют большую крутизну, так как. АС-контур ведет себя на частотах, отличных от ;рез, как элемент с высоким импедансом, благодаря чему амплитуда импульса на входе LC-цепочки не уменьшается по сравнению с исходной величиной Ug. Однако на выходе АС-цепочки эти частоты подавляются, в результате чего фронты становятся более пологими. На вершине и пьедестале импульса возникают затухающие колебания с частотой, равной ;рез.
Осцилляции можно подавлять, уменьшая добротность Q паразитного контура за счет применения скрученных пар и обратных шин, располагаемых параллельно сигнальным шинам на печатной плате. Обратные шины могут быть выполнены в виде параллельных лнннй, соединенных с логической землей. При размещении обратной шины вдоль сигнальной линии уменьшается индуктивность линии и увеличивается емкость. Из формулы Zk—^LIC следует, что волновое сопротивление такой линии уменьшается по сравнению с Zb для отдельного проводника. Уменьшается также добротность, а вместе с ней и величина выброса. Ясно, что нельзя допускать, чтобы амплитуда осцилляций превышала пороговые значения логических уровней напряжения и могли происходить переключения логических схем, присоединенных к соответствующей сигнальной линии.
Мы уже говорили выше, что вероятность возбуждения осцилляций в линии связи возрастает с ростом крутизны фронта сигнала. Поэтому осцилляции доставляют много забот там, где применяются быстрые логические ТТЛШ- и усовершенствованные ТТЛШ-семейства.
Осцилляции менее заметны в ТТЛ- и маломощных ТТЛШ- схемах; поэтому в них обычно не требуются какие-то специальные меры для их устранения. В логических схемах общего типа с применением КМОП-элементов осцилляции не наблюдаются вообще. В ТТЛ- и маломощных ТТЛШ-схемах они не создают проблем, если длина сигнальной линии не превышает ~25 см. Собственная частота колебаний линий связи длиной <25 см слишком высока, чтобы возбуждались паразитные колебания < иа фронтах с крутизной, характерной для ТТЛ- и маломощных
ТТЛШ-схем. Гармоники с частотой, равной собственной частоте линии, в импульсном сигнале не наблюдаются.
Существует еще одна возможность уменьшения добротности — использование ферритовой шайбы, включенной в сигнальную линию (рис. 5.30). Подобная ферритовая шайба из материала с высокими потерями обеспечивает затухание, в результате которого осцилляции исчезают. Часто с помощью феррито-
Рис. 5.30. Ограничение осцилляций с помощью ферритовой шайбы.
вой шайбы можно полностью устранить осцилляции. Проблему осцилляций можно всегда решить, регулируя режим запуска логических схем, т. е. используя полезный сигнал после того, как процессы в линии передачи полностью завершатся. Конечно, это приводит к дополнительной задержке и может повлиять на скорость обработки данных, т. е. на скорость работы системы в целом. Последнее противоречит нашему стремлению к увеличению скорости обработки данных при использовании быстрой логики. Если мы хотим максимально выгодно применять быструю логику, нам придется оптимизировать и монтаж.
Передача сигналов на большие расстояния
Для передачи сигналов на расстояния более 6 м применяются специальные линейные передатчики и приемники. Известны симметричные и несимметричные линии связи. Электрические спецификации для таких линий большой длины составлены Ассоциацией промышленных электронных фирм в виде стандартов RS423 и RS422. Симметричные линии используются на максимальных расстояниях до 1200 м, особенно в тех случаях, ког-
Несимметричная линия связи
Передатчик (скрученная лора) Приемник
Un -Разность напряжений меж О у землей передатчика и землей приемника
Рис. 5.31. Несимметричная линия связи по стандарту RS423"
Симметричная линия связиСимметричная линия связиПередатчик (скрученная пара) Нагрузка ПриемникПередатчик (скрученная пара) Нагрузка ПриемникиЙ-Разнаать напряжений между землей пере датчика и землей приемникаRr-Сопротивление нагрузкииЙ-Разнаать напряжений между землей пере датчика и землей приемникаRr-Сопротивление нагрузкиРис. 5.32. Симметричная линия связи по стандарту RS422Рис. 5.32. Симметричная линия связи по стандарту RS422
Симметричная линия связи
Симметричная линия связи
Передатчик (скрученная пара) Нагрузка Приемник
Передатчик (скрученная пара) Нагрузка Приемник
иЙ-Разнаать напряжений между землей пере датчика и землей приемника
Rr-Сопротивление нагрузки
иЙ-Разнаать напряжений между землей пере датчика и землей приемника
Rr-Сопротивление нагрузки
Рис. 5.32. Симметричная линия связи по стандарту RS422
Рис. 5.32. Симметричная линия связи по стандарту RS422
да внешние наводки из-за наличия емкостных и индуктивных связей могут влиять на передачу сигналов. При передаче данных, где такие помехи не столь существенны, в основном применяются несимметричные линии. Однако и для этих линий максимальная длина по стандарту RS423 составляет 1200 м.
Несимметричные сигнальные линии более чувствительны к наводкам, чем симметричные линии, за счет связей в линии передачи. Оии применимы до частот 100 кГц, а симметричные — до 10 МГц.
На рис. 5.31 показана несимметричная сигнальная линия, а на рис. 5.32 — симметричная линия. В обеих линиях используется одни приемник с дифференциальным входом, предназначенным для исключения общей для двух линий составляющей шума, т. е. помех с одинаковыми фазой и амплитудой на сигнальной и обратной шинах. В обеих линиях связи общая шина заземления не используется в качестве обратной шины, поэтому
перекрестные помехи в них не играют роли.
Что касается передатчика, то в несимметричной линии используется управляющая схема с одним оконечным выходом, а в симметричной •— выходная схема, вырабатывающая два симметричных сигнала в противофазе. Согласно стандартам RS422 и RS423, нагрузка линии может быть произвольной. При передаче данных с низкой скоростью, когда крутизна фронта не
Рис. 5 33 Влияние сопротивления нагрузки RT на форму сигнала на входе приемника.
а — Sr=2Z6; б - RT=Zk; в — Rr<Zk.
■критична и случайное превышение порогов за счет отражений не оказывает влияния на переключение схем, линию можно не нагружать.
Для большинства передающих и приемных схем линию связи можно нагрузить достаточно большим сопротивлением RH, что почти не приводит к отражениям. Наоборот, небольшое сопротивление RK влияет на параметры сигнала. Из приведенных на рис. 5.33 осциллограмм видно влияние сопротивления нагрузки RT (Rt=Rh) на форму сигнала на входе приемника. В данном случае была исследована линия связи длиной 30 м, к которой подключались передатчики типа 9638 и приемники типа 9637А фирмы Fairchild.
Из осциллограмм следует, что если Rr = 2Zfe) сигнал на выходе линии передачи почти не изменяется. Виден только эффект
Рис. 5-34. Влияние длины линии связи со скрученной парой на форму сигнала^ на входе приемника.Осциллограммы а и в — для входа передатчика типа 9638 (2_В/см); осциллограммы б- и г — дЛЯ дифференциального входа приемвика тапа 9637А (5 В/см); каждое деление сетки1 по горизонтали соответствует 2 мкс/см.Использованы передатчик и приемник фирмы Fairchild. Сигнальная линия нагружена не на волновое сопротивление, что особенно важно ппи большой длине кабеля, Длины- кабелей в случаях а, б, в и г равны 10. 300. 600 и 1200 м соответственно.Рис. 5-34. Влияние длины линии связи со скрученной парой на форму сигнала^ на входе приемника.Осциллограммы а и в — для входа передатчика типа 9638 (2_В/см); осциллограммы б- и г — дЛЯ дифференциального входа приемвика тапа 9637А (5 В/см); каждое деление сетки1 по горизонтали соответствует 2 мкс/см.Использованы передатчик и приемник фирмы Fairchild. Сигнальная линия нагружена не на волновое сопротивление, что особенно важно ппи большой длине кабеля, Длины- кабелей в случаях а, б, в и г равны 10. 300. 600 и 1200 м соответственно.
Рис. 5-34. Влияние длины линии связи со скрученной парой на форму сигнала^ на входе приемника.
Осциллограммы а и в — для входа передатчика типа 9638 (2_В/см); осциллограммы б- и г — дЛЯ дифференциального входа приемвика тапа 9637А (5 В/см); каждое деление сетки1 по горизонтали соответствует 2 мкс/см.
Использованы передатчик и приемник фирмы Fairchild. Сигнальная линия нагружена не на волновое сопротивление, что особенно важно ппи большой длине кабеля, Длины- кабелей в случаях а, б, в и г равны 10. 300. 600 и 1200 м соответственно.
Рис. 5-34. Влияние длины линии связи со скрученной парой на форму сигнала^ на входе приемника.
Осциллограммы а и в — для входа передатчика типа 9638 (2_В/см); осциллограммы б- и г — дЛЯ дифференциального входа приемвика тапа 9637А (5 В/см); каждое деление сетки1 по горизонтали соответствует 2 мкс/см.
Использованы передатчик и приемник фирмы Fairchild. Сигнальная линия нагружена не на волновое сопротивление, что особенно важно ппи большой длине кабеля, Длины- кабелей в случаях а, б, в и г равны 10. 300. 600 и 1200 м соответственно.
отражения высокочастотных компонент импульсного сигнала. Видно, что отражения с более низкой частотой подавлены, так как для таких частот ситуация неотличима от случая RT=Zit. Кроме того, виден небольшой выброс, который, вероятно, связан с действием индуктивности в месте ввода линии в приемник. Этот небольшой выброс исчезает при RT = Zk. В таком режиме заметно даже ослабление высокочастотных компонент за счет потерь в соединительном кабеле. Это ослабление проявляется и при ^т=22й, однако здесь оно скомпенсировано за счет падения напряжения на упоминавшейся выше индуктивности ввода в приемник.
Если линия нагружена на Rr, меньшее Z^, возникает отрицательный отраженный импульс напряжения, который возвращается к передатчику. Об этом свидетельствуют искажения первой ступеньки, которые отчетливо видны на осциллограмме»
Рис. 5.35. Зависимость скорости передача данных от длины кабеля для несимметричной сигнальной линии из скрученного проводника диаметром 0,5 мм. (Стандарт RS423.)Рис. 5.35. Зависимость скорости передача данных от длины кабеля для несимметричной сигнальной линии из скрученного проводника диаметром 0,5 мм. (Стандарт RS423.)Отраженная волна напряжения снова преобразуется у передатчика в положительную волну, которая по истечении времени* 2т достигает конца линии, где устанавливается напряжение отсечки ~8 В. Тот факт, что отсечка происходит на вершине импульса, следует также из разной формы переднего и заднего фронтов, показанных на рис. 5.33, в. Отсечка происходит и на- низком уровне, так как на этом уровне искажения за счет отражений почти незаметны. Из осциллограмм следует, что если- применить теорию отражений, рассмотренную в предыдущих разделах, то можно прийти к выводу о том, что со стороны передатчика линия возбуждается через сопротивление Rt<Zk.
Рис. 5.35. Зависимость скорости передача данных от длины кабеля для несимметричной сигнальной линии из скрученного проводника диаметром 0,5 мм. (Стандарт RS423.)
Рис. 5.35. Зависимость скорости передача данных от длины кабеля для несимметричной сигнальной линии из скрученного проводника диаметром 0,5 мм. (Стандарт RS423.)
Качество переданного сигнала зависит также от длины сигнальной линии. По мере увеличения длины кабеля растет время, необходимое для достижения конечной величины стационарного уровня напряжения. Если соответствующие задержки учтены, этот эффект не приводит к затруднениям. Однако может случиться так, что при высокой скорости передачи данных стационарное значение за время, равное длительности им
пульса, не достигается (рис. 5.34).
На рис. 5.34 сравниваются входные и выходные сигналы, для кабельных линий разной длины. Отчетливо видно, что при удлинении кабеля растет время, необходимое для достижения- стационарного значения. При длине линии 1200 м время установления стационарного состояния превышает длительность импульса. За время, которое требуется сигналу и отраженным, волнам, чтобы пройти линию, в результате чего на ее выходе устанавливается стационарное значение, передатчик, очевидно, уже возвращается в исходное состояние. За счет лучшего согласования линии на входе и выходе можно уменьшить время, которое требуется для установления на выходе линии стационарного уровня напряжении. Наиболее эффективным средством^ является согласованная нагрузка на конце линии. Помещение согласованной нагрузки в начале линии, конечно, также обеспечивает достижение стационарного уровня напряжения на кон-
це линии, однако отраженная волна может вернуться к передатчику и, если передатчик уже закончил формирование импульса, эта волна исказит новый уровень напряжения.
Из приведенных выше осциллограмм следует, что чем ко- ■роче кабель, тем меньше искажается крутизна фронта сигнала. Даже в отсутствие отражений уменьшение крутизны фронта ограничивает допустимую скорость передачи данных в линии «связи.
На рис. 5.35 и 5.36 приведены зависимости скорости пере- несимметричной и симметричной линий связи. Была использована линия в виде скрученной пары проводников диаметром жилы 0,5 мм, покрытых полихлорвиниловой изоляцией. Приведенные кривые относятся к линиям связи, изготовленным в
‘Рис. 5.36. Зависимость скорости передачи данных от длины кабеля для симметричной сигнальной линии из скрученного проводника диаметром 0,5 мм. (Стандарт RS422.)‘Рис. 5.36. Зависимость скорости передачи данных от длины кабеля для симметричной сигнальной линии из скрученного проводника диаметром 0,5 мм. (Стандарт RS422.)соответствии со стандартами RS423 и RS422.
‘Рис. 5.36. Зависимость скорости передачи данных от длины кабеля для симметричной сигнальной линии из скрученного проводника диаметром 0,5 мм. (Стандарт RS422.)
‘Рис. 5.36. Зависимость скорости передачи данных от длины кабеля для симметричной сигнальной линии из скрученного проводника диаметром 0,5 мм. (Стандарт RS422.)
Зависимости учитывают ослабление высокочастотных компонент импульсных сигналов за счет потерь в линии. При этом предполагалось, что ослабление не -может превышать 6 дБ на полной длине кабеля. Учитыва-
лись потери, связанные с омическим сопротивлением, днэлектрн- •ческие потери и потери, обусловленные скин-эффектом.
Передающие и приемные схемы поставляются разными фир- •мами-изготовителями (например, Fairchild и Texas Instruments). Передающие схемы допускают работу с линиями передач, которые имеют Z&>100 Ом, а также с линиями из скру- -ченных пар проводников с диаметром жил 0,5 мм в полихлорвиниловой изоляции. Сигналы, передаваемые по этим линиям, -имеют параметры, определенные в стандартах RS422 и RS423. Приемники выполнены таким образом, что напряжения сигналов в линии, которые сильно отличаются от нормальных логических уровней напряжения, преобразуются в них так, что пара- -метры сигналов на их выходе становятся совместимыми с ТТЛ- 41 КМОП-логикой.
Если необходимо, в приемнике восстанавливается и форма импульса. Как передающие, так и приемные схемы, предназна-
ценные для работы с длинными линиями связи, имеют гораздо* более сложную структуру, чем буферы и вентили, которые обычно применяются для передачи сигналов на короткие расстояния. Параметры выпускаемых промышленностью схем приведены в» таблице на рис. 5.37.
Крутые фронты сигналов, поступающих из передатчика в линию связи, создают перекрестные помехи в соседних линиях.. Если эти фронты не оказывают влияния на допустимые времена нарастания и спада в конце сигнальной линии, в частности* вследствие потерь высокочастотных компонент сигнала в процессе передачи, крутизну этих фронтов следует уменьшать непосредственно в начале линии. Это уменьшение успешно осуществляется на практике для длинных сигнальных линий, что позволяет уменьшить емкостные перекрестные помехи в начале линии до допустимой величины. Подавление этих помех имеет большое значение особеиио в том случае, когда рядом с передатчиком в начале линии располагается приемник (например, при двунаправленной связи по соседним линиям передачи). Передатчики изготавливаются таким образом, что включение небольшого конденсатора между двумя выводами ИС может привести к заметному уменьшению крутизны фронта. Кроме" того, наличие в конце линии емкостной нагрузки вполне достаточно для подавления всех перекрестных помех.
Запуск схем пологими фронтами
Логические схемы должны запускаться импульсами с достаточно крутыми фронтами. Если крутизна импульса оказывается недостаточной, при прохождении через линейную область усиления в процессе нарастания импульса на его фронте могут возникнуть паразитные осцилляции, которые могут привести к нежелательным переходам в логических схемах. Пологий фронт импульса может быть причиной того, что логическая схема вообще не отреагирует на запускающий сигнал. Так в счетчиках, которые управляются импульсами напряжения промышленной сети, из-за этого могут возникнуть трудности. Дело в том, что из сети в схему поступают импульсы с частотой повторения 50 Гц и крутизна фронта этих импульсов может быть- недостаточной для запуска счетчика. Для увеличения крутизны импульсов можно использовать дополнительный инвертор или» вентиль, включенный между управляющей схемой и цифровым* счетчиком, что в большинстве случаев приводит к удовлетвори* тельному решению задачи.
Стан Оорт ПО 423
ПередатчикСкругенная параПриемник
Длина каделя,м Скорость, бит/с
10010s
100010*
1200Ю3
Стандарт RC42Z
ПередатчикСкругенная параПриемник
Длина кабеля, м Скорость, бит/с
12Ю7С
120Ю6
120010s
Рис. 5.37. Промышленные передатчики и приемники для линий связи из скрученных проводников диаметром 0,5 мм. (Стандарты RS422 и RS423.)
Передача сигналов через разъемы
При передаче логических сигналов через разъемы лучше 'использовать сигналы низкого уровня. При размыкании разъема в соответствующей сигнальной линии обычно появляется напряжение высокого уровня.
В случае сигналов низкого уровня размыкание разъема не инициирует никаких процессов, что бывает полезным при проведении испытаний схем, а также исключает возможность того, что после извлечения из гнезда какого-то разъема или печатной «платы произойдет самопроизвольное включение электромоторов, насосов и других исполнительных устройств, которое может привести к аварии. Кроме того, в подобной ситуации неплотный контакт между элементами разъема также не приведет ни к ка- «им нежелательным последствиям. *
Передатчики
Приемники
Две ИС в одном корпусе DIP
Четыре ИС в одном корпусе DIP
Две ИС в одном корпусе DIP
Четыре ИС в одном корпусе DIP
цА9636А
SN75186
SN75187
цА9637А
AM26LS32A
МС3486
SN75173
SN75175
SN75158
SN75179 цА9638
SN7515I
SN75153
AM26LS31
МС3487
SN75172
SN75174
цА9637
AM26LS32A
МС3486
SN75173
SN75175
Продолжение рис. 5.37.
Соединение выходов схем с землей и питанием
При проведении испытаний иногда требуется закорачивать выход схемы на землю, что допускается на короткое время в схемах большинства логических семейств. Запрещено непосредственное соединение выхода схемы с шиной питания. Такое соединение будет означать, что если нижний транзистор в оконечном каскадном выходе отперт, то ои и вместе с ним схема выйдут из строя.
Управление КМОП-схемами от низкоомного генератора
На входе КМОП-схем обычно устанавливается диод, ограничивающий входное напряжение уровнем напряжения питания. Применение такого диода может привести к нежелательным по-
следствиям, если схема управляется от низкоомного генератора импульсов и напряжение питания на схему не подано.
В частности, если напряжение питания отсутствует, ограничивающий диод, присоединенный к точке +^в, будет не заперт. Через него течет ток, который ограничивается только внутренним сопротивлением генератора импульсов. Если это сопротивление мало, входной ток может быть очень большим и, проходя через ограничивающий диод или внутренние проводники, разрушит соответствующую ИС. Поэтому рекомендуется с помощью последовательно включенного сопротивления ограничивать входной ток до допустимого предела.
Соединение источников питания
В ряде случаев требуемое напряжение питания обеспечивается двумя источниками питания, включенными последовательно. Такое включение может привести к нежелательным результатам, если один из источников питания выходит из строя.
Рис. 5 38. Выход из строя одного из последовательно включенных источников питания.
На рис. 5.38 показана такая ситуация. Если нижний источник питания вышел из строя, схема А будет запитана через схему В в обратном направлении, т. е. ее «плюс» становится «минусом», н наоборот, со всеми вытекающими отсюда последствиями. При последовательном включении источников питания из соображений безопасности рекомендуется параллельно выводам этих источников включать диоды, как показано штриховыми линиями на рис. 5.38.
Открытые входы
Мы уже говорили выше, что ие рекомендуется оставлять неиспользуемые входы в «подвешенном» состоянии. Открытые входы чувствительны к помехам и могут влиять на надежность работы логических схем.
В зависимости от функции логической схемы открытый вход необходимо соединять либо с логической землей, либо с напряжением высокого уровня. В КМОП-схемах роль напряжения высокого уровня может выполнять напряжение питания -\-Ub- Для ТТЛ-схем между точкой 4-1/s и соответствующим входом необходимо включать резистор с сопротивлением 1 кОм. В логических схемах с многоэмнттерным входом также требуется использовать последовательно включенное сопротивление. Можно ■объединить несколько открытых входов и соединить их через одно сопротивление 1 кОм с точкой -\-Ub-
Соединение открытого входа с точкой -VUB само по себе не вызывает возражений, если бы не то обстоятельство, что на шину питания могут наводиться импульсы помех, амплитуда которых превышает напряжение пробоя р—«-переходов, отделяющих схему от подложки, в результате чего схема выходит из ■строя. Соединение неиспользуемых входов с рабочими входами приводит к тому, что соответствующая сигнальная линия нагружается на большую емкость, в результате чего возрастает вероятность возникновения осцилляций. Кроме того, за счет дополнительной емкости снижается резонансная частота соответствующей сигнальной линии, что облегчает ее возбуждение.
Импульсы помехи
Другое явление, с которым мы часто сталкиваемся в логических схемах — это появление остроконечных импульсов помехи («иголок»), возникающих вследствие недостаточной синхронности сигналов при прохождении через схемы. Происхождение этих импульсов можно пояснить следующим примером. Допустим, что у нас имеется счетчик, который реализует повторяющиеся отсчеты от 0 до 7 (см. т. 2, гл. 4). Двоичные коды состояний такого восьмеричного счетчика показаны на рис. 5.39».
11 Такой счетчик состоит из последовательно соединенных триггеров в так называемом счетном режиме, когда изменение состояния последующего триггера инициируется каждым вторым импульсом от предыдущего триггера.— Прим. ред.
Если мы хотим запустить некоторое устройство в тот момент, когда счетчик находится в десятичном состоянии 0, то нужно начать с декодирования этого состояния с помощью соответствующего дешифратора. При этом мы ожидаем, что сигнал запуска появится только в этом состоянии и не появится в любой другой момент счетного цикла.
Десятичноесостояние
—Требуемый ко О—Требуемый ко ОООО0 0 1ООО0 0 1Импульс помехиИмпульс помехило«2ло«2Импульс помехиИмпульс помехиО
—Требуемый ко О
—Требуемый ко О
ООО
0 0 1
ООО
0 0 1
Импульс помехи
Импульс помехи
ло
«2
ло
«2
Импульс помехи
Импульс помехи
/
2
5
4
5
6
1
Рис. 5.39. Двоичные коды состояний восьмеричного счетчика.
Выходные цифровые сигналы триггеров ДО, Д1 и Д2 несинхронны, т. е. их переключающие фронты не совпадают. При дешифрации определенного состояния счетчика, в данном примере десятичного состояния 0, этот эффект может привести к тому, что в других состояниях счетчика появятся небольшие импульсы помех. Здесь это происходит в состоянии счетчика «4».
В счетчике этого типа при переходе из состояния 3 в состояние 4 на короткое время снова возникает десятичное состояние 0, так как сначала триггер До возвратится из 1 в 0, после чего триггер Д; из 1 в 0 и, наконец, Д2 будет переведен из состояния 0 в состояние 1. В тот момент, когда До=Д1 = 0 и триггер Д2 еще не перешел из 0 в 1, возникает десятичное состояние 0 (До= Д1 = Д2 = 0), что приводит к появлению на выходе дешифратора паразитного остроконечного импульса.
Такой импульс обычно настолько короток, что его невозможно увидеть на экране осциллографа, однако он может, например, запустить или сбросить на нуль какой-нибудь триггер. Эти импульсы трудно обнаруживать, так как они настолько коротки, что запускают логические схемы не всякий раз, когда появляются.
Монтаж в стойках
На рис. 5.40 показан образец монтажа сигнальных линий и линий питания ИС. Гипотетические схемы размещены на пяти печатных платах типа Еврокарта, которые соединяются между собой через разъемы европейского стандарта, размещенные на задней панели. Напряжение питания подается иа платы через автономные вертикальные электрические шины (Mektron) от центрального блока питания как для аналоговой, так и для цифровой электроники. Этот блок располагается в нижней части стойки и имеет многоточечную систему заземления. Так как земля жестко связана с шиной питания, электрические шины обладают ничтожно малой индуктивностью и не образуют петель, в которых могли бы иметь место наводки. Каждая плата связана гибкой шиной заземления с рамой стойки. Необходимые сигнальные линии между платами выполнены с помощью скрученных пар из проводников с диаметром жил 0,5 мм.
Цифровая электроника управляет работой мощных выходных электронных схем, в состав которых входят мощные транзисторы, симисторы, реле и другие элементы. В этом случае линии управления выполняются также из скрученных пар.
Если при использовании скрученных пар возникают сильные перекрестные помехи через шину заземления или же излучательные помехи (внутренние электромагнитные наводки), можно использовать дополнительную экранировку в виде пластмассовой оболочки с внутренним слоем металлической оплетки. Для этой цели пригодна трубчатая оболочка с застежкой «молния», сквозь которую не нужно протаскивать проводник, так как в исходном состоянии она раскрыта и в нее можно уложить проводники. После их укладкн оболочка стягивается в трубку с помощью застежки «молния», для чего используются специальные монтажные щипцы. Некоторые фирмы-изготовители, например Superflexit и Reiku (ФРГ), заменяют застежку «молнию» двумя полосками пластика с зацепляющимся покрытием на поверхности. После укладки проводников края полосок прижимаются друг к Другу и образуют закрытую трубчатую оболочку. Эти оболочки имеют внутри плетеный экран (металлическую сетку) и по ширине пригодны для помещения в них плоского кабеля (рис. 5.41).
Этот дополнительный экран следует соединить с обеих сторон с заземленной точкой DIP-корпуса через отдельный проводник или шину. Последний вариант используется в том случае, когда DlP-корпус смонтирован на печатной плате. Экран такого типа ие соединяется с общей шиной заземления. Обратный ток течет через экран, а не через шину заземления, даже если шина имеет более низкое омическое сопротивление, чем экран.
Кожух
Рис. 5.40. Монтаж сигнальных линий и линий питания ИС в блоке обработки данных.
Он течет через экран за счет индуктивности, так как из-за связи с сигнальным проводником индуктивность экрана будет малой и ток выбирает именно этот путь. Экран уменьшает индуктивные и емкостные паразитные связи, поэтому излучение, направленное наружу, будет отсутствовать. Слабым будет н излучение внутрь экрана, поэтому при таком способе осуществления
Рис. 5.41. Экранировка плоского кабеля.
сигнальной связи мы обеспечиваем минимальные вредные последствия от действия помех и их полей.
Здесь следует также отметить, что экран такого типа наиболее эффективен для защиты от высокочастотных полей. Для защиты от низкочастотных полей следует применять экран из магнитных материалов. Конструкция кожуха также имеет большое значение для экранировки от излучательных помех, направленных наружу или внутрь.
Помехи могут проникать внутрь кожуха через швы и щели, поэтому в кожухе необходимо использовать проводящие уплотнения. Эти уплотнения поставляются фирмами-изготовителями и обычно состоят из гибкой медной сетки, по кромке которой нанесен слой клейкого вещества. Для ВЧ-экранировки кожухов изготавливаются также плоские и круглые уплотнения. На рис. 5.42 схематически показано, как применяются эти уплотнения.
Если, несмотря на дополнительную экранировку, связь между цифровой электроникой и мощными электронными блоками, реализованная с помощью скрученных пар, ненадежна, можно перейти на оптическую связь. Этот способ связи эффективен также и в тех случаях, когда по разным причинам требуется разместить цифровую электронику на большом удалении от электрической сети питания. Логическая и аналоговая шины заземления являются также заземлением и для мощных электрон-
НаклойкоНаклойкоРис. 5.42. Использование проводящих уплотнений для сокочастотных помех.Рис. 5.42. Использование проводящих уплотнений для сокочастотных помех.АПробойяции ] клейАПробойяции ] клейнаклейканаклейкаНпклаОкОНпклаОкОзащиты систем от вы-защиты систем от вы-
Наклойко
Наклойко
Рис. 5.42. Использование проводящих уплотнений для сокочастотных помех.
Рис. 5.42. Использование проводящих уплотнений для сокочастотных помех.
АПробойяции ] клей
АПробойяции ] клей
наклейка
наклейка
НпклаОкО
НпклаОкО
защиты систем от вы-
защиты систем от вы-
ных блоков, соединенных с рамой стойки, на которой предохранительное заземление обычно выведено под винт диаметром 3,5 мм.
Применение плоского кабеля
Для передачи одновременно нескольких сигналов между двумя автономными схемами в настоящее время в основном используют плоский (ленточный) кабель. Рассстояние между центрами проводников в мем равно 1,27 мм и этот зазор позволяет закрепить кабель на разъеме с помощью простого прижима. При этом проводники с изоляцией запрессовываются в Y-образные контактные выводы1). Давление этого контакта на проводник достаточно для того, чтобы обеспечить в течение длительного времени надежное соединение. Этот принцип монтажа (рис. 5.43) более подробно рассмотрен в т. 2.
При использовании плоского кабеля в линиях связи между цифровыми схемами важно знать, как этот кабель поведет себя по отношению к перекрестным помехам между двумя сигнальными линиями и как следует присоединять этот кабель к передатчику и приемнику, чтобы отражения были минимальными. Важно также зиать, каким образом будет искажаться крутизна фронта импульсного сигнала при передаче по такому кабелю.
о При этом К-образные выводы прорезают изоляцию и образуют контакт с внутренней жилой. Это хорошо видно в левой части рис. 5.43. — Прим, ред»
Рис. 5.43. Принцип монтажа кабеля с удалением изоляции. В один прием (прижим) конец плоского кабеля запрессовывается в нижний элемент разъема. Y-образный контакт более детально показан слева над штырьком, являющимся элементом печатного монтажа. Держатели могут также иметь форму крючка.
Плоский кабель выпускается в нескольких вариантах, например в виде кабеля с параллельным размещением проводников в оболочке, в виде кабеля со скрученными парами проводников в ленте и в виде кабеля с параллельно расположенными проводниками и с медной экранирующей сеткой на одной из поверхностей кабеля, которая называется заземленной плоскостью. Эта сетка используется также в качестве обратной сигнальной линии связи.
Что касается экранировки и обратных линий в нормальном плоском кабеле, то в нем имеется достаточное число жил для того, чтобы каждый сигнальный проводник всегда имел обратный или экранирующий проводник или даже несколько обратных проводников, которые соединяются с логической землей соответствующих DIP-корпусов как в передатчике, так и в при-
5 я £3 5Й
1 ।
о^
Чм
2 к -и с = у
5s ” с. о
Ш х
ЮСОxfxt--у-in04СО—1 ос -^ 04 о
СОСОLOLOLOiOСОСОСО^^СОСО
xfxt-Ю1Д1Пxf-fintn Ю Ю xf Т
ё ё л •§.
= = =
СО in <£> 04 СО 1П СО Ш со со со СО СО О Ь- Ш со со СП со со in tn XT со ио —' о о о" о' о' о о о о о о о
is в = и
ю
—ОЩСчОЮОсо04сосососо
ИVG>ООсоС4ШСОсосоС404xf
6
ininininincoinоinшшоо
Г-04b-h-ь-юа—СОСОСОшо
h t™ о о, к
СО
СО фсо, со — 99 со 1 СО оо и о и О ”UI О О О СО СО О| col col со СО СО о 1 со | СО1 со со
к
3
о
х р ti v о со х о а ^ о ” X ои m х ^ а
ASSESS”§g”oS®SS” S §
С —- со 1—1 — соU, — со С со со С — соG г— со
к5л и §к
и 5ио
С' 2о —»sf;„
си ,5 юооо §
л Е ГУ Ю та
С Уs 2 2SO“ 2 vS
= 5g « §x 955= « §*| §
§=§3=§s§3=§3i
■4 ^14 К e-4 ^кч К ь4 4
ECСОcc
емнике. На рис. 5.44 приведена таблица параметров плоских кабелей с параллельным расположением проводников, кабелей со скрученными парами и кабелей с параллельными проводниками и изолированной медной экранирующей сеткой на одной из поверхностей кабеля. Из таблицы видно, как изменяются параметры линий связи, если мы окружим сигнальный проводник одним или несколькими обратными проводниками. Данные приводятся для различных возможных конфигураций проводников.
Если мы поместим сигнальный проводник между двумя обратными проводниками, из таблицы параметров найдем, что емкость на единицу длины увеличится, а индуктивность на единицу длины уменьшится. Волновое сопротивление Zk—^LjC уменьшится. По мере увеличения Zk скорость прохождения сигнала возрастает, а время прохождения уменьшается. Кроме того, из таблицы следует, что при увеличении диаметра сигнальных проводников Zk уменьшается, а скорость прохождения растет (время прохождения сигнала через линию передачи снижается). На практике перекрестные помехи подразделяются иа помехи на ближнем и дальнем концах линии связи (рис. 5.45). Обе компоненты определяют перекрестные помехи в целом._
Из графика, приведенного на рис. 5.46, следует, что перекрестные помехи на ближнем передающем конце слабо зависят от крутизны фронта передаваемого сигнала. Что касается влияния характеристик плоского кабеля на эти помехи, то плоский кабель с параллельными жилами и заземленной экранирующей сеткой (кривая С на рис. 5.46) обеспечивает минимальный уровень этих помех. Простой плоский кабель с параллельными сигнальными проводниками без заземленной сетки (кривая В на рис. 5.46) подавляет эти помехи менее эффективно, а плоский кабель со скрученными парами (кривая А на рис. 5.46) имеет наименьшую помехоустойчивость.
Графики для перекрестных помех на дальнем конце, приведенные на рис. 5.47, дают совершенно другую картину. Эти помехи сильно зависят от крутизны фронта импульса, н плоский кабель с параллельными сигнальными проводниками без заземленной сетки (кривая В на рис. 5.47) оказывается наименее помехоустойчивым. И в этом случае кабель с заземленной медной экранирующей сеткой оказывается наиболее помехоустойчивым (кривая С на рис. 5.47).
Интересно проследить, как уменьшается амплитуда импульса в зависимости от длительности его фронта при распространении в плоских кабелях указанных выше трех типов. Наихудшие
-<
1нс. 5.44. Характеристики плоских кабелей разных типов. Расстояние между жилами равно 1,27 мм.
ближний конец
Дальний конец
л л л л л । Управляемая лилия
VYVVv I 5м
Вход (импульс)
Управляющая линия
ВыхоСНимпульс)
Рис. 5.45. Измерительная схема для определения перекрестных помех на ближнем и дальнем концах. Линия «настраивается» с помощью регулируемых сопротивлений. Сопротивление, включенное последовательно с импульсным генератором, имеет величину Ди (обратное согласование).
Рис. 5.46. Перекрестные помехи на ближнем конце.
А — плоский кабель со скрученными парами (конфигурация ЗС); В—плоский кабель с параллельными жилами (конфигурация ЗС); С — плоский кабель с экранированной сеткой (параллельные жилы, конфигурация ЗСз).
свойства имеет плоский кабель с экранирующей сеткой (кривая С на рис. 5.48), однако при более пологих фронтах передаваемого импульса различие между кабелями разных типов становится менее заметным.
Наконец, на рис. 5.49 показан график, который характеризует ухудшение крутизны фронта импульса. При длительности
Рис. 5.47. Перекрестные помехи на дальнем конце.
Л — плоский кабель со скрученными парами (конфигурация 30; В — плоский кабель «с параллельными жилами (конфигурация ЗС), С — плоский кабель с экранированной сеткой (параллельные жилы, конфигурация ЗСЭ).
фронта входного импульса менее 5 нс наибольшее ухудшение крутизны фронта имеет место в плоском кабеле с заземленной сеткой, а в плоских кабелях со скрученными парами и параллельными проводниками это ухудшение крутизны одинаково.
Представленные в этом разделе данные для плоских кабелей определены опытным путем и дают информацию, вполне достаточную для предварительного выбора необходимого кабеля. Однако мы рекомендуем проводить дополнительные испытания выбранного кабеля в конкретной логической схеме или системе.
На рис. 5.50 приведены осциллограммы импульсов перекрестных помех на ближнем (Д) и дальнем (5) концах параллельной сигнальной линии. При измерениях применялся плос-
Рис. 5.48. Уменьшение напряжения импульса из-за ВЧ-потерь.
Неэкранированный плоский кабель (кривая В) с параллельными жилами дает мини- ^вх-^вых
мальное уменьшение. Уменьшение напряжения=уХ100%.
Рис. 5.49. Ухудшение крутизны фронта.
кий кабель длиной 5 м с расстоянием между центрами проводников, равным 1,27 мм.
Перекрестные помехи иа ближнем конце линии определяются импедансами, действующими в начале линии, и соответствующими токами. В момент, когда волновой фронт поступает на вход линии, неизвестно, как нагружен ее конец (выход). Генератор импульсов воспринимает только волновое сопротивление этой линии. Прямая бегущая волна наводит в обратной линии обратный ток. В линии, возмущаемой помехами, также течет обратный ток и, как следует из рис. 5.51, создает в начале1
Рис 5.50. Перекрестные помехи.
Перекрестные помехи на ближнем конце возрастают, если точка Д заземляется, что соответствует случаю, когда при помощи передатчика линия связи переходит на низкий уровень.
X, — осциллограмма в точке А; Х$ — осциллограмма в точке В.
этой линии положительный импульс напряжения. Этот импульс приводит к тому, что в ее начале также возникает волновой фронт, который перемещается в конец линии.
Как мы уже говорили выше, если нагрузка линии не согласована, после прихода волнового фронта в конец линии возникают разрывы по току и напряжению (рис. 5.52). В случае разомкнутой линии изменяется направление тока i, что приводит к появлению импульса помехи обратного знака. В случае короткозамкнутой линии ток I превращается в 2t, при этом возникает импульс помехи, который имеет тот же знак, что и напряжение в сигнальной линии. В случае согласованной нагрузки импульс помехи снова имеет тот же знак, что и сигнал в линии. В случае перекрестных помех на дальнем конце линии возникают две ситуации в зависимости от того, каким образом нагружена линия (рис. 5.52): при RH<LZk компонента помехи на дальнем конце находится в фазе с приходящей компонентой помехи, пришедшей от ближнего конца, а при RH>Zk эти компоненты находятся в противофазе. При RH = Zk компонента
помехи на дальнем конце имеет нулевую амплитуду и отлична от нуля только компонента помехи, пришедшая от ближнего конца линии. Полный импульс помехи является алгебраической суммой обеих компонент.
Ситуация, когда RH^>Z& (разомкнутая линия), отражена на осциллограмме, показанной на рис. 5.50. Видно, что в обоих случаях импульс перекрестной помехи имеет длительность, равную времени прохождения линии 2т. Импульс помехи, который
Рис. 5.51. Перекрестные помехи на ближнем конце.
Обратный ток в линии с помехами обеспечивает здесь нарастающий импульс помехи, который встречается с волновым фронтом вблизи конца этой линии.
возникает в начале или в конце линии, будет скомпенсирован в зависимости от условий на другом конце линии после того, как волновой фронт пройдет линию до конца и вернется назад.
Если мы исследуем более детально передние фронты импульсов на осциллограмме Х2 (рис. 5.50), обнаружим, что импульсы перекрестной помехи сначала следуют за фронтом управляющего сигнала, однако сразу же по окончании последнего они меняют полярность. Компонента помехи, действующая на ближний конец, достигает дальнего конца чуть раньше, чем там возникает другая компонента помехи. Сказанное указывает на существование разности фаз (различия времен прохождения линии) между компонентой помехи, возникшей в начале линии и достигшей ее конца, и компонентой, возникшей в конце линии в результате разрыва напряжения или тока сигнала, причем вторая компонента в данном случае, очевидно, преобладает.
При более тесном расположении прямой и обратной линий емкостная компонента импеданса увеличивается, а индуктивная
Рис. 5.52. Перекрестные помехи на дальнем конце.
й —Ливия, возмущаемая помехой, разомкнута ^R^Z^; б — линия, возмущаемая помехой, короткозамкнута (/?н=0): в — линия, возмущаемая помехой, нагружена на волновое- сопротивление (,RH=Zli).
уменьшается, в результате чего уменьшается величина Zk и в случае предельно тесного расположения линий сопротивление Z^ становится равным омическому сопротивлению линии. При этом перекрестные помехи исчезают. Как следует из осциллограмм на рис. 5.50, перекрестные помехи в начале и в конце линии не равны между собой, и это различие необходимо учитывать при разработке соответствующей сигнальной линии связи. Перекрестная помеха на дальнем конце, по крайней мере для разомкнутой линии, увеличивается, если точка А на
рис. 5.50 заземлена, а это соответствует случаю, когда линия с помощью передатчика создает в точке А напряжение низкого уровня.
Это является подтверждением упомянутого выше факта, что перекрестная помеха на дальнем конце является алгебраической -суммой перекрестных помех, которые возникают в начале и в конце линии связи. Если мы заземлим начало линии возмущаемой помехой, т. е. ликвидируем компоненту перекрестной помехи на ближнем конце, на выходе линии появится только компонента помехи дальнего конца, и одна только эта компонента на выходе разомкнутой линии будет превышать по амплитуде сумму обеих компонент.
Относительно перекрестной помехи на ближнем конце можно отметить, что наибольшие трудности возникают в случае .двунаправленной связи в одном плоском кабеле, когда передатчики и приемники работают одновременно на разных концах ка- ■беля. При этом передатчик создает помехи на входе преемника в виде интенсивной компоненты перекрестных помех, которая будет тем сильнее, чем более высокоомным будет соответствующий вход приемника.
Основные правила разработки
я монтажа цифровых схем
В заключение мы можем предложить следующие основные правила разработки и монтажа логических схем, которые не- юбходнмо тщательно выполнять па практике.
В цифровых схемах из всех ТТЛШ-семейств необходимо создавать цепи развязки, включая между выводами -VUb и логической землей каждого DIP-корпуса дисковые, монолитные или керамические конденсаторы емкостью 0,1 мкФ. Для ТТЛ-, маломощных ТТЛШ- и КМОП-схем достаточно использовать одни керамический конденсатор емкостью 0,1 мкФ на каждые четыре DIP-корпуса. Напряжение питания каждой печатной платы (Еврокарта) дополнительно сглаживается с помощью танталового конденсатора емкостью 10 мкФ. При подключении развязывающих керамических конденсаторов желательно использовать короткие соединения, так как каждый дополнительный сантиметр длины проводника (1 см=Ю мкГн) снижает эффективность развязки в целом. Одновибраторы и триггеры нз маломощных и усовершенствованных ТТЛШ-, ТТЛШ- и КМОП- семейств, а также передатчики и приемники, подключаемые К кабельным линиям связи, развязываются с помощью одного .конденсатора емкостью 0,1 мкФ на каждый DIP-корпус.
Неиспользуемые входы ТТЛ-схем И-НЕ при положительной логике следует соединять через сопротивление 1 кОм с точкой -VUB. В КМОП-схемах такие входы можно непосредственно- соединять с точкой -VUB. Неиспользуемые входы ТТЛ- И; КМОП-схем ИЛИ-НЕ при положительной логике соединяются, с логической землей (низкий уровень).
Для эффективного подавления перекрестных помех на печатных платах следует использовать сигнальные шины длиной* менее 25 см. Это рекомендуется делать в КМОП-, ТТЛ- и маломощных ТТЛШ-схемах. Расстояние между шинами должно- быть не менее ширины шины. Более длинные соединения выполняются с помощью скрученных пар (1 скрутка или 1 оборот на 1 см). Обратный проводник соединяется с точками логической земли DIP-корпусов.
Рекомендуется всегда связывать одновибраторы с элементами из других логических семейств с помощью буфера или- ннвертора. Одновибраторы и триггеры не следует соединять непосредственно с логическими схемами, размещенными на других печатных платах.
В ТТЛ- и маломощных ТТЛШ-схемах могут возникнуть нежелательные отражения, если длина сигнальной линии превышает 50 см. Для подавления этих помех следует использовать скрученные пары. В усовершенствованных маломощных ТТЛШ- схемах максимально допустимая длина линии составляет 30 см.
Логическая земля на печатной плате должна быть как можно более низкоомной, т. е. для этой цели следует применять короткие широкие шины, которые, где только возможно, соединяются между собой так, чтобы получилась решетчатая структура. Идеальным решением является использование многослойной платы с проводящими слоями, зарезервированными для логической земли и напряжения -VUB. Чтобы лучше использовать пространство, занимаемое широкими шинами заземления, следует применять составные полосковые шины, монтируя их. либо вертикально, либо горизонтально. Полосковые шины описаны в т. 2 (гл. 1), где также рассмотрены методы осуществления соединений.
Логические сигналы на выходах передатчиков или буферов, нагруженных на длинные сигнальные линии, нельзя отождествлять с исходными сигналами передатчика или буфера по таким параметрам, как форма и временные параметры импульса. Форма импульса напряжения может быть искажена за счет отражений, и лишь в согласованной линии связи логические уровни напряжения для состояний 0 н 1 не искажаются.
Логические сигналы нельзя передавать через механические переключатели, если переключающие контакты не имеют покрытия из палладия или золота. Не следует также переда-
вать логические сигналы через разъемы и выводы, не покрытые ■слоем золота (^0,8 мкм золота поверх никелевого слоя толщиной 1,3 мкм).
9. Рекомендуется передавать логические сигналы через разъемы только в виде сигналов низкого уровня. Сигнальные линии связи со стороны приемного конца должны находиться под напряжением высокого уровня, которое обеспечивается с помощью резистора нагрузки, подключенного к точке +^в (1 кОм £ ТТЛ-схемах и 10 кОм в КМОП-схемах).
ИС
Аналог
ИС
Аналог
Серия SN74
Серия К155
SN7430
К155ЛА2
Серия SN74LS
Серия К555
К155ЛА2
Серия SN74S
Серия К.531
SN7433
SN7401
К155ЛА8
SN7437
К155ЛА12
КМ155ЛА8
SN7438
К155ЛА13
SN7402
К155ЛЕ1
КМ155ЛА13
SN7403
К155ЛА9
SN7440
К155 Л Аб
SN7404
К155ЛН1
КМ155ЛА6
SN7405
К155ЛН2
SN74123
КМ155АГЗ
SN7410
К155ЛА4
SN74132
КМ155ЛА4
SN74221
SN7413
К155ТЛ1
NE555
КР1006ВИ1
SN7414
К155ТЛ2
NE556
2ХКРЮ06ВИ1
SN7420
К155ЛА1
9637А
КМ155ЛА1
9638
SN7422
К155ЛА7
р,А9636А
КМ155ЛА7
ИА9637А
SN7426
К155ЛА11
рА9638
SN7427
К155ЛЕ4
SN75151
SN7428
К155ЛЕ5
SN75153
КМ155ЛЕ5
SN75158
SN75159
SN74LS260
К555ЛЕ7
SN75172
SN74LS124
К555ГГ1
SN75173
SN74LS123
К555АГЗ
SN75174
SN74LS132
К555ТЛЗ
SN75175
SN74LSI24
К531ГП
SN75186
SN74LS140
К531ЛА16
SN75187
AM26LS31
AM26LS32A
МС3486
МС3487
Отечественные аналоги интегральных микросхем, упоминаемых в книге
базоваябазовая
базовая
базовая
Антизвоиные диоды 189
Буквенно-цифровые коды 154
Восьмеричный код 152, 153
Генераторы, управляемые напряжением (ГУН) 232
Двоично-десятичные коды 145
Двоично-пятеричный код 150
Двоичное деление 51
— умножение 48
Двунаправленный ключ 216
Деление без восстановления остатка
51
— с восстановлением остатка 52
Дешифратор двоичного кода 36
Диаграмма состояний 128
— Хаффмена 126
Дизъюнктивная нормальная форма
(ДНФ) 109
Динамическая помехоустойчивость
стандартных ТТЛ-схем 282
Диод Шотки 186
Диодная логика 163
Диодно-транзисторная логика (ДТЛ)
164
Дополнения 107
Еврокарта 269
Ждущий мультивибратор 234
Заполняющий код 151
Знаковый бит 42
«Иголки» 307
Избыточные коды 156
Импульсная помеха 259
Инвертор 177
Индикатор полярности 68 ИС NE555 241—243
Карта Карно ПО
для двух переменных 112
пяти переменных 123
трех переменных 114
четырех переменных 116
Каскадный выход 173, 184
Квитирование 140, 141
КМОП-буферы 213
КМОП-инвертор 205
КМОП-схем а 205
— И-НЕ 207
— ИЛИ НЕ 206
Код ASCII 155
— BCD 145
— Грея 148
— Морзе 144
— «1 из 10» 150
— «с избытком 3» 147
Кодирование информации 144
Коды 144
Компилятор 145
Контрольная цифра 157
Конъюнктивная нормальная форма
(КНФ) НО
Короткие замыкания выхода схем 179
Kopnvc D1L 17
— DIP 179
Корпусы ИС 255
Коэффициент разветвления по выходу
18, 166, 189, 202
Кристаллодержатель 258
Логическая земля 259
— схема 6
— функция МОНТАЖНОЕ ИЛИ 183, Логические схемы на МОП-транзисто-' рах 203
Маломощные ТТЛШ-схемы 196
Метод дополнения 43
— удвоения 40, 41
МЭК 17
Насыщенные логические схемы 161
Неиспользуемые входы 178, 188
Ненасыщенные логические схемы 161
Несимметричная линия связи 298
Несинхронизированный мультивибратор 227
Обратное согласование 280
Одновибраторы 237
Осцилляции 293
Открытые входы 307
Отношения эквивалентности 95
Отраженные сигналы 269
Перекрестные помехи 266, 316, 317
Переполнение регистра 56
Плавающая запятая 53
Плоский кабель 312—313 экранировка 311 Положительная логика 18
Полное дополнение 43
Полосковые шины 266
.Помехоустойчивость 166, 168
— КМОП-схем 208
— ТТЛ-схем 174, 175, 201
Понятие логической функции 19
Поразрядное дополнение 43
Представление двоичного числа 39
— десятичного числа 39
Развязка напряжения питания 262, 263
Развязывающий конденсатор 246—
265
Регистр 30
Резисторно-транзисторная логика
(РТЛ) 161
Сдвигающий регистр 86
Семантические символы 99
Семейства ТТЛ-схем 190
Семейство HiNlIL схем 169
7-сегментный код 151
Серия 7400 171
— — базовая ТТЛ-схема 172
Серия ЭСЛ 10000 224
Символ для мультивибратора 85
схемы И 59
или 61
И-НЕ 63
НЕ 62
ИЛИ-НЕ 65
— — триггера Шмитта 85
функции И 17
или 17
— задержки 82
— отрицания 69
Симметричная линия связи 298
Система представления с плавающей запятой 53
Скрученные пары 267, 281, 285
Согласованная нагрузка 280
Спецификация МЭК 117-15А 75
Стандартные ТТЛ-схемы 180
— схемы в КМОП-логике 212
Схема И 58
- И-ИЛИ НЕ 177
— ИЛИ 60
— И НЕ 64
— — с входным триггером Шмитта 2-19—251
положительной логикой 98
— ИСКЛЮЧАЮЩЕЕ ИЛИ 22
— НЕ 61
Таблица истинности 19
Теорема Де Моргана 108
Точность представления чисел 56
Транзистор 158
— Шотки 195
Трапзпсторпо-траизисторная логика (ТТЛ) 171
Трехуровневая логика 183, 185
Триггер 244
— Шмитта 246, 247
ТТЛ-схема И-НЕ с каскадным выходом 172
разомкнутым коллектором 170
— ИЛИ-HE с каскадным выходом 175—176
Усовершенствованная ТГЛШ-схема 198
Ферритовая шайба 297
Функции б\левой алгебры 101
Функция выборки 34
— И 101
таблица истинности 102
— И-НЕ 29, 105
таблица истинности 105
— ИЛИ 102
таблица истинности 103
— ИЛИ-НЕ 29, 106
Шестнадцатеричный код 152, 154
Шина заземления 263
таблица истинности 106
■— кодирования 34
— НЕ 103, 104
Эмиттерно-связанная логика (ЭСЛ)
221
J
ОГЛАВЛЕНИЕ
От редакции 5
Предисловие редактора перевода .6
Предисловие автора 8
Глава 1. Введение в дискретную схемотехнику и двоичное исчисление 10
ВведениеЮ
Элементы цифровых схем н логическиефункции....16
Функции И-НЕ н ИЛИ-НЕ29
Функции запоминания. Методы кодирования (шифрации) информации 29
Сложные функции34
Временные характеристики логическихопераций....37
Двоичное исчисление38
Положительные н отрицательные числа42
Сложение и вычитание двоичных чисел45
Умножение двоичных чисел48
Деление двоичных чисел ....50
Плавающая запятая53
Переполнение 56
Глава 2. Элементарные логические схемы58
СхемаИ58
СхемаИЛИ60
Схема НЕ . 61
СхемаИ-НЕ63
СхемаИЛИ-НЕ64
Описание функций И-НЕ и ИЛИ-НЕ в символах по спецификации milspec 806В55
Сигналы высокого и низкого уровней в символах по спецификации milspec. Индикатор полярности68
Кружок как символ отрицания69
Логические символы по спецификации МЭК117-15А...75
Обозначение зависимостей81
Блоки управления86
Выходные блоки и основные правила условных графических обозначений87
Составление логических схем в символахспецификацииМЭК89
Семантика обозначений98
Булева алгебра в цифровой электронике99
Функциибулевой алгебры101
ФункцияИ (конъюнкция)101
ФункцияИЛИ (дизъюнкция)102
ФункцияНЕ или инверсия(отрицание)103
Функция И-НЕ105
Функция ИЛИ-НЕ' Юб
Дополнения‘Ю7
Постулаты булевой алгебры107
Правила вычислений107
Теорема Де Моргана108
Дизъюнктивная нормальнаяформа(ДНФ)109
Конъюнктивная нормальнаяформа(КНФ)НО
Карта Карно110
Карта Карно для двух входных переменных112
Комбинации большого числа единиц на одной карте...118
Карта Карно с пятью переменными123
Перечень общеупотребительных логических символов..,125
Глава 3.Диаграммы и коды126
Диаграммы Хаффмена и диаграммы состояний ....126
Блок-схемы130
Тактовые сигналы на временных диаграммах. Квитирование133
Представление информации на временной диаграмме...142
Кодирование информации. Коды144
Двоично-десятичные коды . . '145
Код с избытком 3147
Код Грея...148
Код «1 из 10»150
Двоично-пятеричный код .150
Заполняющий код151
7-сегментный код для цифровой индикации151
Восьмеричный и шестнадцатеричный коды152
Буквенно-цифровые коды154
Избыточные коды156
Глава 4. Семейства логических схем 158
Транзистор в качестве элемента схемы158
Резисторно-транзисторная логика (РТЛ)161
3. Диодная логика (ДЛ) и диодно-транзисторная логика (ДТЛ) с дискретными компонентами163
Логические уровни напряжения. Коэффициент разветвления по выходу. Помехоустойчивость .. 166
Высокопомехоустойчивые логические схемы(HiNIL) .. .169
Транзисторно-транзисторная логика (ТТЛ)171
Серия 7400 171
8. Базовая ТТЛ-схема172
Схема И-ИЛИ-НЕ.177
Инвертор177
Неиспользуемые входы в схемах И-НЕ иИЛИ-НЁ .. .178
Короткие замыкания выхода схем относительно земли и положительного напряжения питания179
13.Напряжение питания180
Заземления и развязкипонапряжениюпитания....180
Стандартные ТТЛ-схемыИ-НЕ,ИЛИ-НЕиНЕ....180
Трехуровневая логика183
Маломощные ТТЛШ-схемы186
Логические уровни напряжения, входной и выходной токи 187
4 20. Коэффициент разветвленияпо выходу для маломощныхТТЛШ-схем1894 21. Входные диодные ограничители1894 22. Развязка шины питания1904 20. Коэффициент разветвленияпо выходу для маломощныхТТЛШ-схем1894 21. Входные диодные ограничители1894 22. Развязка шины питания190Неиспользуемые входы логических элементов И-НЕ и ИЛИ-НЕ в маломощных ТТЛШ-схемах188
4 20. Коэффициент разветвленияпо выходу для маломощных
ТТЛШ-схем189
4 21. Входные диодные ограничители189
4 22. Развязка шины питания190
4 20. Коэффициент разветвленияпо выходу для маломощных
ТТЛШ-схем189
4 21. Входные диодные ограничители189
4 22. Развязка шины питания190
23. Семейства 74Н, 74S и 74L190
Новые семейства логических схем в биполярном исполнении 194
25. Совместимость усовершенствованных и маломощных ТТЛШ-
семейств с другими ТТЛ-семействами200
26. Логические схемы на МОП-транзисторах203
27. КМОП-схемы 205
28. Неиспользуемые входы210
29. Стандартные схемы И-НЕ и ИЛИ-HE в КМОП-логике ..212
30. Двунаправленный ключ216
4 31. КМОП-серия 4000В и серия 54НС/74НС217
4 32. Эмиттерно связанная логика . 221
4 33. Серия ЭСЛ 10000 224
4 34. Генераторы и релаксационные устройства226
4 35. Несинхронизированный мультивибратор227
4 36. Генераторы, управляемые напряжением232
4 37. Ждущий мультивибратор 234
4 38. Одновибраторы в ТТЛ-схемах237
4 39. Одновибраторы и мультивибраторы на основе ИС NE555 . .240
4 40. Бистабильный мультивибратор (триггер)244
4 41. Триггер Шмитта246
4 42. Схема И-НЕ с входным триггером Шмитта249
4 43. Пробой промежутка база — эмиттер в мультивибраторе на
дискретных элементах254
4 44. Корпусы ИС255
Глава 5. Рекомендации по разработке и монтажу логических схем 259
Шины заземления и напряжения питания259
Перекрестные помехи между сигнальными линиями ...266
Отражение сигначпов269
Волновое сопротивление и индуктивность сигнальных линий . 283
Подавление отражения в цифровых схемах с помощью скрученных пар285
Осцилляции293
Передача сигналов на большие расстояния297
Запуск схем пологими фронтами303
Передача сигналов через разъемы304
Соединениевыходовсхемсземлейипитанием....305
11 УправлениеКМОП-схемамиотнизкоомногогенератора..305
Соединение источников питания306
Открытыевходы307
Импульсыпомехи307
Монтаж в стойках309
Применение плоского кабеля312
Основные правила разработки и монтажа цифровых схем .322
Приложение 325
Предметный указатель . . 326
УВАЖАЕМЫЙ ЧИТАТЕЛЬ!
Ваши замечания о содержании книги, ее оформлении, качестве перевода и другие просим присылать по адресу: 129820, Москва, И-110, ГСП, 1-й Рижский пер., д. 2, изд-во «Мир».
УЧЕБНОЕ ИЗДАНИЕ
И. Янсен
КУРС ЦИФРОВОЙ ЭЛЕКТРОНИКИВ 4-х томах
Том I
ОСНОВЫ ЦИФРОВОЙ ЭЛЕКТРОНИКИ
Старший научный редактор И. М. АндрееваМладший научный редактор Н. И. СивилеваХудожник А. И. ЧазовХудожественный редактор Н. М. ИвановТехнический редактор Н И. МанохинаКорректор Е. Н. Клитина
ИБ № 5983
Сдано 1 набор 14.10.86. Подписано к печати 10.02.87. Формат 60X90Ум, Бумага типографская № I имп. Печать высокая. Гарнитура литературная. Объем 10,5 бум. л. Усл. печ. л. 21. Усл. кр.-отт. 21.25. Уч.-изд. л. 18,97. Изд. № 6/4898. Тираж 40 000 экз. Зак. 597. Цена I р. 70 к.
ИЗДАТЕЛЬСТВО «МИР». 129820, ГСП, Москва. И-ПО.1-й Рижский пер., 2.
Московская типография № И Союзполиграфпрома при Го* сударственном комитете СССР по делам издательств, полиграфии и книжной торговли!. 113105, Москва. Нагатинская ул., д. 1.
В 1987 г. в издательстве «Мир» выходят в свет следующие книги:
ПЛАЗМЕННАЯ ТЕХНОЛОГИЯ В ПРОИЗВОДСТВЕ СБИС: Пер. с англ.(Под ред. Н. Айнспрука, Д. Брауна. — Д\л Мир, 1987.
В монографии, написанной ведущими специалистами известных зарубежных фирм, подробно рассмотрены вопросы физики, химии и технологии применения плазменной обработки в производстве СБИС, Книга является своеобразной энциклопедией по физике и химии процессов, определяющих процессы осаждения, литографии и травления с применением ионно-плазменных методов.
Для специалистов в областях физической электроники, физики плазмы и технологии изготовления изделий микроэлектроники, а также студентов старших курсов соответствующих специальностей.
Рафикузаман М. Микропроцессоры и машинное проектирование микропроцессорных систем: В 2-х кн. Пер. а англ. —Ж.; Мир, 1987.
Широкое применение микропроцессорных систем в науке и технике привело к небывалому росту их выпуска за рубежом и в нашей стране. Поэтому традиционные методы проектирования и отладки стали заменяться машинными. Данная монография известного американского автора является одной из первых в этом направлении. В ней рассматриваются современные системы проектирования микрокомпьютеров с иллюстрацией изложенного конкретными примерами. Много внимания уделено описанию микропроцессоров Интел, Моторола, Зилог, а также соответствующему программному обеспечению. Для выбора типа языка высокого уровня приведены сравнительные данные по языкам Бейсик, Фортран, ПЛ-1, Паскаль и Кобол. Монографию можно использовать как справочное пособие по аппаратным и программным средствам микропроцессоров. В русском переводе выходит в двух книгах.
Для специалистов, разрабатывающих вычислительные машины, и студентов, изучающих вычислительную технику.
В 1988 г. в издательстве «Мир» выходит в свет следующая книга:
СБИС для распознавания образов и обработки изображений: Пер с англ.[Под ред. К. Фу. — IA..: Мир, 1988.
В книге известных американских специалистов по кибернетике и вычислительной технике рассмотрены последние достижения в создании специализированных вычислительных систем на процессорных СБИС-элементах для реализации алгоритмов распознавания образов и обработки изображений. Предложены новые подходы к проектированию С БИС-систем с заранее заданной архитектурой для распознавания видеобразов в реальном времени.
Для специалистов в области вычислительной техники, электроники и прикладной кибернетики.